JPH088345A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH088345A JPH088345A JP14013394A JP14013394A JPH088345A JP H088345 A JPH088345 A JP H088345A JP 14013394 A JP14013394 A JP 14013394A JP 14013394 A JP14013394 A JP 14013394A JP H088345 A JPH088345 A JP H088345A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- conversion control
- voltage
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＩＣ内部の回路の自動調整を可能にする。
【構成】 ＩＣの外部に一端を基準電位１１に接続した
外付け抵抗１０を具備し、前記ＩＣ内部でカレントミラ
ー等により同一の電流を供給する２つの電流源９ａ、ｂ
と引き算回路６と変換制御ブロック７ａ及び半導体素子
で構成されたスイッチと内部抵抗５とを並列に接続した
組を単数個あるいは複数個接続した抵抗網を具備し、前
記抵抗網は一端を前記基準電位と同電位２ｂに接続さ
れ、前記引き算回路は、前記電流源９ｂと前記外付け抵
抗の他端からの電圧信号と、前記電流源９ａと前記抵抗
網の他端からの電圧信号とを入力として比較減算して、
その出力は前記変換制御ブロックの入力に接続され、前
記変換制御ブロックの出力に応じて前記スイッチの開閉
を制御し、前記内部抵抗を選択的に短絡させる。
外付け抵抗１０を具備し、前記ＩＣ内部でカレントミラ
ー等により同一の電流を供給する２つの電流源９ａ、ｂ
と引き算回路６と変換制御ブロック７ａ及び半導体素子
で構成されたスイッチと内部抵抗５とを並列に接続した
組を単数個あるいは複数個接続した抵抗網を具備し、前
記抵抗網は一端を前記基準電位と同電位２ｂに接続さ
れ、前記引き算回路は、前記電流源９ｂと前記外付け抵
抗の他端からの電圧信号と、前記電流源９ａと前記抵抗
網の他端からの電圧信号とを入力として比較減算して、
その出力は前記変換制御ブロックの入力に接続され、前
記変換制御ブロックの出力に応じて前記スイッチの開閉
を制御し、前記内部抵抗を選択的に短絡させる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の回路調整
に関し、自動調整を可能にする半導体装置に関するもの
である。
に関し、自動調整を可能にする半導体装置に関するもの
である。
【０００２】
【従来の技術】近年、ＩＣ内部に用いられている、精度
を必要とする抵抗の調整方法としては、トリミングの方
法がある。
を必要とする抵抗の調整方法としては、トリミングの方
法がある。
【０００３】以下図面を参照しながら、上記トリミング
の一例について説明する。図４は従来のトリミングの概
略図を示すものである。図４において、１８は任意のブ
ロックを示している。１９と２０はブロック内部の入出
力端子、２１ａ〜ｄは端子、２２ａ〜ｄは前記ブロック
内部において精度が必要とされる抵抗を示している。抵
抗調整が必要とされる場合は、例えば端子２１ａ部分を
レーザ等によって配線のアルミを切断する。それによ
り、１９からの電流は２２ａの抵抗を介さずに２２ｂの
抵抗へと流れることになる。このことを繰り返すことに
より、抵抗の調整を行うことができる。
の一例について説明する。図４は従来のトリミングの概
略図を示すものである。図４において、１８は任意のブ
ロックを示している。１９と２０はブロック内部の入出
力端子、２１ａ〜ｄは端子、２２ａ〜ｄは前記ブロック
内部において精度が必要とされる抵抗を示している。抵
抗調整が必要とされる場合は、例えば端子２１ａ部分を
レーザ等によって配線のアルミを切断する。それによ
り、１９からの電流は２２ａの抵抗を介さずに２２ｂの
抵抗へと流れることになる。このことを繰り返すことに
より、抵抗の調整を行うことができる。
【０００４】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、例えば端子２２ａを切断し抵抗調整する
必要がある場合、実際にレーザ等を用いて配線のアルミ
を切断するという作業を行っており、端子２２ｂ〜ｄそ
れぞれに関しても同様の作業が必要となり、多くの工数
及び時間を費やしてしまうという問題点を有していた。
うな構成では、例えば端子２２ａを切断し抵抗調整する
必要がある場合、実際にレーザ等を用いて配線のアルミ
を切断するという作業を行っており、端子２２ｂ〜ｄそ
れぞれに関しても同様の作業が必要となり、多くの工数
及び時間を費やしてしまうという問題点を有していた。
【０００５】本発明は上記問題点に鑑み、ＩＣ内部の回
路調整に関して、自動調整を可能にする半導体装置を提
供するものである。
路調整に関して、自動調整を可能にする半導体装置を提
供するものである。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明の半導体装置は、ＩＣの外部に片側を基準
電位に接続した抵抗を付加し、さらにＩＣ内部でカレン
トミラーなどによって同一の電流を供給する２つの電流
源の１つの電流源と半導体素子で構成されたスイッチを
それぞれ並列に接続された内部抵抗を単数あるいは複数
個接続し、さらに前記他の１つの電流源と接続しない端
を前記基準電位と同電位に接続された抵抗網からの信号
と、外付け抵抗と前記２つの電流源の他の１つの電流源
からの信号との２つを入力とする引き算回路を有し、そ
の引き算回路の出力は変換制御ブロックを介して、半導
体素子で構成されたスイッチを閉じることにより、内部
抵抗を選択的にショートさせるという構成を備えたもの
である。
めに、本発明の半導体装置は、ＩＣの外部に片側を基準
電位に接続した抵抗を付加し、さらにＩＣ内部でカレン
トミラーなどによって同一の電流を供給する２つの電流
源の１つの電流源と半導体素子で構成されたスイッチを
それぞれ並列に接続された内部抵抗を単数あるいは複数
個接続し、さらに前記他の１つの電流源と接続しない端
を前記基準電位と同電位に接続された抵抗網からの信号
と、外付け抵抗と前記２つの電流源の他の１つの電流源
からの信号との２つを入力とする引き算回路を有し、そ
の引き算回路の出力は変換制御ブロックを介して、半導
体素子で構成されたスイッチを閉じることにより、内部
抵抗を選択的にショートさせるという構成を備えたもの
である。
【０００７】
【作用】本発明は上記した構成によって、ＩＣ内部の回
路調整に関して、引き算回路で調整対象からの信号と調
整基準からの信号とを比較減算し、変換制御ブロックで
は前記比較出力に応じて半導体素子で構成されたスイッ
チの開閉を制御し、内部抵抗を選択的に短絡すること
で、ＩＣ内部での自動調整が可能となる。
路調整に関して、引き算回路で調整対象からの信号と調
整基準からの信号とを比較減算し、変換制御ブロックで
は前記比較出力に応じて半導体素子で構成されたスイッ
チの開閉を制御し、内部抵抗を選択的に短絡すること
で、ＩＣ内部での自動調整が可能となる。
【０００８】
（実施例１）以下本発明の第１の実施例の半導体装置に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
【０００９】図１は本発明の第１の実施例における半導
体装置の概略図を示すものである。図１において、１は
任意のＩＣ外周部、２ａ及び２ｂはＩＣ外部入出力端
子、３ａ〜ｃは引き算回路ブロックの入出力端子、４ａ
〜ｅは変換制御ブロックの入出力端子、５ａ〜ｄは内部
抵抗、６は引き算回路ブロック、７ａは変換制御ブロッ
ク、８はトリガ入力端子、９ａ及び９ｂは定電流源、１
０は高精度抵抗、１１は前記抵抗１０の入力端子であ
る。
体装置の概略図を示すものである。図１において、１は
任意のＩＣ外周部、２ａ及び２ｂはＩＣ外部入出力端
子、３ａ〜ｃは引き算回路ブロックの入出力端子、４ａ
〜ｅは変換制御ブロックの入出力端子、５ａ〜ｄは内部
抵抗、６は引き算回路ブロック、７ａは変換制御ブロッ
ク、８はトリガ入力端子、９ａ及び９ｂは定電流源、１
０は高精度抵抗、１１は前記抵抗１０の入力端子であ
る。
【００１０】まず、端子２ｂと端子１１は同一電位（例
えばグランドなど）に接続されているものとする。
えばグランドなど）に接続されているものとする。
【００１１】ＩＣ外部に一端を基準電位１１に接続した
高精度の外付け抵抗１０を付加し、さらに前記ＩＣ内部
にカレントミラーなどにより同一の電流を供給する２つ
の電流源９ａ、９ｂと引き算回路６と変換制御ブロック
７ａ、及び半導体素子で構成されたスイッチと内部抵抗
５ａ〜ｄとを並列に接続した組を単数個あるいは複数個
接続した抵抗網を具備し、前記抵抗網は一端を前記基準
電位と同電位２ｂに接続されているものとする。前記引
き算回路は、前記外付け抵抗の他端からの電圧信号と、
前記抵抗網の他端からの電圧信号の２つを入力として比
較減算を行うものであり、その引き算回路ブロックから
の出力３ｃは、前記変換制御ブロック７ａに入力され
る。前記変換制御ブロック内部では、引き算回路ブロッ
クからの出力を入力として、アナログデジタル変換し、
さらにデコーダなどの回路を介してラッチまたはフリッ
プフロップへと入力され、前記ラッチまたはフリップフ
ロップからの出力によって、前記抵抗網のスイッチを選
択的にショートし、自動調整が可能となる。但し、前記
ラッチまたはフリップフロップの制御信号としては、前
記変換制御ブロック内部に任意の発振回路を有すること
で、その発振回路の出力をラッチまたはフリップフロッ
プの制御信号とすることが出来る。
高精度の外付け抵抗１０を付加し、さらに前記ＩＣ内部
にカレントミラーなどにより同一の電流を供給する２つ
の電流源９ａ、９ｂと引き算回路６と変換制御ブロック
７ａ、及び半導体素子で構成されたスイッチと内部抵抗
５ａ〜ｄとを並列に接続した組を単数個あるいは複数個
接続した抵抗網を具備し、前記抵抗網は一端を前記基準
電位と同電位２ｂに接続されているものとする。前記引
き算回路は、前記外付け抵抗の他端からの電圧信号と、
前記抵抗網の他端からの電圧信号の２つを入力として比
較減算を行うものであり、その引き算回路ブロックから
の出力３ｃは、前記変換制御ブロック７ａに入力され
る。前記変換制御ブロック内部では、引き算回路ブロッ
クからの出力を入力として、アナログデジタル変換し、
さらにデコーダなどの回路を介してラッチまたはフリッ
プフロップへと入力され、前記ラッチまたはフリップフ
ロップからの出力によって、前記抵抗網のスイッチを選
択的にショートし、自動調整が可能となる。但し、前記
ラッチまたはフリップフロップの制御信号としては、前
記変換制御ブロック内部に任意の発振回路を有すること
で、その発振回路の出力をラッチまたはフリップフロッ
プの制御信号とすることが出来る。
【００１２】また、前記変換制御ブロックの構成におい
て、前記デコーダ部及びラッチまたはフリップフロップ
部を、前記変換制御ブロックの入力に対する出力テーブ
ルを持つメモリと置換し、前記メモリのデータ出力を前
記変換制御ブロックの出力に接続することで、上述と同
様に前記内部抵抗を選択的にショートし、自動調整可能
となる。さらに、前記メモリの出力テーブルのデータの
書き換えを行うことで再調整が可能となる。
て、前記デコーダ部及びラッチまたはフリップフロップ
部を、前記変換制御ブロックの入力に対する出力テーブ
ルを持つメモリと置換し、前記メモリのデータ出力を前
記変換制御ブロックの出力に接続することで、上述と同
様に前記内部抵抗を選択的にショートし、自動調整可能
となる。さらに、前記メモリの出力テーブルのデータの
書き換えを行うことで再調整が可能となる。
【００１３】（実施例２）以下本発明の第２の実施例の
半導体装置について、図面を参照しながら説明する。図
２は本発明の第２の実施例における半導体装置の概略図
を示すものである。
半導体装置について、図面を参照しながら説明する。図
２は本発明の第２の実施例における半導体装置の概略図
を示すものである。
【００１４】まず、図１と図２の差異について説明す
る。図２は、図１に示した変換制御ブロック７ａを、ク
ロック制御機能及び半導体で構成されたスイッチを付加
したクロック制御付変換制御ブロック７ｂに置き換え、
さらにクロック発生回路ブロック１４を追加している。
る。図２は、図１に示した変換制御ブロック７ａを、ク
ロック制御機能及び半導体で構成されたスイッチを付加
したクロック制御付変換制御ブロック７ｂに置き換え、
さらにクロック発生回路ブロック１４を追加している。
【００１５】ＩＣ外部からのトリガ入力によりその内部
に任意の発振回路を有する前記クロック発生回路ブロッ
クから発生されるクロックを前記クロック制御付変換制
御ブロックに入力することで、前記クロック制御付変換
制御ブロック内部で、１つ目のクロックによって前記ス
イッチを閉じ、２つ目のクロックによって入力信号をラ
ッチし、３つ目のクロックによって前記スイッチを開
き、４つ目のクロックによってラッチの出力を可能に
し、前記クロック制御付変換制御ブロックの出力の制御
を行うものである。
に任意の発振回路を有する前記クロック発生回路ブロッ
クから発生されるクロックを前記クロック制御付変換制
御ブロックに入力することで、前記クロック制御付変換
制御ブロック内部で、１つ目のクロックによって前記ス
イッチを閉じ、２つ目のクロックによって入力信号をラ
ッチし、３つ目のクロックによって前記スイッチを開
き、４つ目のクロックによってラッチの出力を可能に
し、前記クロック制御付変換制御ブロックの出力の制御
を行うものである。
【００１６】その他構成は図１と同等である。また、そ
のクロック発生回路の入力はＩＣ外部の入力端子１２か
ら例えばトリガ信号を入力することによって任意にクロ
ックを発生させることで、必要に応じて随時自動調整可
能なものとなる。
のクロック発生回路の入力はＩＣ外部の入力端子１２か
ら例えばトリガ信号を入力することによって任意にクロ
ックを発生させることで、必要に応じて随時自動調整可
能なものとなる。
【００１７】また、上記クロック発生回路にＩＣ内部の
周辺温度検出機能を持たせることによって、システムが
任意の設定温度以上になるとＩＣ外部からの例えばトリ
ガ入力とは無関係にクロックを発生し、高温による抵抗
値変動に対して自動調整を行うことが可能となる。
周辺温度検出機能を持たせることによって、システムが
任意の設定温度以上になるとＩＣ外部からの例えばトリ
ガ入力とは無関係にクロックを発生し、高温による抵抗
値変動に対して自動調整を行うことが可能となる。
【００１８】（実施例３）以下本発明の第３の実施例の
半導体装置について、図面を参照しながら説明する。
半導体装置について、図面を参照しながら説明する。
【００１９】図３は本発明の第３の実施例における半導
体装置の概略図を示すものである。まず、図１と図３の
差異について説明する。図３は図１に示した高精度の外
付け抵抗１０を電圧源２３に置き換え、半導体素子で構
成されたスイッチと内部抵抗５ａ〜ｄとを並列に接続し
た組を単数個あるいは複数個接続した抵抗網を具備し、
前記抵抗網は一端を前記基準電位と同電位に接続され、
電流源としては前記抵抗網の他端と接続する電流源９ａ
のみを具備するものである。その他構成は図１と同等で
ある。
体装置の概略図を示すものである。まず、図１と図３の
差異について説明する。図３は図１に示した高精度の外
付け抵抗１０を電圧源２３に置き換え、半導体素子で構
成されたスイッチと内部抵抗５ａ〜ｄとを並列に接続し
た組を単数個あるいは複数個接続した抵抗網を具備し、
前記抵抗網は一端を前記基準電位と同電位に接続され、
電流源としては前記抵抗網の他端と接続する電流源９ａ
のみを具備するものである。その他構成は図１と同等で
ある。
【００２０】まず、端子２ｂと端子１１は第１の実施例
と同様に同一電位（例えばグランドなど）に接続されて
いるものとする。
と同様に同一電位（例えばグランドなど）に接続されて
いるものとする。
【００２１】ＩＣの外部に一端を基準電位１１に接続し
た電圧源２３を具備し、さらに前記ＩＣ内部に１つの電
流源９ａと引き算回路６と変換制御ブロック７ａ、及び
半導体素子で構成されたスイッチと内部抵抗５ａ〜ｄと
を並列に接続した組を単数個あるいは複数個接続した抵
抗網を具備し、前記抵抗網は一端を前記基準電位と同電
位２ｂに接続されているものとする。前記引き算回路
は、前記電圧源からの電圧信号と、前記抵抗網の他端か
らの電圧信号の２つを入力として比較減算を行うもので
あり、その出力は前記変換制御ブロックに入力される。
前記変換制御ブロックの構成は実施例１におけるものと
同等であり、前記変換制御ブロックの出力によって、前
記スイッチを閉じることにより、前記内部抵抗を選択的
にショートし、電圧の調整も可能となる。
た電圧源２３を具備し、さらに前記ＩＣ内部に１つの電
流源９ａと引き算回路６と変換制御ブロック７ａ、及び
半導体素子で構成されたスイッチと内部抵抗５ａ〜ｄと
を並列に接続した組を単数個あるいは複数個接続した抵
抗網を具備し、前記抵抗網は一端を前記基準電位と同電
位２ｂに接続されているものとする。前記引き算回路
は、前記電圧源からの電圧信号と、前記抵抗網の他端か
らの電圧信号の２つを入力として比較減算を行うもので
あり、その出力は前記変換制御ブロックに入力される。
前記変換制御ブロックの構成は実施例１におけるものと
同等であり、前記変換制御ブロックの出力によって、前
記スイッチを閉じることにより、前記内部抵抗を選択的
にショートし、電圧の調整も可能となる。
【００２２】また、実施例１または２記載の半導体装置
において、上記の構成を適用することにより、それぞれ
電圧の調整も可能となる。
において、上記の構成を適用することにより、それぞれ
電圧の調整も可能となる。
【００２３】（実施例４）以下本発明の第４の実施例の
半導体装置について、図面を参照しながら説明する。図
４は本発明の第４の実施例における半導体装置の概略図
を示すものである。図４において、１５ａ〜ｈはスイッ
チ、１６ａ〜ｄはツェナーダイオード（ｐｎ接合部）、
１７ａ〜ｄ及び２５はＩＣ外部からの入力を示してい
る。
半導体装置について、図面を参照しながら説明する。図
４は本発明の第４の実施例における半導体装置の概略図
を示すものである。図４において、１５ａ〜ｈはスイッ
チ、１６ａ〜ｄはツェナーダイオード（ｐｎ接合部）、
１７ａ〜ｄ及び２５はＩＣ外部からの入力を示してい
る。
【００２４】まず、端子２ｂと１１は同一電位（例えば
グランドなど）に接続されているものとする。
グランドなど）に接続されているものとする。
【００２５】ＩＣ内部に、ｐｎ接合１６ａ〜ｄを有する
素子のｐｎ接合部の両端のノードのそれぞれに半導体素
子で構成されたスイッチ１５ａ〜ｈを具備し、さらに前
記スイッチを介して、前記ｐｎ接合部の両端に電圧印加
を行うことを可能とする外部電圧印加端子２ｃ，２ｄを
具備した構成のものと内部抵抗５ａ〜ｄとを並列に接続
した組を単数個あるいは複数個接続した抵抗網と電流源
を具備し、前記抵抗網は一端は基準電圧に、他端は前記
電流源に接続されているＩＣにおいて、前記ＩＣ外部に
引き算回路６と変換制御ブロック７ａ及び一端を基準電
位に接続された電圧源２３を具備し、前記引き算回路は
前記電圧源の他端からの電圧信号と、前記電流源と前記
抵抗網の他端との接続点からの電圧信号の２つを入力と
して比較減算し、その出力は実施例１と同様の構成を持
つ前記変換制御ブロックの入力に接続されているものと
する。さらに前記変換制御ブロックの出力を前記ＩＣチ
ップの外部入力とし、前記スイッチを閉じて、前記ｐｎ
接合部に逆電圧を印加し、選択的に前記ｐｎ接合部をシ
ョートさせることで、選択的にショートされたダイオー
ドにツェナー電圧を発生させ、自動調整が可能となる。
素子のｐｎ接合部の両端のノードのそれぞれに半導体素
子で構成されたスイッチ１５ａ〜ｈを具備し、さらに前
記スイッチを介して、前記ｐｎ接合部の両端に電圧印加
を行うことを可能とする外部電圧印加端子２ｃ，２ｄを
具備した構成のものと内部抵抗５ａ〜ｄとを並列に接続
した組を単数個あるいは複数個接続した抵抗網と電流源
を具備し、前記抵抗網は一端は基準電圧に、他端は前記
電流源に接続されているＩＣにおいて、前記ＩＣ外部に
引き算回路６と変換制御ブロック７ａ及び一端を基準電
位に接続された電圧源２３を具備し、前記引き算回路は
前記電圧源の他端からの電圧信号と、前記電流源と前記
抵抗網の他端との接続点からの電圧信号の２つを入力と
して比較減算し、その出力は実施例１と同様の構成を持
つ前記変換制御ブロックの入力に接続されているものと
する。さらに前記変換制御ブロックの出力を前記ＩＣチ
ップの外部入力とし、前記スイッチを閉じて、前記ｐｎ
接合部に逆電圧を印加し、選択的に前記ｐｎ接合部をシ
ョートさせることで、選択的にショートされたダイオー
ドにツェナー電圧を発生させ、自動調整が可能となる。
【００２６】以上のように、ＩＣ内部に前記のツェナー
ダイオードを用いた抵抗網を有する場合、そのＩＣ外部
に変換制御ブロック、引き算回路、電圧源の前記構成の
ものを付加することによって、電圧の自動調整を行うこ
とが出来る。
ダイオードを用いた抵抗網を有する場合、そのＩＣ外部
に変換制御ブロック、引き算回路、電圧源の前記構成の
ものを付加することによって、電圧の自動調整を行うこ
とが出来る。
【００２７】
【発明の効果】以上のように、本発明はＩＣの外部に一
端を基準電位に接続した外付け抵抗を具備し、さらに前
記ＩＣ内部にカレントミラーなどにより同一の電流を供
給する２つの電流源と引き算回路と変換制御ブロック、
及び半導体素子で構成されたスイッチと内部抵抗とを並
列に接続した組を単数個あるいは複数個接続した抵抗網
を具備し、前記抵抗網は一端を前記基準電位と同電位に
接続され、前記引き算回路は、前記２つの電流源の１つ
と前記外付け抵抗の他端との接続点からの電圧の信号
と、他の１つの電流源と前記抵抗網の他端との接続点か
らの電圧の信号の２つを入力として比較減算して、その
引き算回路ブロックからの出力は、アナログデジタル変
換回路及びラッチで構成される変換制御ブロックを介し
て、半導体素子で構成されたスイッチを閉じることによ
り、前記内部抵抗抵抗を選択的にショートさせることが
可能となる。このことによって、ＩＣ内部での自動調整
が可能となる。
端を基準電位に接続した外付け抵抗を具備し、さらに前
記ＩＣ内部にカレントミラーなどにより同一の電流を供
給する２つの電流源と引き算回路と変換制御ブロック、
及び半導体素子で構成されたスイッチと内部抵抗とを並
列に接続した組を単数個あるいは複数個接続した抵抗網
を具備し、前記抵抗網は一端を前記基準電位と同電位に
接続され、前記引き算回路は、前記２つの電流源の１つ
と前記外付け抵抗の他端との接続点からの電圧の信号
と、他の１つの電流源と前記抵抗網の他端との接続点か
らの電圧の信号の２つを入力として比較減算して、その
引き算回路ブロックからの出力は、アナログデジタル変
換回路及びラッチで構成される変換制御ブロックを介し
て、半導体素子で構成されたスイッチを閉じることによ
り、前記内部抵抗抵抗を選択的にショートさせることが
可能となる。このことによって、ＩＣ内部での自動調整
が可能となる。
【００２８】また、外付け抵抗を電圧源に、さらにＩＣ
内部での電流源として、前記抵抗網の他端と接続する電
流源のみを具備する構成にすることによって、電圧の調
整も可能となる。
内部での電流源として、前記抵抗網の他端と接続する電
流源のみを具備する構成にすることによって、電圧の調
整も可能となる。
【図１】本発明の第１の実施例における半導体装置の構
成図
成図
【図２】本発明の第２の実施例における半導体装置の構
成図
成図
【図３】本発明の第３の実施例における半導体装置の構
成図
成図
【図４】本発明の第４の実施例における半導体装置の構
成図
成図
【図５】従来のトリミング技術の概略図
１ ＩＣ ２ａ，２ｂ，１２ ＩＣ外部入出力端子 ２ｃ，２ｄ 外部電圧印加端子 ３ａ〜３ｃ ブロック外部入出力端子 ４ａ〜４ｆ ブロック外部入出力端子 ５ａ〜５ｄ 抵抗 ６，７ａ，７ｂ 演算ブロック ８ ＩＣ内部入力端子 ９ａ，９ｂ 電流源 １０ 抵抗 １１ ＩＣ外部端子 １３ａ，１３ｂ ブロック外部入出力端子 １４ クロック発生回路ブロック １５ａ〜１５ｈ スイッチ １６ａ〜１６ｄ ツェナーダイオード １７ａ〜１７ｄ ＩＣ外部端子 １８ 任意ブロック １９，２０ ブロック内部入出力端子 ２１ａ〜２１ｄ 端子 ２２ａ〜２２ｄ 抵抗 ２３ 電圧源 ２４ 内部端子 ２５ ＩＣ外部端子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年７月１３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】以下図面を参照しながら、上記トリミング
の一例について説明する。図５は従来のトリミングの概
略図を示すものである。図５において、１８は任意のブ
ロックを示している。１９と２０はブロック内部の入出
力端子，２１ａ〜ｄは端子、２２ａ〜ｄは前記ブロック
内部において精度が必要とされる抵抗を示している。抵
抗調整が必要とされる場合は、例えば端子２１ａ部分を
レーザ等によって配線のアルミを切断する。それによ
り、１９からの電流は２２ａの抵抗を介して２１ｂの端
子方向へと流れることになる。このことを繰り返すこと
により、抵抗の調整を行うことができる。
の一例について説明する。図５は従来のトリミングの概
略図を示すものである。図５において、１８は任意のブ
ロックを示している。１９と２０はブロック内部の入出
力端子，２１ａ〜ｄは端子、２２ａ〜ｄは前記ブロック
内部において精度が必要とされる抵抗を示している。抵
抗調整が必要とされる場合は、例えば端子２１ａ部分を
レーザ等によって配線のアルミを切断する。それによ
り、１９からの電流は２２ａの抵抗を介して２１ｂの端
子方向へと流れることになる。このことを繰り返すこと
により、抵抗の調整を行うことができる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、例えば抵抗２２ａを抵抗調整する必要が
ある場合、実際にレーザ等を用いて端子２１ａの配線の
アルミを切断するという作業を行っており、端子２２ｂ
〜ｄそれぞれに関しても同様の作業が必要となり、多く
の工数及び時間を費やしてしまうという問題点を有して
いた。
うな構成では、例えば抵抗２２ａを抵抗調整する必要が
ある場合、実際にレーザ等を用いて端子２１ａの配線の
アルミを切断するという作業を行っており、端子２２ｂ
〜ｄそれぞれに関しても同様の作業が必要となり、多く
の工数及び時間を費やしてしまうという問題点を有して
いた。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
Claims (6)
- 【請求項１】集積回路（以下、ＩＣとする）の外部に、
一端を基準電位に接続された外付け抵抗を具備し、 前記ＩＣ内部に、同一の電流を供給する第１および第２
の電流源と、引き算回路と、変換制御ブロックと、半導
体素子で構成されたスイッチと，このスイッチと並列に
接続された内部抵抗との組を１組または複数組接続して
なる抵抗網とを具備し、 前記抵抗網は、一端を前記基準電位と同電位に接続さ
れ、 前記第１の電流源の一端は、前記外部抵抗の他端に接続
され、 前記第２の電流源の一端は、前記抵抗網の他端に接続さ
れ、 前記引き算回路は、前記外部抵抗の他端からの電圧信号
と、前記抵抗網の他端からの電圧信号とを入力として、
両者を比較減算して出力し、 前記変換制御ブロックは、前記引き算回路からの出力信
号を入力とし、この入力信号に応じて前記抵抗網の各ス
イッチの開閉を制御して、前記内部抵抗を選択的に短絡
するよう構成された半導体装置。 - 【請求項２】変換制御ブロックが、入力信号に対して抵
抗網のどのスイッチを開閉するかを定義した変換制御テ
ーブルを備えたことを特徴とする請求項１記載の半導体
装置。 - 【請求項３】変換制御ブロックを、半導体で構成された
スイッチが付加され、かつ外部から供給されるクロック
信号に同期して前記スイッチの開閉を制御するクロック
制御付変換制御ブロックに置換し、 ＩＣ外部からトリガ信号が入力された時に、前記クロッ
ク制御付変換制御ブロックにクロック信号を供給するク
ロック発生回路を追加したことを特徴とする請求項１ま
たは２記載の半導体装置。 - 【請求項４】ＩＣ内部の周辺温度を検知する温度検知手
段を追加し、 クロック発生回路が、前記温度検知手段で所定の温度以
上になったことを検出した時には、ＩＣ外部からトリガ
信号が入力されなくてもクロック信号を発生するよう構
成された請求項３記載の半導体装置。 - 【請求項５】ＩＣの外部に、一端を基準電位に接続した
電圧源を具備し、 前記ＩＣ内部に、電流源と、引き算回路と、変換制御ブ
ロックと、半導体素子で構成されたスイッチと，このス
イッチと並列に接続された内部抵抗との組を１組または
複数組接続してなる抵抗網とを具備し、 前記抵抗網は、一端を前記基準電位と同電位に接続さ
れ、他端を前記電流源に接続され、 前記引き算回路は、前記電圧源の他端からの電圧信号
と、前記抵抗網の他端からの電圧信号とを入力として、
両者を比較減算して出力し、 前記変換制御ブロックは、前記引き算回路からの出力信
号を入力とし、この入力信号に応じて前記抵抗網の各ス
イッチの開閉を制御して、前記内部抵抗を選択的に短絡
するよう構成された請求項１〜４何れかに記載の半導体
装置。 - 【請求項６】ＩＣ内部に、 スイッチブロックと、このスイッチブロックと並行に接
続された内部抵抗との組を１組あるいは複数組接続して
なる抵抗網と、電流源とを具備し、 前記スイッチブロックは、 ｐｎ接合を有する素子と、前記ｐｎ接合部の両端のノー
ドのそれぞれに半導体素子で構成されたスイッチと、前
記スイッチを介して前記ｐｎ接合部の両端に外部電圧を
印加する外部電圧印可端子を備え、 前記抵抗網は、一端を基準電圧に接続され他端を前記電
流源に接続されてなり、 前記ＩＣ外部に、引き算回路と、変換制御ブロックと、
一端を基準電位に接続された電圧源とを具備し、 前記引き算回路は、前記電圧源からの電圧信号と、前記
抵抗網の他端からの電圧信号とを入力として、両者を比
較減算し、 前記変換制御ブロックは、前記引き算回路化らの出力信
号を入力とし、この入力信号に応じた信号を前記ＩＣに
入力することで、前記スイッチブロックのスイッチの開
閉を制御し、前記ｐｎ接合部に逆電圧を印加して、選択
的に前記ｐｎ接合部を短絡するよう構成された半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14013394A JPH088345A (ja) | 1994-06-22 | 1994-06-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14013394A JPH088345A (ja) | 1994-06-22 | 1994-06-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088345A true JPH088345A (ja) | 1996-01-12 |
Family
ID=15261662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14013394A Pending JPH088345A (ja) | 1994-06-22 | 1994-06-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088345A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006179175A (ja) * | 1999-12-10 | 2006-07-06 | Toshiba Corp | 半導体集積回路 |
| JP2007059625A (ja) * | 2005-08-24 | 2007-03-08 | Fujitsu Ltd | 半導体装置 |
-
1994
- 1994-06-22 JP JP14013394A patent/JPH088345A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006179175A (ja) * | 1999-12-10 | 2006-07-06 | Toshiba Corp | 半導体集積回路 |
| JP2007059625A (ja) * | 2005-08-24 | 2007-03-08 | Fujitsu Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5422832A (en) | Variable thermal sensor | |
| US6037833A (en) | Generator for generating voltage proportional to absolute temperature | |
| US5570008A (en) | Band gap reference voltage source | |
| US20060061412A1 (en) | High precision, curvature compensated bandgap reference circuit with programmable gain | |
| US6954058B2 (en) | Constant current supply device | |
| US8081011B2 (en) | Method and apparatus for regulating a power supply of an integrated circuit | |
| US6281734B1 (en) | Reference voltage adjustment | |
| US4147971A (en) | Impedance trim network for use in integrated circuit applications | |
| JPH088345A (ja) | 半導体装置 | |
| US6137273A (en) | Circuit for supplying a high precision current to an external element | |
| EP0611113A1 (en) | Differential bus drivers | |
| US6819093B1 (en) | Generating multiple currents from one reference resistor | |
| US5838149A (en) | Voltage control means having a reduced sensitivity to temperature variations | |
| WO1991003878A2 (en) | Voltage coupling circuit for digital-to-time converter | |
| US6825718B2 (en) | Impedance matching circuit | |
| EP0664503B1 (en) | Noise-insensitive device for bias current generation | |
| US6121763A (en) | Circuit arrangement for generating a resistance behavior with an adjustable positive temperature coefficient as well as application of this circuit arrangement | |
| US4970412A (en) | Comparator circuit | |
| EP0333353A2 (en) | Dual mode voltage reference circuit and method | |
| JPS59103103A (ja) | 不感帯制御回路 | |
| JP4228890B2 (ja) | 半導体集積回路装置 | |
| JPH04103160A (ja) | 抵抗回路 | |
| JPH01217611A (ja) | 定電圧発生回路 | |
| JP2556257Y2 (ja) | パルス発生器の温度補償回路 | |
| JPH0738058A (ja) | 可変電子回路 |