JPH08105947A - Ｉｃ回路 - Google Patents
Ｉｃ回路Info
- Publication number
- JPH08105947A JPH08105947A JP6242713A JP24271394A JPH08105947A JP H08105947 A JPH08105947 A JP H08105947A JP 6242713 A JP6242713 A JP 6242713A JP 24271394 A JP24271394 A JP 24271394A JP H08105947 A JPH08105947 A JP H08105947A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- test
- input
- circuit
- normal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、ＩＣ回路の動作切り替え用
入力ピンの数を削減しＩＣパッケジの小型化、実装面積
の縮小化を計るとともに、入力ピンへの入力印加電圧の
変動による誤動作を防止しようとするものである。 【構成】 本発明の入力回路は、ＣＰＵと、１つの入力
ピンと、該入力への印加電圧に応じて、少なくとも３つ
の異なったモード信号を出力する動作切り替え回路とを
有するＩＣ回路において、前記入力印加電圧が中間レベ
ルである場合は、前記ＩＣ回路のテストモードを選択し
ない様に構成する。
入力ピンの数を削減しＩＣパッケジの小型化、実装面積
の縮小化を計るとともに、入力ピンへの入力印加電圧の
変動による誤動作を防止しようとするものである。 【構成】 本発明の入力回路は、ＣＰＵと、１つの入力
ピンと、該入力への印加電圧に応じて、少なくとも３つ
の異なったモード信号を出力する動作切り替え回路とを
有するＩＣ回路において、前記入力印加電圧が中間レベ
ルである場合は、前記ＩＣ回路のテストモードを選択し
ない様に構成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣのピン数を削減す
るとともに誤動作を防止するマイクロコンピュータを内
蔵したＩＣ回路に関する。
るとともに誤動作を防止するマイクロコンピュータを内
蔵したＩＣ回路に関する。
【０００２】
【従来の技術】一般に、マイクロコンピュータを内蔵す
るＩＣ回路においては、主にＩＣメーカー側で、ＩＣの
ハードウエアの電気的特性が予め製品規格として定めら
れた所定の特性範囲内にあるか否かの判断を行なうテス
トモード（以下ＩＣテストモードと呼ぶ）と、内部マイ
クロコンピューターのマスクＲＯＭに記憶されたユーザ
のメインプログラムを動作させる事により、所定用途の
アプリケーションを実行する通常動作モードとを有して
いるが、その動作の切り替えは複数ある入力ピンのうち
所定のピンに所定の入力信号を印加する事により、その
モードを切り替えていた。
るＩＣ回路においては、主にＩＣメーカー側で、ＩＣの
ハードウエアの電気的特性が予め製品規格として定めら
れた所定の特性範囲内にあるか否かの判断を行なうテス
トモード（以下ＩＣテストモードと呼ぶ）と、内部マイ
クロコンピューターのマスクＲＯＭに記憶されたユーザ
のメインプログラムを動作させる事により、所定用途の
アプリケーションを実行する通常動作モードとを有して
いるが、その動作の切り替えは複数ある入力ピンのうち
所定のピンに所定の入力信号を印加する事により、その
モードを切り替えていた。
【０００３】従来、この様なＩＣ回路においては多くの
テスト項目を処理する必要から、そのテスト項目に応じ
た複数の入力ピンが動作切り替え用に用意されていた。
テスト項目を処理する必要から、そのテスト項目に応じ
た複数の入力ピンが動作切り替え用に用意されていた。
【０００４】また、通常動作モードにおいて所望する仕
様を備えているかＣＰＵを含めたハードウヱアのテスト
を行うユーザーテストを可能にすることが要望されてい
た。
様を備えているかＣＰＵを含めたハードウヱアのテスト
を行うユーザーテストを可能にすることが要望されてい
た。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来例においては、ユーザーが直接使用しないＩＣ回路の
ピン数が増えてしまい、この事がＩＣパッケージ、並び
に実装面積の小型化を阻害し、又製造コストの面からも
経済的に極めて多くの欠点を有していた。
来例においては、ユーザーが直接使用しないＩＣ回路の
ピン数が増えてしまい、この事がＩＣパッケージ、並び
に実装面積の小型化を阻害し、又製造コストの面からも
経済的に極めて多くの欠点を有していた。
【０００６】本発明の第１の目的は上記実情に鑑みなさ
れたもので、ＩＣ回路の動作切り替え用入力ピンの数を
削減しようとするものである。
れたもので、ＩＣ回路の動作切り替え用入力ピンの数を
削減しようとするものである。
【０００７】本発明の第２の目的は通常動作モード状態
において、前記入力ピンをユーザーテストモードに切り
替えるスイッチに兼用させようとするものである。
において、前記入力ピンをユーザーテストモードに切り
替えるスイッチに兼用させようとするものである。
【０００８】本発明の第３の目的は１つの入力ピンで動
作切り替えを行なう際に、ノイズによる誤動作の恐れを
低減しようとするものである。
作切り替えを行なう際に、ノイズによる誤動作の恐れを
低減しようとするものである。
【０００９】
【課題を解決するための手段】かかる目的を達成する為
に、本発明は入力ピンに入力される入力電圧に応じて、
ＣＰＵを含めたハードウヱアのテストを行うテストモー
ドと通常のプログラムが動作する通常動作モードとを動
作切り替え回路により切り替え、前記入力ピンへの入力
電圧が中間レベルである場合は前記テストモードのモー
ドを選択しないようにしたものである。
に、本発明は入力ピンに入力される入力電圧に応じて、
ＣＰＵを含めたハードウヱアのテストを行うテストモー
ドと通常のプログラムが動作する通常動作モードとを動
作切り替え回路により切り替え、前記入力ピンへの入力
電圧が中間レベルである場合は前記テストモードのモー
ドを選択しないようにしたものである。
【００１０】また、本発明は入力ピンに入力される入力
電圧に応じて少なくとも３つの異なったモード信号を段
階的に発生する信号発生手段と、該信号発生手段からの
モード信号に応じてＣＰＵを含めたハードウヱアのテス
トを行う第１のテストモード、所望する仕様を備えてい
るかのテストを行う第２のテストモード、通常のメイン
プログラムを動作させる通常メインプログラムモードの
いずれかを選択するモード選択手段と、該モード選択手
段により通常メインプログラムモードが選択されている
際に第２のテストモードを選択するモード信号が発生し
ても該モード選択手段の選択動作を禁止する制御手段と
を備えたものである。
電圧に応じて少なくとも３つの異なったモード信号を段
階的に発生する信号発生手段と、該信号発生手段からの
モード信号に応じてＣＰＵを含めたハードウヱアのテス
トを行う第１のテストモード、所望する仕様を備えてい
るかのテストを行う第２のテストモード、通常のメイン
プログラムを動作させる通常メインプログラムモードの
いずれかを選択するモード選択手段と、該モード選択手
段により通常メインプログラムモードが選択されている
際に第２のテストモードを選択するモード信号が発生し
ても該モード選択手段の選択動作を禁止する制御手段と
を備えたものである。
【００１１】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。
明する。
【００１２】図１は集積回路（以下ＩＣと称す）のシス
テムブロック回路を示すもので、この図１において、１
はマイクロコンピューターを内蔵するＩＣ、２は内蔵さ
れるＣＰＵ、３はユーザー回路、４はＣＰＵを含めたハ
ードウヱアのテストを行うＩＣテストモードと通常のプ
ログラムが動作する通常動作モードの動作切り替えを行
う動作切り替え回路、５はテストモード信号、ユーザー
テストモード信号、通常メインプログラムモード信号の
いずれかを出力するモード信号発生回路、６は外部から
入力電圧が印加される入力端子（以下“入力ピン６”と
称す）である。この入力ピン６に入力される入力電圧に
応じてモード信号発生回路６は各モード信号を発生す
る。また、このモード信号発生回路６からのモード信号
に応じて動作切り替え回路４は動作切り替えを行う。
テムブロック回路を示すもので、この図１において、１
はマイクロコンピューターを内蔵するＩＣ、２は内蔵さ
れるＣＰＵ、３はユーザー回路、４はＣＰＵを含めたハ
ードウヱアのテストを行うＩＣテストモードと通常のプ
ログラムが動作する通常動作モードの動作切り替えを行
う動作切り替え回路、５はテストモード信号、ユーザー
テストモード信号、通常メインプログラムモード信号の
いずれかを出力するモード信号発生回路、６は外部から
入力電圧が印加される入力端子（以下“入力ピン６”と
称す）である。この入力ピン６に入力される入力電圧に
応じてモード信号発生回路６は各モード信号を発生す
る。また、このモード信号発生回路６からのモード信号
に応じて動作切り替え回路４は動作切り替えを行う。
【００１３】尚、各モードにはＣＰＵを含めたハードウ
ヱアのテストを行うＩＣテストモードと通常のプログラ
ムが動作する通常動作モードとがあり、この通常動作モ
ードには所望する仕様を備えているかＣＰＵを含めたハ
ードウヱアのテストを行うユーザーテストモードと通常
のメインプログラムを動作させる通常メインプログラム
モードがある。
ヱアのテストを行うＩＣテストモードと通常のプログラ
ムが動作する通常動作モードとがあり、この通常動作モ
ードには所望する仕様を備えているかＣＰＵを含めたハ
ードウヱアのテストを行うユーザーテストモードと通常
のメインプログラムを動作させる通常メインプログラム
モードがある。
【００１４】ユーザーテストモード“UTEST ”は、特定
用途向けに設計されたＩＣ内部のユーザー回路３をユー
ザー側で容易に電気的特性、フアンクション等がユーザ
ー側の希望する仕様を満たしているかどうか、判断でき
る様に、外部からの入力に応じて、内部ＣＰＵ２が恰も
エミュレータの如く、動作する様にプログラムにて設定
された状態である。
用途向けに設計されたＩＣ内部のユーザー回路３をユー
ザー側で容易に電気的特性、フアンクション等がユーザ
ー側の希望する仕様を満たしているかどうか、判断でき
る様に、外部からの入力に応じて、内部ＣＰＵ２が恰も
エミュレータの如く、動作する様にプログラムにて設定
された状態である。
【００１５】図２は図１に示すモード信号発生回路の詳
細を示すもので、６は図１に示す入力ピンである。図２
において、７は保護抵抗、８はプルダウン抵抗であり、
前記入力ピン６は保護抵抗７、プルダウン抵抗８を介し
て接地されており、この保護抵抗７とプルダウン抵抗８
の接続点はコンパレータ９及び１０の一方の入力端に接
続されている。したがって、入力ピン６がオープン或は
ＧＮＤレベルに接地されていれば、プルダウン抵抗８に
よりコンパレータ９及び１０の一方の入力端の電圧はＧ
ＮＤレベルとなる。
細を示すもので、６は図１に示す入力ピンである。図２
において、７は保護抵抗、８はプルダウン抵抗であり、
前記入力ピン６は保護抵抗７、プルダウン抵抗８を介し
て接地されており、この保護抵抗７とプルダウン抵抗８
の接続点はコンパレータ９及び１０の一方の入力端に接
続されている。したがって、入力ピン６がオープン或は
ＧＮＤレベルに接地されていれば、プルダウン抵抗８に
よりコンパレータ９及び１０の一方の入力端の電圧はＧ
ＮＤレベルとなる。
【００１６】Ｅは電源電圧であり、１２乃至１４はそれ
ぞれ分圧抵抗である。分圧抵抗１２と１３の分圧点はコ
ンパレータ９の他方の入力端に接続され、分圧抵抗１３
と１４の分圧点はコンパレータ１０の他方の入力端に接
続されている。したがって、電源電圧Ｅは抵抗１２、１
３で分圧されてコンパレータ９の他方の入力端に基準電
圧Ｖ1 として印加され、また抵抗１３、１４で分圧され
てコンパレータ１０の他方の入力端に基準電圧Ｖ2 とし
て印加される。
ぞれ分圧抵抗である。分圧抵抗１２と１３の分圧点はコ
ンパレータ９の他方の入力端に接続され、分圧抵抗１３
と１４の分圧点はコンパレータ１０の他方の入力端に接
続されている。したがって、電源電圧Ｅは抵抗１２、１
３で分圧されてコンパレータ９の他方の入力端に基準電
圧Ｖ1 として印加され、また抵抗１３、１４で分圧され
てコンパレータ１０の他方の入力端に基準電圧Ｖ2 とし
て印加される。
【００１７】１１はコンパレータ９及び１０からの出力
が加えられるロジック回路で、このロジック回路はコン
パレータ９及び１０からの出力に基づいてテストモード
信号TEST、ユーザテストモード信号 UTEST、通常メイン
プログラムモード信号NORMALのいずれかを出力する。こ
のロジック回路はアンド回路Ａ1、Ａ2、及びＡ3 とインバ
ーター回路Ｉ1 及びＩ2 からなり、アンド回路Ａ1 はコ
ンパレータ９、１０からの出力信号を入力してテストモ
ード信号 TEST を出力する。またアンド回路Ａ2 はコン
パレータ９の出力信号をインバーター回路Ｉ1 を介して
入力するとともにコンパレータ１０からの出力信号を入
力してユーザーテストモード信号UTESTを出力し、アン
ド回路Ａ3 はコンパレータ９の出力信号をインバーター
回路Ｉ1を介して入力するとともにコンパレータ１０の
出力信号をインバーター回路Ｉ2を介して入力して通常
動作メインプログラムモード信号 NORMAL を出力する様
になっている。
が加えられるロジック回路で、このロジック回路はコン
パレータ９及び１０からの出力に基づいてテストモード
信号TEST、ユーザテストモード信号 UTEST、通常メイン
プログラムモード信号NORMALのいずれかを出力する。こ
のロジック回路はアンド回路Ａ1、Ａ2、及びＡ3 とインバ
ーター回路Ｉ1 及びＩ2 からなり、アンド回路Ａ1 はコ
ンパレータ９、１０からの出力信号を入力してテストモ
ード信号 TEST を出力する。またアンド回路Ａ2 はコン
パレータ９の出力信号をインバーター回路Ｉ1 を介して
入力するとともにコンパレータ１０からの出力信号を入
力してユーザーテストモード信号UTESTを出力し、アン
ド回路Ａ3 はコンパレータ９の出力信号をインバーター
回路Ｉ1を介して入力するとともにコンパレータ１０の
出力信号をインバーター回路Ｉ2を介して入力して通常
動作メインプログラムモード信号 NORMAL を出力する様
になっている。
【００１８】このモード信号発生回路５における入力ピ
ン６に印加される印加電圧レベルと出力レベルとの関係
を表わしたのが表１である。
ン６に印加される印加電圧レベルと出力レベルとの関係
を表わしたのが表１である。
【００１９】
【表１】
【００２０】次に上記構成の動作を図３のフローチャー
トとともに説明するが、最初にモード信号発生回路５の
動作について説明する。
トとともに説明するが、最初にモード信号発生回路５の
動作について説明する。
【００２１】今、入力ピン６に電源電圧Ｅと同程度の電
圧が印加されると、コンパレーター９、１０の一方の入
力端に印加される電圧はコンパレーター９、１０の他方
の入力端に印加される基準電圧Ｖ1 、Ｖ2 より高いので
コンパレーター９、１０の出力はハイレベルとなり、ア
ンド回路Ａ1 の出力がハイレベルとなってテストモード
信号 TEST が出力することになる。
圧が印加されると、コンパレーター９、１０の一方の入
力端に印加される電圧はコンパレーター９、１０の他方
の入力端に印加される基準電圧Ｖ1 、Ｖ2 より高いので
コンパレーター９、１０の出力はハイレベルとなり、ア
ンド回路Ａ1 の出力がハイレベルとなってテストモード
信号 TEST が出力することになる。
【００２２】次に、入力ピン６に電源電圧Ｅの半分程度
の電圧が印加されると、コンパレータ１０の出力はハイ
レベルとなり、コンパレータ９の出力はローレベルとな
ってアンド回路Ａ2 の出力はハイレベルとなり、ユーザ
ーテストモード信号 UTESTが出力することになる。
の電圧が印加されると、コンパレータ１０の出力はハイ
レベルとなり、コンパレータ９の出力はローレベルとな
ってアンド回路Ａ2 の出力はハイレベルとなり、ユーザ
ーテストモード信号 UTESTが出力することになる。
【００２３】次に、入力ピン６にＧＮＤレベルと同程度
の電圧が印加されると、コンパレータ９、１０の出力は
ローレベルとなってアンド回路Ａ3 の出力はハイレベル
となり、通常メインプログラムモード信号 NORMAL が出
力することになる。
の電圧が印加されると、コンパレータ９、１０の出力は
ローレベルとなってアンド回路Ａ3 の出力はハイレベル
となり、通常メインプログラムモード信号 NORMAL が出
力することになる。
【００２４】以上のように入力ピン６に入力される入力
電圧に応じてテストモード信号、ユーザーテストモード
信号、通常メインプログラムモード信号のいずれかがモ
ード信号発生回路５のロジック回路１１から出力され
る。
電圧に応じてテストモード信号、ユーザーテストモード
信号、通常メインプログラムモード信号のいずれかがモ
ード信号発生回路５のロジック回路１１から出力され
る。
【００２５】次に、ＩＣメーカー側で、ＩＣのハードウ
エアの電気的特性が予め製品規格として定められた所定
の特性範囲内にあるか否かの判断を行なうテストモード
を行う場合について説明する。
エアの電気的特性が予め製品規格として定められた所定
の特性範囲内にあるか否かの判断を行なうテストモード
を行う場合について説明する。
【００２６】今、入力ピン６に電源電圧Ｅと同程度の電
圧が印加されると、コンパレーター９、１０の出力はハ
イレベルとなり、アンド回路Ａ1 の出力がハイレベルと
なってテストモード信号 TEST が出力することになる。
圧が印加されると、コンパレーター９、１０の出力はハ
イレベルとなり、アンド回路Ａ1 の出力がハイレベルと
なってテストモード信号 TEST が出力することになる。
【００２７】このテストモード信号 TEST が発生する
と、動作切り替え回路４はＩＣ１をＩＣテストモードに
切り替えＩＣテストモードを実行する。
と、動作切り替え回路４はＩＣ１をＩＣテストモードに
切り替えＩＣテストモードを実行する。
【００２８】次に、ユーザー側で通常のプログラムが動
作する通常動作モードを行う場合について説明する。
作する通常動作モードを行う場合について説明する。
【００２９】入力ピン６に電源電圧Ｅの半分程度或はア
ース電圧と同程度の電圧が印加されると、表１に示した
ようにテストモード信号 TEST がローレベルとなり、ユ
ーザテストモード信号 UTEST 或は通常メインプログラ
ムモード信号 NORMAL のいずれかがハイレベルとなる。
このため、動作切り替え回路４はＩＣ１を通常動作モー
ドに切り替える。これによりＣＰＵ２はリセット解除さ
れ、その後ＣＰＵ２内のマスクＲＯＭに記憶されたメイ
ンプログラムを実行する。即ち、図３のスタート状態と
なる。
ース電圧と同程度の電圧が印加されると、表１に示した
ようにテストモード信号 TEST がローレベルとなり、ユ
ーザテストモード信号 UTEST 或は通常メインプログラ
ムモード信号 NORMAL のいずれかがハイレベルとなる。
このため、動作切り替え回路４はＩＣ１を通常動作モー
ドに切り替える。これによりＣＰＵ２はリセット解除さ
れ、その後ＣＰＵ２内のマスクＲＯＭに記憶されたメイ
ンプログラムを実行する。即ち、図３のスタート状態と
なる。
【００３０】メインプログラムを実行する際、最初にス
テップＳ１でユーザーテストモードか否か、即ち“UTES
T ”出力＝“Ｈ”レベルであるか判断を行なう。“ UTE
ST”出力＝“Ｈ”レベルであれば、メインプログラム中
のユーザーテストモードサブルーチンにジャンプし、
“ UTEST”出力＝“Ｈ”レベルでなければ、ステップＳ
２に進む。このステップＳ２で通常メインプログラムモ
ード即ち“NORMAL”出力＝“Ｈ”レベルであるか判断
し、“ NORMAL ”出力＝“Ｈ”レベルであれば、ステッ
プＳ３でアプリケーションプログラムを実行し、“ NOR
MAL ”出力＝“Ｈ”レベルでなければ、ステップＳ１に
戻る。
テップＳ１でユーザーテストモードか否か、即ち“UTES
T ”出力＝“Ｈ”レベルであるか判断を行なう。“ UTE
ST”出力＝“Ｈ”レベルであれば、メインプログラム中
のユーザーテストモードサブルーチンにジャンプし、
“ UTEST”出力＝“Ｈ”レベルでなければ、ステップＳ
２に進む。このステップＳ２で通常メインプログラムモ
ード即ち“NORMAL”出力＝“Ｈ”レベルであるか判断
し、“ NORMAL ”出力＝“Ｈ”レベルであれば、ステッ
プＳ３でアプリケーションプログラムを実行し、“ NOR
MAL ”出力＝“Ｈ”レベルでなければ、ステップＳ１に
戻る。
【００３１】ユーザーテストモードサブルーチンでは、
ステップＳ４で該サブルーチンのなかのスイッチ待ち受
け状態となり、スイッチ入力されると、ステップＳ５で
ユーザーテストプログラムが実行される。この状態はス
イッチ入力されている間繰り返される。スイッチ入力さ
れないと、ステップＳ６で再度、ユーザーテストモード
か否かの判断を行ない“UTEST ”出力＝“Ｈ”レベルで
あれば、ステップＳ７でウオッチドッグタイマをリセッ
トし、ステップＳ４に戻る。“UTEST ”出力＝“Ｈ”レ
ベルでなければ、ステップＳ８でウオッチドッグタイマ
ーをカウントアップしてメインプログラムの先頭のステ
ップＳ１に戻る。
ステップＳ４で該サブルーチンのなかのスイッチ待ち受
け状態となり、スイッチ入力されると、ステップＳ５で
ユーザーテストプログラムが実行される。この状態はス
イッチ入力されている間繰り返される。スイッチ入力さ
れないと、ステップＳ６で再度、ユーザーテストモード
か否かの判断を行ない“UTEST ”出力＝“Ｈ”レベルで
あれば、ステップＳ７でウオッチドッグタイマをリセッ
トし、ステップＳ４に戻る。“UTEST ”出力＝“Ｈ”レ
ベルでなければ、ステップＳ８でウオッチドッグタイマ
ーをカウントアップしてメインプログラムの先頭のステ
ップＳ１に戻る。
【００３２】ユーザー側で通常動作モードにより通常の
プログラムの動作中、非動作中にかかわらず、テストモ
ード信号“ TEST ”出力＝“Ｈ”レベルとなると、動作
切り替え回路４はＩＣ１をテストモードに切り替えてし
まうことになり、その時点でハードウエア的にＣＰＵ自
身も含めたＩＣテストモードに入る。
プログラムの動作中、非動作中にかかわらず、テストモ
ード信号“ TEST ”出力＝“Ｈ”レベルとなると、動作
切り替え回路４はＩＣ１をテストモードに切り替えてし
まうことになり、その時点でハードウエア的にＣＰＵ自
身も含めたＩＣテストモードに入る。
【００３３】ＩＣ１が実際に製品上に実装された場合
に、ＩＣテストモードやユーザーテストモードに入って
しまうと、該ＩＣ１は製品の制御とは全く異なる動作を
行なう為、非常に危険である。
に、ＩＣテストモードやユーザーテストモードに入って
しまうと、該ＩＣ１は製品の制御とは全く異なる動作を
行なう為、非常に危険である。
【００３４】従って、ＩＣ１が実際に製品に実装されて
いる場合には確実に通常動作モードの通常メインプログ
ラム動作モードに入っていなければならない。万一、静
電気ノイズ等が原因でＩＣテストモード等に入った場合
には、その状態から抜け出た場合、直ちに通常動作モー
ドに復帰しなくてはならない。此処で、ＩＣ１が実際に
製品に実装された場合において、静電気等のノイズによ
り該入力ピン６の印加電圧が大きく変動した場合につい
て考えてみる。但し、この場合、時間的には極く短い時
間内の変動である。
いる場合には確実に通常動作モードの通常メインプログ
ラム動作モードに入っていなければならない。万一、静
電気ノイズ等が原因でＩＣテストモード等に入った場合
には、その状態から抜け出た場合、直ちに通常動作モー
ドに復帰しなくてはならない。此処で、ＩＣ１が実際に
製品に実装された場合において、静電気等のノイズによ
り該入力ピン６の印加電圧が大きく変動した場合につい
て考えてみる。但し、この場合、時間的には極く短い時
間内の変動である。
【００３５】現在、NORMALが“Ｈ”レベルとなってい
て、通常メインプログラム動作モードのプログラムが実
行中であるとする。この時に、入力ピン６の印加電圧が
瞬間的に中間レベルまで上がったとする。この場合に
は、表１に示した様に、NORMALは“Ｌ”レベル、UTEST
は“Ｈ”レベルで、TESTは“Ｌ”レベルであるが、TEST
が“Ｈ”レベルとならない限り、ＣＰＵはメインプログ
ラムを実行し続ける。何故なら、ユーザーテストモード
UTEST の判断はリセット解除後のメインプログラムの先
頭部分だけで行なうので、一旦通常メインプログラムモ
ードに移行した後では問題とならない。その後、入力ピ
ン６の印加電圧がＧＮＤレベルに戻れば、動作上は全く
影響がない事が分かる。しかし、更に入力ピン６の印加
電圧が上昇しTEST が“Ｈ”レベルとなると、ＣＰＵは
プログラムの実行を停止する。
て、通常メインプログラム動作モードのプログラムが実
行中であるとする。この時に、入力ピン６の印加電圧が
瞬間的に中間レベルまで上がったとする。この場合に
は、表１に示した様に、NORMALは“Ｌ”レベル、UTEST
は“Ｈ”レベルで、TESTは“Ｌ”レベルであるが、TEST
が“Ｈ”レベルとならない限り、ＣＰＵはメインプログ
ラムを実行し続ける。何故なら、ユーザーテストモード
UTEST の判断はリセット解除後のメインプログラムの先
頭部分だけで行なうので、一旦通常メインプログラムモ
ードに移行した後では問題とならない。その後、入力ピ
ン６の印加電圧がＧＮＤレベルに戻れば、動作上は全く
影響がない事が分かる。しかし、更に入力ピン６の印加
電圧が上昇しTEST が“Ｈ”レベルとなると、ＣＰＵは
プログラムの実行を停止する。
【００３６】ＩＣテストモードに入った時に、それまで
実行されていたプログラムがどうなるかは、該テストモ
ードの内容により異なるが、一般的には、プログラムカ
ウンターはリセットされる場合が多い。この場合には、
ＩＣテストモードから抜け出ると、プログラムが最初か
ら再スタートする為、ユーザー側からみれば、動作上Ｃ
ＰＵにリセットがかかった様に見受けられ、この場合、
製品として動作上問題となる。
実行されていたプログラムがどうなるかは、該テストモ
ードの内容により異なるが、一般的には、プログラムカ
ウンターはリセットされる場合が多い。この場合には、
ＩＣテストモードから抜け出ると、プログラムが最初か
ら再スタートする為、ユーザー側からみれば、動作上Ｃ
ＰＵにリセットがかかった様に見受けられ、この場合、
製品として動作上問題となる。
【００３７】この様な現象を生じにくくするため、通常
動作モード時の入力印加電圧をＧＮＤレベルにした場
合、ＩＣテストモードは入力印加電圧が電源電圧に近く
ならないと入らない様に設定してある。
動作モード時の入力印加電圧をＧＮＤレベルにした場
合、ＩＣテストモードは入力印加電圧が電源電圧に近く
ならないと入らない様に設定してある。
【００３８】以上の実施例ではＩＣテストモード以外の
時に、入力ピン６を入力印加電圧に応じてユーザーテス
トモードにするか否かの切り替えスイッチとして用いた
が、このスイッチを通常のシーケンス制御用のスイッチ
として用いても問題はない。また、上記実施例では、動
作モード切り替え入力ピンの入力印加電圧がＧＮＤレベ
ルで通常メインプログラム動作モードとしたが、入力印
加電圧が電源電圧レベルで通常メインプログラム動作モ
ードとなる様に設定して良いものである。この場合には
プルダウン抵抗７の代りにプルアップ抵抗を用いる事に
なり、入力印加電圧がＧＮＤレベルの場合にＩＣテスト
モードとなるよう設定する事で、耐ノイズ性能が向上す
るものである。
時に、入力ピン６を入力印加電圧に応じてユーザーテス
トモードにするか否かの切り替えスイッチとして用いた
が、このスイッチを通常のシーケンス制御用のスイッチ
として用いても問題はない。また、上記実施例では、動
作モード切り替え入力ピンの入力印加電圧がＧＮＤレベ
ルで通常メインプログラム動作モードとしたが、入力印
加電圧が電源電圧レベルで通常メインプログラム動作モ
ードとなる様に設定して良いものである。この場合には
プルダウン抵抗７の代りにプルアップ抵抗を用いる事に
なり、入力印加電圧がＧＮＤレベルの場合にＩＣテスト
モードとなるよう設定する事で、耐ノイズ性能が向上す
るものである。
【００３９】
【発明の効果】以上詳記したように本発明によれば、１
つの入力ピンを、その入力印加電圧に応じＩＣテストモ
ードと通常動作モードの切り替えスイッチとして、又通
常動作モード時においては、該入力ピンをユーザーテス
トモードと通常メインプログラム動作モードの切り替え
スイッチとして兼用することによって、ＩＣのピン数を
大幅に減らすことができ、この事がパッケージの小型
化、実装面積の縮小化等を可能とし、強いては、製品の
小型化、並びに製造コストの低減化をも可能とし、その
経済的効果は著しい。また通常メインプログラム動作モ
ードのプログラムで動作中に、入力ピンへの入力電圧が
変動してユーザーテストモードに対応する電圧になった
としてもユーザーテストモードへの切り替えを禁止し、
更に、通常動作モード時に入力印加電圧がＧＮＤレベル
になっても、入力印加電圧が電源電圧に近い値にならな
いと、ＩＣテストモードに入らない様にした為、ノイズ
等による誤動作の恐れを極端に少なくすることができる
ものである。
つの入力ピンを、その入力印加電圧に応じＩＣテストモ
ードと通常動作モードの切り替えスイッチとして、又通
常動作モード時においては、該入力ピンをユーザーテス
トモードと通常メインプログラム動作モードの切り替え
スイッチとして兼用することによって、ＩＣのピン数を
大幅に減らすことができ、この事がパッケージの小型
化、実装面積の縮小化等を可能とし、強いては、製品の
小型化、並びに製造コストの低減化をも可能とし、その
経済的効果は著しい。また通常メインプログラム動作モ
ードのプログラムで動作中に、入力ピンへの入力電圧が
変動してユーザーテストモードに対応する電圧になった
としてもユーザーテストモードへの切り替えを禁止し、
更に、通常動作モード時に入力印加電圧がＧＮＤレベル
になっても、入力印加電圧が電源電圧に近い値にならな
いと、ＩＣテストモードに入らない様にした為、ノイズ
等による誤動作の恐れを極端に少なくすることができる
ものである。
【図１】図１は本発明の一実施例を示すＩＣ回路のブロ
ック回路図である。
ック回路図である。
【図２】図２は図１に示すモード信号発生回路の詳細図
である。
である。
【図３】図３は図１に示すＩＣ回路の動作フローチャー
ト図である。
ト図である。
１ ＩＣ回路 ２ ＣＰＵ ３ ユーザー回路 ４ 動作切り替え回路 ５ モード信号発生回路 ６ 入力端子 ７ 保護抵抗 ８ プルダウン抵抗 ９ コンパレータ １０ コンパレータ １１ ロジック回路 １２ 分圧抵抗 １３ 分圧抵抗 １４ 分圧抵抗
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822
Claims (6)
- 【請求項１】 入力ピンに入力される入力電圧に応じ
て、ＣＰＵを含めたハードウヱアのテストを行うテスト
モードと通常のプログラムが動作する通常動作モードと
を動作切り替え回路により切り替え、前記入力ピンへの
入力電圧が中間レベルである場合は前記テストモードの
モードを選択しないように構成した事を特徴とするＩＣ
回路。 - 【請求項２】 請求項１記載のＩＣ回路において、前記
入力電圧が電源電圧に近くならないと前記テストモード
に切り替わらないようにしたことを特徴とするＩＣ回
路。 - 【請求項３】 請求項１記載のＩＣ回路において、通常
動作モード時には、前記動作切り替え回路の出力の一部
をスイッチ入力としたことを特徴とするＩＣ回路。 - 【請求項４】 入力ピンに入力される入力電圧に応じて
少なくとも３つの異なったモード信号を段階的に発生す
る信号発生手段と、該信号発生手段からのモード信号に
応じてＣＰＵを含めたハードウヱアのテストを行う第１
のテストモード、所望する仕様を備えているかのテスト
を行う第２のテストモード、通常のメインプログラムを
動作させる通常メインプログラムモードのいずれかを選
択するモード選択手段と、該モード選択手段により通常
メインプログラムモードが選択されている際に第２のテ
ストモードを選択するモード信号が発生しても該モード
選択手段の選択動作を禁止する制御手段とを備えたこと
を特徴とするＩＣ回路。 - 【請求項５】 ＣＰＵと、入力ピンと、該入力ピンに入
力される入力電圧に応じて少なくとも３つの異なった第
１、第２、第３のモード信号を段階的に発生する信号発
生手段と、該信号発生手段からの第１のモード信号に応
じて前記ＣＰＵを含めたハードウヱアのテストを行う第
１のテストモードを選択する第１のモード選択手段と、
前記信号発生手段からの第２、第３のモード信号に応じ
て所望する仕様を備えているかの前記ＣＰＵを含めたハ
ードウヱアのテストを行う第２のテストモード、通常の
メインプログラムを動作させる通常メインプログラムモ
ードのいずれかを選択する第２のモード選択手段と、該
第２のモード選択手段により通常メインプログラムモー
ドが選択されている際に第２のテストモードを選択する
第２のモード信号が発生しても該第２のモード選択手段
の選択動作を禁止する制御手段とを備えたことを特徴と
するＩＣ回路。 - 【請求項６】 ＣＰＵと、入力ピンと、該入力ピンに入
力される入力電圧に応じて少なくとも３つの異なった第
１、第２、第３のモード信号を段階的に発生する信号発
生手段と、該信号発生手段からの各モード信号に応じて
前記ＣＰＵを含めたハードウヱアのテストを行う第１の
テストモードと通常のプログラムを動作させる通常動作
モードとのいずれかを選択する第１のモード選択手段
と、該第１のモード選択手段により通常動作モードが選
択された際に、前記信号発生手段からの第２、第３のモ
ード信号に応じて所望する仕様を備えているか前記ＣＰ
Ｕを含めたハードウヱアのテストを行う第２のテストモ
ードと通常のメインプログラムを動作させる通常メイン
プログラムモードのいずれかを選択する第２のモード選
択手段と、該第２のモード選択手段により通常動作モー
ドが選択されている際に第２のテストモードを選択する
第２のモード信号が発生しても該第２のモード選択手段
の選択動作を禁止する制御手段とを備えたことを特徴と
するＩＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6242713A JPH08105947A (ja) | 1994-10-06 | 1994-10-06 | Ｉｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6242713A JPH08105947A (ja) | 1994-10-06 | 1994-10-06 | Ｉｃ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08105947A true JPH08105947A (ja) | 1996-04-23 |
Family
ID=17093141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6242713A Withdrawn JPH08105947A (ja) | 1994-10-06 | 1994-10-06 | Ｉｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08105947A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999057569A1 (de) * | 1998-04-30 | 1999-11-11 | Micronas Gmbh | Verfahren zum testen einer integrierten schaltungsanordnung und integrierte schaltungsanordnung hierfür |
| JP2006332456A (ja) * | 2005-05-27 | 2006-12-07 | Fujitsu Ltd | 半導体装置及び試験モード設定方法 |
| JP2007059625A (ja) * | 2005-08-24 | 2007-03-08 | Fujitsu Ltd | 半導体装置 |
| DE19961472B4 (de) * | 1999-07-08 | 2007-10-25 | Hyundai Motor Co. | Automatisch schaltbares Fünfganggetriebe |
| JP2013178867A (ja) * | 2012-01-30 | 2013-09-09 | Seiko Instruments Inc | 半導体記憶回路を備えた半導体装置 |
| JP2018512557A (ja) * | 2015-04-16 | 2018-05-17 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | 駆動チップ、駆動基板及びそのテスト方法、表示装置 |
-
1994
- 1994-10-06 JP JP6242713A patent/JPH08105947A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999057569A1 (de) * | 1998-04-30 | 1999-11-11 | Micronas Gmbh | Verfahren zum testen einer integrierten schaltungsanordnung und integrierte schaltungsanordnung hierfür |
| US6738940B1 (en) | 1998-04-30 | 2004-05-18 | Micronas Gmbh | Integrated circuit including a test signal generator |
| DE19961472B4 (de) * | 1999-07-08 | 2007-10-25 | Hyundai Motor Co. | Automatisch schaltbares Fünfganggetriebe |
| JP2006332456A (ja) * | 2005-05-27 | 2006-12-07 | Fujitsu Ltd | 半導体装置及び試験モード設定方法 |
| JP2007059625A (ja) * | 2005-08-24 | 2007-03-08 | Fujitsu Ltd | 半導体装置 |
| JP2013178867A (ja) * | 2012-01-30 | 2013-09-09 | Seiko Instruments Inc | 半導体記憶回路を備えた半導体装置 |
| JP2018512557A (ja) * | 2015-04-16 | 2018-05-17 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | 駆動チップ、駆動基板及びそのテスト方法、表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5894423A (en) | Data processing system having an auto-ranging low voltage detection circuit | |
| US4698582A (en) | Power driver having short circuit protection | |
| US7395449B2 (en) | Method and apparatus for limiting processor clock frequency | |
| EP0127440B1 (en) | Integrated circuit device incorporating a data processing unit and a rom storing applications program therein | |
| US6163183A (en) | Multifunction reset for mixed-signal integrated circuits | |
| JPH08105947A (ja) | Ｉｃ回路 | |
| EP0482495A2 (en) | Finite-state machine for reliable computing and adjustment systems | |
| US5539338A (en) | Input or output selectable circuit pin | |
| JP2001273274A (ja) | 半導体集積回路およびそのテストモード設定回路 | |
| JPH05235705A (ja) | Ｒｓフリップフロップ回路 | |
| JP2785762B2 (ja) | ファンアウトチェック装置 | |
| CN216490429U (zh) | 上电复位电路及mcu | |
| JP2857442B2 (ja) | 電源装置の低電圧検出装置 | |
| JP2658889B2 (ja) | 半導体集積回路及びそのテスト方法 | |
| JPS63317869A (ja) | 動作モ−ド制御回路 | |
| KR100205608B1 (ko) | 마이크로컨트롤러 개발 시스템 | |
| JPH0348468B2 (ja) | ||
| JPS6115418A (ja) | 電気回路装置 | |
| JPH01109459A (ja) | 論理集積回路 | |
| EP0989495A1 (en) | Electronic circuit for protecting data contained in a semiconductor device | |
| JPS60132218A (ja) | マイクロコンピユ−タ | |
| JP3137089B2 (ja) | マイクロコンピュータ | |
| KR930002026Y1 (ko) | 주변장치의 프로그램을 위한 리세트회로 | |
| JPS6313551Y2 (ja) | ||
| JPH09166648A (ja) | 半導体集積装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |