CN103926968A

CN103926968A - 一种带隙基准电压产生电路

Info

Publication number: CN103926968A
Application number: CN201410156612.XA
Authority: CN
Inventors: 吕坚; 阙隆成; 牛润梅; 吴传福; 周云
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2014-04-18
Filing date: 2014-04-18
Publication date: 2014-07-16

Abstract

本发明实施例公开了一种带隙基准电压产生电路，包括：负温特性电流产生电路30，用于产生负温特性电流；正温特性电流产生电路20，连接到负温特性电流产生电路30上，用于产生正温特性电流，并且正温特性电流与负温特性电流叠加形成输出电流；稳压电路10，连接到正温特性电流产生电路20上，并与正温特性电流产生电路20形成负反馈环路。本发明的实施例的电路中，包括稳压电路，该稳压电路与正温特性电流产生电路形成负反馈环路，可以利用该负反馈环路使电路的PSRR提高，从而提高带隙基准的PSRR。

Description

一种带隙基准电压产生电路

技术领域

本发明涉及线性稳压电路技术领域，尤其是涉及一种带隙基准电压产生电路。

背景技术

集成电路大体包括三个方面:数字电路、模拟电路和数模混合电路。基准源模块是整个集成电路领域中的重要部分，尤其是模拟电路中的核心电路之一。

基准源电路是指产生电压基准和电流基准的电路，它在电路中为系统提供高精度的基准电压，广泛应用于数模转换器(DAC)、模数转换器(ADC)、低压差线性稳压器（LDO）、传感器等电路系统中。它使系统在外部环境(例如工艺、工作温度、电源电压、负载等等)变化的情况下性能得以稳定，可以说基准电压源的优劣直接影响了系统性能指标的好坏。因此，高性能的基准源电路一直是研究的热点。

LDO线性稳压电路主要包括了基准源电路部分和LDO_core电路部分。PSRR（电源抑制比）是反应基准源输出电压抑制外接电压源电压变化时对其造成影响的参数，是基准源的重要性能参数之一。基准源的PSRR会影响基准源乃至整个系统的性能。因此，设计一个高PSRR的基准源成为LDO线性稳压电路的重要环节。

现在数模混合电路在集成电路行业中非常常见，而较大的噪声可能存在于供电电源中。为抑制其对基准电压源产生较大影响，通常通过RC滤波器、预稳压结构、cascode等结构来提高PSRR性能。

带隙基准的应用条件比较苛刻，当电源产生波动时，带隙基准电路的输出要表现出很强的抑制能力。而且要求带隙电压基准在较宽的频率的电源噪声下，都要有较强的抑制性能。目前，已经提出了一些提高带隙基准PSRR的结构，但由于这些结构会损耗一部分电压，从而降低了带隙基准的驱动能力。

发明内容

本发明的目的之一是提供一种利用负反馈提高PSRR的带隙基准电压产生电路，其结构简单，工作电压低。

本发明公开的技术方案包括：

提供了一种带隙基准电压产生电路，其特征在于，包括：负温特性电流产生电路30，所述负温特性电流产生电路30用于产生负温特性电流；正温特性电流产生电路20，所述正温特性电流产生电路20连接到所述负温特性电流产生电路30上，用于产生正温特性电流，并且所述正温特性电流与所述负温特性电流叠加形成所述带隙基准电压产生电路的输出电流；稳压电路10，所述稳压电路10连接到所述正温特性电流产生电路20上，并与所述正温特性电流产生电路20形成负反馈环路。

本发明的一个实施例中，所述稳压电路10包括第六MOS管M6和第七MOS管M7，其中：所述第六MOS管M6的源极连接到系统电源VDD，所述第六MOS管M6的栅极连接到所述正温特性电流产生电路并且连接到所述第六MOS管M6的漏极，所述第六MOS管M6的漏极连接到所述第七MOS管M7的源极；所述第七MOS管M7的栅极连接到所述正温特性电流产生电路，所述第七MOS管M7的漏极接地。

本发明的一个实施例中，所述正温特性电流产生电路20包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第一电阻R1、第一双极晶体管Q1和第二双极晶体管Q2，其中：所述第三MOS管M3的源极连接到系统电源VDD，所述第三MOS管M3的漏极连接到所述第一MOS管M1的源极和栅极，所述第三MOS管M3的栅极连接到所述第四MOS管M4的栅极并且连接到所述第六MOS管M6的栅极和所述负温特性电流产生电路30；所述第四MOS管M4的源极连接到系统电源VDD，所述第四MOS管M4的漏极连接到所述第二MOS管M2的源极和所述第七MOS管M7的栅极；所述第二MOS管M2的栅极连接到所述第一MOS管M1的栅极，所述第二MOS管M2的漏极连接到所述第一双极晶体管Q1的发射极；所述第一双极晶体管Q1的集电极和基极接地；所述第一MOS管M1的漏极通过所述第一电阻R1连接到所述第二双极晶体管Q2的发射极；所述第二双极晶体管Q2的集电极和基极接地。

本发明的一个实施例中，所述负温特性电流产生电路30包括第五MOS管M5、第二电阻R2和第三双极晶体管Q3，其中：所述第五MOS管M5的源极连接到系统电源VDD，所述第五MOS管M5的栅极连接到所述第三MOS管M3的栅极，所述第五MOS管M5的漏极连接到所述带隙基准电压产生电路的输出端BGR；所述第三双极晶体管Q3的发射极通过所述第二电阻R2连接到所述输出端BGR，所述第三双极晶体管Q3的集电极和基极接地。

本发明的一个实施例中，所述第一MOS管M1和所述第二MOS管M2的漏极电压相等。

本发明的实施例的电路中，包括稳压电路，该稳压电路与正温特性电流产生电路形成负反馈环路，可以利用该负反馈环路使电路的PSRR提高，从而提高带隙基准的PSRR。

附图说明

图1是现有的带隙基准电压产生电路的结构示意图。

图2是本发明的一个实施例的带隙基准电压产生电路的结构示意图。

图3是本发明的实施例的带隙基准电压产生电路与现有的带隙基准电压产生电路产生的带隙基准电压随电源电压噪声频率变化的对比图。

具体实施方式

下面将结合附图详细说明本发明的实施例的带隙基准电压产生电路的结构。

图1是现有的带隙基准电压产生电路的结构示意图。现有的带隙基准电压产生电路中，PMOS管M3管分别与M4、M5构成电流镜，M4等比例镜像M3，M5镜像M3的电流且成一定比例放大。NMOS管M1与M2也构成电流镜，M1等比例镜像M2的电流。正温特性电流由Q1和Q2的压差产生，通过电流镜传递到M5的漏端，Q3会产生负温特性电流，二者在输出端叠加，最终产生零温漂系数的带隙基准电流。

对于图1所示的电流源，存在M1、M2、M3、M4构成的弱的正反馈环路。当电源电压升高时，图1中的P点的电压v_p升高，M3管相当于一个共源极，根据共源极增益为负来看，图1中X点的电压v_x与v_p的变化相反，所以v_x降低。同样，M2管又可以看作是一个共源极，所以M2的漏极电压升高。这样形成了v_p→v_x→v_p正反馈回路，所以整个系统的PSRR较低，输出基准电流随电源电压变化较大。此结构的PSRR为：

，

其中：

；。

r_e1为Q1的发射结正向交流电阻，r_e2为Q2的发射结正向交流电阻，r_e3为M3的小信号跨导，g_m1为M1的小信号跨导，g_m2为M2的小信号跨导，g_m3为M3的小信号跨导，g_m4为M4的小信号跨导，g_m5为M5的小信号跨导，r_o1为M1的本征输出阻抗，r_o3为M3的本征输出阻抗，r_p为P点到地的等效阻抗，G_{4_to_p}为M4的栅极与P点间的等效跨导。

图2为本发明一个实施例的带隙基准电压产生电路的结构示意图。应该理解的是，在图1和图2中，相同或者类似的元件使用了相同的标号。

如图2所示，本发明的一个实施例中，一种带隙基准电压产生电路包括负温特性电流产生电路30、正温特性电流产生电路20和稳压电路10。负温特性电流产生电路30用于产生负温特性电流。正温特性电流产生电路20连接到负温特性电流产生电路30上，用于产生正温特性电流，并且正温特性电流与负温特性电流叠加形成本发明实施例的带隙基准电压产生电路的输出电流。稳压电路10连接到正温特性电流产生电路20上，并与该正温特性电流产生电路20形成负反馈环路。

本发明的一个实施例中，稳压电路10可以包括第六MOS管M6和第七MOS管M7。第六MOS管M6的源极连接到系统电源VDD；第六MOS管M6的栅极连接到正温特性电流产生电路20（下文详述）并且连接到第六MOS管M6的漏极；第六MOS管M6的漏极连接到第七MOS管M7的源极；第七MOS管M7的栅极连接到正温特性电流产生电路20（下文详述），第七MOS管M7的漏极接地。

本发明的一个实施例中，正温特性电流产生电路20可以包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第一电阻R1、第一双极晶体管Q1和第二双极晶体管Q2。

如图2所示，第三MOS管M3的源极连接到系统电源VDD；第三MOS管M3的漏极连接到第一MOS管M1的源极和栅极；第三MOS管M3的栅极连接到第四MOS管M4的栅极并且连接到稳压电路10的第六MOS管M6的栅极和负温特性电流产生电路30。

第四MOS管M4的源极连接到系统电源VDD；第四MOS管M4的漏极连接到第二MOS管M2的源极和稳压电路10的第七MOS管M7的栅极。

第二MOS管M2的栅极连接到第一MOS管M1的栅极；第二MOS管M2的漏极连接到第一双极晶体管Q1的发射极。

第一双极晶体管Q1的集电极和基极接地。

第一MOS管M1的漏极通过第一电阻R1连接到第二双极晶体管Q2的发射极；第二双极晶体管Q2的集电极和基极接地。

本发明的电路中，M6分别为M3、M4、M5提供镜像电流，M7用来调节电路，使得M1和M2工作在完全相同的状态。M6与M7利用负反馈使该电路的PSRR提高，从而提高带隙基准的PSRR。适当调节稳压电路10中的M7，可以使M1、M2的漏极电压相等。

本发明的一个实施例中，负温特性电流产生电路30可以包括第五MOS管M5、第二电阻R2和第三双极晶体管Q3。

第五MOS管M5的源极连接到系统电源VDD；第五MOS管M5的栅极连接到第三MOS管M3的栅极；第五MOS管M5的漏极连接到带隙基准电压产生电路的输出端BGR。

第三双极晶体管Q3的发射极通过第二电阻R2连接到输出端BGR，第三双极晶体管Q3的集电极和基极接地。

本发明的实施例中，稳压支路10与正温特性电流产生电路20构成负反馈环路，最终利用负反馈提高该电路的PSRR，从而提高带隙基准的PSRR。正温特性电流产生电路20利用两个双极晶体管的压差产生正温特性电流，负温特性电流产生电路30由其中的双极晶体管的发射结电压产生负温特性电流。

本发明的实施例的电路中，稳压电路10中的M6以二极管的连接方式分别与M3、M4、M5构成电流镜，M6、M4、M2、M7构成弱正反馈环路，M6、M3、M1、M7构成强负反馈环路，在此电路中负反馈强于正反馈，所以利用负反馈使该结构的PSRR提高，从而提高带隙基准的PSRR。而且，M6镜像给M3、M4、M5的电流为正温特性电流，而Q3产生的电流为负温特性电流，二者在输出端叠加，从而获得零温漂系数的带隙基准电流。因此该电路最终能产生零温漂系数、高PSRR的带隙基准电流。

稳压电路中，M6、M7与正温特性电流产生电路中的M3、M1构成负反馈环路。其基本原理是系统电源的电压升高时，X点电压v_x升高，同样道理，将M3管看作是一个共源极，则Y点电压v_y降低，在M2管的作用下，Z点电压v_z升高，同时又在M7管共源极的作用下，X点电压降低。这样就形成了v_x→v_y→v_z→v_x负反馈环路，所以整个系统的PSRR较高，输出基准电流随电源电压变化较小。

本发明的一个实施例中，该电路的PSRR为：

，

其中，；；

。

r_e2为Q2的发射结正向交流电阻，r_e3为M3的小信号跨导，g_m1为M1的小信号跨导，g_m2为M2的小信号跨导，g_m3为M3的小信号跨导，g_m4为M4的小信号跨导，g_m5为M5的小信号跨导，g_m7为M7的小信号跨导，r_o2为M2的本征输出阻抗，r_o4为M4的本征输出阻抗，r_o6为M6的本征输出阻抗，r_o7为M7的本征输出阻抗，r_z为Z点到地的等效阻抗，r_p为P点到地的等效阻抗，G_{3_to_z}为M3的栅极与Z点间的等效跨导。

比较图1和图2两结构的PSRR，很明显能看出增益要比A₁高出g_m7×r_z倍。因此，本发明实施例中的带隙基准电压产生电路中的PSRR比传统的带隙基准电压产生电路要高。另外，正温电流产生电路产生绝对正温电流，通过电流镜传递到M5的漏极，负温特性电流由Q3产生，二者在输出端叠加，最终产生零温漂系数的带隙基准电流。

图3所示是本发明的实施例的带隙基准电压产生电路与现有的带隙基准电压产生电路产生的带隙基准电压随电源电压噪声频率变化的对比图，是用cadence软件进行仿真最终获得的两结构的带隙基准电压随电源电压噪声频率变化的曲线。由图可知，传统结构带隙基准电压的PSRR为40dB，本发明中的带隙基准电压的PSRR在低频1kHz时为106dB，在高频100kHz时为60dB。显然，本发明中的带隙基准电压的PSRR要高得多。

以上通过具体的实施例对本发明进行了说明，但本发明并不限于这些具体的实施例。本领域技术人员应该明白，还可以对本发明做各种修改、等同替换、变化等等，这些变换只要未背离本发明的精神，都应在本发明的保护范围之内。此外，以上多处所述的“一个实施例”表示不同的实施例，当然也可以将其全部或部分结合在一个实施例中。

Claims

1.一种带隙基准电压产生电路，其特征在于，包括：

负温特性电流产生电路（30），所述负温特性电流产生电路（30）用于产生负温特性电流；

正温特性电流产生电路（20），所述正温特性电流产生电路（20）连接到所述负温特性电流产生电路（30）上，用于产生正温特性电流，并且所述正温特性电流与所述负温特性电流叠加形成所述带隙基准电压产生电路的输出电流；

稳压电路（10），所述稳压电路（10）连接到所述正温特性电流产生电路（20）上，并与所述正温特性电流产生电路（20）形成负反馈环路。

2.如权利要求1所述的电路，其特征在于，所述稳压电路（10）包括第六MOS管（M6）和第七MOS管（M7），其中：

所述第六MOS管（M6）的源极连接到系统电源（VDD），所述第六MOS管（M6）的栅极连接到所述正温特性电流产生电路并且连接到所述第六MOS管（M6）的漏极，所述第六MOS管（M6）的漏极连接到所述第七MOS管（M7）的源极；

所述第七MOS管（M7）的栅极连接到所述正温特性电流产生电路，所述第七MOS管（M7）的漏极接地。

3.如权利要求2所述的电路，其特征在于，所述正温特性电流产生电路（20）包括第一MOS管（M1）、第二MOS管（M2）、第三MOS管（M3）、第四MOS管（M4）、第一电阻（R1）、第一双极晶体管（Q1）和第二双极晶体管（Q2），其中：

所述第三MOS管（M3）的源极连接到系统电源（VDD），所述第三MOS管（M3）的漏极连接到所述第一MOS管（M1）的源极和栅极，所述第三MOS管（M3）的栅极连接到所述第四MOS管（M4）的栅极并且连接到所述第六MOS管（M6）的栅极和所述负温特性电流产生电路（30）；

所述第四MOS管（M4）的源极连接到系统电源（VDD），所述第四MOS管（M4）的漏极连接到所述第二MOS管（M2）的源极和所述第七MOS管（M7）的栅极；

所述第二MOS管（M2）的栅极连接到所述第一MOS管（M1）的栅极，所述第二MOS管（M2）的漏极连接到所述第一双极晶体管（Q1）的发射极；

所述第一双极晶体管（Q1）的集电极和基极接地；

所述第一MOS管（M1）的漏极通过所述第一电阻（R1）连接到所述第二双极晶体管（Q2）的发射极；

所述第二双极晶体管（Q2）的集电极和基极接地。

4.如权利要求3所述的电路，其特征在于，所述负温特性电流产生电路（30）包括第五MOS管（M5）、第二电阻（R2）和第三双极晶体管（Q3），其中：

所述第五MOS管（M5）的源极连接到系统电源（VDD），所述第五MOS管（M5）的栅极连接到所述第三MOS管（M3）的栅极，所述第五MOS管（M5）的漏极连接到所述带隙基准电压产生电路的输出端（BGR）；

所述第三双极晶体管（Q3）的发射极通过所述第二电阻（R2）连接到所述输出端（BGR），所述第三双极晶体管（Q3）的集电极和基极接地。

5.如权利要求1至4中任意一项所述的电路，其特征在于：所述第一MOS管（M1）和所述第二MOS管（M2）的漏极电压相等。