CN115877907B - 一种带隙基准源电路 - Google Patents

Abstract

本发明公开了一种带隙基准源电路，包括：第一带隙基准，用于产生第一基准电流，所述第一基准电流流经电阻后，获得温度系数呈凸形曲线变化的电压；第二带隙基准，用于产生第二基准电流，所述第二基准电流流经电阻后，获得温度系数呈凹形曲线变化的电压；叠加模块，用于将所述第一基准电流和所述第二基准电流进行叠加，获得第三基准电流；将所述第三基准电流流经电阻，获得基准电压。本发明提出一种新的补偿技术，通过叠加带有凸形温度系数特征的第一基准电流和带有凹形温度系数特征的第二基准电流，从而获得温度系数更低的基准电压，输出更为平坦的参考电压。本发明可广泛应用于集成电路领域。

Description

一种带隙基准源电路

技术领域

本发明涉及集成电路领域，尤其涉及一种带隙基准源电路。

背景技术

基准源，即为芯片中的模块提供稳定的、高精度的和低温度系数的的电压，使得芯片在不同温度下都具有较为稳定的参考电压。当今世界，集成电路(IC)在现代电子学中扮演着重要的角色，而作为IC中许多模拟电路、混合信号电路核心组成部分的基准源，其性能好坏决定了芯片能否可靠工作。从市场需求和芯片优化来看，研究基准源的关键技术和性能优化具有很重要的意义。

芯片可以定义为一组嵌入在半导体材料(通常是硅)的小平面上的电子电路。为了使这些电子电路能够正常工作，必须给出与温度变化、工艺变化和电源电压变化无关的合理偏置。偏置电流或偏置电压需要从参考电路中产生，芯片中最常用的参考电路是基准源，基准源是许多模拟和混合信号电子设备的关键组成部分，应用于模数转换器(ADC)、数模转换器(DAC)、功率管理单元、数字辅助电路和精确模拟信号处理等。基准源是模拟芯片和数模混合芯片中至关重要的单元，为芯片的其他电路提供精确稳定的电源，从而保证芯片良好的整体性能。带隙基准源是基准源拓扑中应用最广泛的类型之一，因此高性能的带隙基准电压源是当前研究的热点。目前，高性能的带隙基准电压源主要体现在低温度系数、高电源抑制比、低功耗三个方面。第一，与外部电源相比，带隙基准电压源的输出参考电压要求在一定温度范围内随温度的变化更小。第二，带隙基准电压源必须对电源电压的噪声有较强的抗干扰能力。

现有的带隙基准电路尚存有以下问题：1)现有的低温度系数带隙基准源大多通过各种各种方法对温度曲线进行补偿，温度补偿方法多种多样，但仍存有各样的问题。2)带隙基准中偏置电路中的偏置电流大多数都直接产生，这种电流往往受温度的影响比较大，从而带隙基准电路中的运算放大器以及启动电路等的性能会受到一定的影响。3)现有的带隙基准经过多次补偿后可得到低温度系数的的参考电压，而要得到低温度系数电流还需要进一步进行转换。

发明内容

为至少一定程度上解决现有技术中存在的技术问题之一，本发明的目的在于提供一种带隙基准源电路。

本发明所采用的技术方案是：

一种带隙基准源电路，包括：

第一带隙基准，用于产生第一基准电流，所述第一基准电流流经电阻后，获得温度系数呈凸形曲线变化的电压；

第二带隙基准，用于产生第二基准电流，所述第二基准电流流经电阻后，获得温度系数呈凹形曲线变化的电压；

叠加模块，用于将所述第一基准电流和所述第二基准电流进行叠加，获得第三基准电流；将所述第三基准电流流经电阻，获得基准电压。

进一步地，所述第一带隙基准的电路结构与所述第二带隙基准的电路结构相同；

所述第一带隙基准包括：

正温度系数电路，用于基于两个不同发射极面积的双极型晶体管的发射极-基极电压之差ΔV_EB，获取正温度系数的第一电流；

负温度系数电路，用于基于双极型晶体管的发射极-基极电压V_EB，获取负温度系数的第二电流；

叠加单元，用于将所述第一电流和所述第二电流进行叠加，获得第一基准电流。

进一步地，所述叠加单元上设有镜像电路，所述镜像电路按照第一系数对所述第一电流进行放大，以及按照第二系数对所述第二电流进行放大，将经过放大后的第一电流和第二电流进行叠加，获得第一基准电流。

进一步地，所述发射极-基极电压V_EB的表达式如下：

式中，V_T是热电压，V_T＝kT/q，k为玻尔兹曼常数，T为绝对温度，q为电子电量；I_C为双极型晶体管的集电极电流，I_S为饱和结电流且正比于μ为少数载流子迁移率，n_i为本征载流子浓度；

基于两个不同发射极面积的双极型晶体管的发射极-基极电压之差ΔV_EB，获得的正温度系数的表达式如下：

式中，n为两个双极型晶体管的发射极面积之比。

进一步地，所述第一带隙基准包括：第一放大器、第二放大器、第一双极型晶体管、第二双极型晶体管、第一电阻、第二电阻，以及由多个MOS管组成的叠加单元；

所述第一放大器的反相输入端和所述第二放大器的反相输入端连接，作为节点V_B；所述第一放大器的同相输入端通过第二电阻接地；所述第二放大器的同相输入端通过第一电阻连接至所述第二双极型晶体管的发射极；

所述第一双极型晶体管的集电极和基极均接地，所述第一双极型晶体管的发射极连接至节点V_B；所述第二双极型晶体管的集电极和基极均接地；

所述第一电流流经第一电阻，所述第二电流流经所述第二电阻。

进一步地，所述叠加单元包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管和第九MOS管；

所述第一放大器的同相输入端记为节点V_A，所述第二放大器的同相输入端记为节点V_C；

所述第一MOS管的源极连接电源电压，所述第一MOS管的漏极连接所述第二MOS管的源极，所述第二MOS管的漏极连接节点V_A；

所述第三MOS管的源极连接电源电压，所述第三MOS管的漏极连接所述第四MOS管的源极，所述第四MOS管的漏极连接节点V_B；

所述第五MOS管的源极连接电源电压，所述第五MOS管的漏极连接所述第六MOS管的源极，所述第六MOS管的漏极连接节点V_C；

所述第七MOS管的源极和所述第八MOS管的源极均连接电源电压，所述第七MOS管的漏极和所述第八MOS管的漏极均连接所述第九MOS管的源极；

所述第七MOS管与所述第五MOS管产生镜像，获得第一电流，所述第八MOS管与所述第一MOS管产生镜像，获得第二电流；所述第九MOS管用于输出第一基准电流。

进一步地，所述第一放大器和所述第二放大器的电路结构相同；

所述第一放大器为级联放大器，其中，第一级电路为折叠式共源共栅结构，第二级电路为二极管负载的共源放大器。

进一步地，所述第二级电路设有由电阻和电容串联组成的稳定结构，该稳定结构用于调节放大器的环路稳定性，以及进行相位补偿。

进一步地，所述带隙基准源电路还包括偏置电路，所述偏置电路包括：

第一镜像电流，用于通过镜像所述第一基准电流，获得第三基准电流；

第二镜像电流，用于通过镜像所述第二基准电流，获得第四基准电流；

融合单元，用于通过融合所述第三基准电流和所述第四基准电流，获得偏置电流；

电压偏置单元，用于根据所述偏置电流获取偏置电压。

进一步地，所述带隙基准源电路还包括启动电路，所述启动电路包括：第十MOS管、第十一MOS管、由三个MOS管串联组成的串联单元，以及由四个MOS管并联组成的并联单元；

所述第十MOS管的栅极连接使能信号，所述第十MOS管的漏极通过所述串联单元连接至电源电压，所述第十MOS管源极接地；

所述第十一MOS管的栅极连接第一偏置电压，所述第十一MOS管的漏极连接所述第十MOS管的漏极，所述第十一MOS管源极接地；

所述串联单元上的三个MOS管的栅极均连接使能信号；

所述并联单元中的四个MOS管，其中两个MOS管的漏极连接偏置电压，第三个MOS管的漏极连接至第一带隙基准，第四个MOS管的漏极连接至第二带隙基准；四个MOS管的源极均接地。

本发明的有益效果是：本发明提出一种新的补偿技术，通过叠加带有凸形温度系数特征的第一基准电流和带有凹形温度系数特征的第二基准电流，从而获得温度系数更低的基准电压，输出更为平坦的参考电压。

附图说明

为了更清楚地说明本发明实施例或者现有技术中的技术方案，下面对本发明实施例或者现有技术中的相关技术方案附图作以下介绍，应当理解的是，下面介绍中的附图仅仅为了方便清晰表述本发明的技术方案中的部分实施例，对于本领域的技术人员而言，在无需付出创造性劳动的前提下，还可以根据这些附图获取到其他附图。

图1是指数曲率补偿电路示意图；

图2是指数曲率补偿效果图；

图3是分段曲率补偿电路示意图；

图4是分段曲率补偿电流示意图；

图5是分段曲率补偿效果图；

图6是BJTs不均匀电流密度补偿电路示意图；

图7是BJTs不均匀电流密度补偿效果示意图；

图8是wi区MOS补偿电路示意图；

图9是wi区MOS补偿电路效果示意图；

图10是本发明实施例中一阶温度系数补偿的带隙基准原理图；

图11是本发明实施例中带隙基准设计的原理说明框图；

图12是本发明实施例中带隙基准核心电路的示意图；

图13是本发明实施例中偏置电路的示意图；

图14是本发明实施例中启动电路的示意图；

图15是本发明实施例中带隙基准中运算放大器的示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。对于以下实施例中的步骤编号，其仅为了便于阐述说明而设置，对步骤之间的顺序不做任何限定，实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。

在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。

本发明的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。

术语解释：

温度系数(temperature coefficient,TC)：表征温度变化时输出电压的变化量，用单位ppm/℃表示。其计算公式为：

在相同温度范围内，输出电压的变化量越小，则温度系数越小，带隙基准性能越好。带隙基准设计的一个重要目标就是追求更低的温度系数。

I_PTAT：与绝对温度成正比的电流或者说具有正温度系数的电流。

I_CTAT：与绝对温度成反比的电流或者说具有负温度系数的电流。

温度补偿：电路中未经处理过的电压都随温度的变化而剧烈变化，不能当作参考电压。通常将具有正温度系数的电压与负温度系数电压进行叠加，也就是进行一阶温度补偿，得到随温度变化较小的电压，但是一阶温度补偿的电压往往仍具有较高的温度系数，需要继续进行温度补偿。

I_Ref：随温度变化较小的电流，称为参考电流。

V_Ref：随温度变化较小的电压，称为参考电压。

偏置电路：模拟和混合集成电路中的电路模块都需要由专门的电路为其提供电流偏置。

启动电路：在带隙基准电路中，电路上电后通常存在两个稳定点，一个是电路上电后电流维持为0，电路不正常工作，另一个是电路上电后处于正常工作状态；为了避免0电流状态，使用启动电路向电路注入电流，使电路处于正常工作状态；启动电路要求，一方面使电路启动，另一方面电路启动后启动电路关闭。

一阶温度补偿仅仅完成了V_EB的一阶项的消去，无法实现带隙基准的低温度系数电压，其温度系数一般在20ppm/℃以上，在一些高精度的应用中难以满足应用需求，要实现更低的温度系数一般都需要对电压温度曲线继续进行温度补偿，温度补偿技术多种多样，常见的有指数曲率补偿技术、分段曲率补偿技术、BJTs不均匀电流密度补偿技术和Wi区MOS补偿技术等。

(1)指数曲率补偿技术

其中，指数曲率补偿(ECC)可以减小高温下的温度漂移，这种方法主要通过引入跟随温度非线性变化的电流来补偿基极发射极电压中的高阶项，电路结构如图1所示，补偿效果如图2所示。

(2)分段曲率补偿技术

分段曲率补偿技术是很常用的一种曲率补偿方式，是在一阶温度补偿的基础上，将温度特性曲线分成三段，分别加入非线性补偿分量的一种高阶温度补偿方法。利用不同工作状态下MOS管电流的不同温度非线性特点，将其转换成电压，在一定温度点之后加入便可以实现对一阶温度特性曲线的校正，从而降低带隙基准源输出的温度系数。电路如图3所示，分段曲率补偿电流示意图如图4所示，分段曲率补偿效果如图5所示。

(3)BJTs不均匀电流密度补偿技术

BJTs不均匀电流密度补偿技术是利用基极发射极电压的非线性特点，在电路中产生温度特性互补的两种电流，通过适当地缩放这两种电流，在输出端得到温度不敏感电压。图6为BJTs不均匀电流密度补偿电路，图7为BJTs不均匀电流密度补偿效果图。

(4)wi区MOS补偿技术

wi区MOS补偿技术利用工作在亚阈值区MOS管其栅源电压的温度系数相对于VBE高阶项相反的特点，对带隙基准源进行高阶补偿。MOS型带隙基准其温漂曲线呈凹曲线，以低压型Banba带隙基准源为例，其温漂曲线呈凸曲线，将这两种温度特性互补的电压相叠加便可产生高阶零温的参考电压。图8为wi区MOS补偿电路，图9为wi区MOS补偿电路效果图。

本实施例提出了一种基于新的补偿技术的带隙基准源电路，该带隙基准电路包含两个带隙基准电路A和B，其中带隙基准电路A的输出电流流经电阻能产生温度系数呈凸形曲线变化的电压，而带隙基准电路B的输出电流流经电阻能产生温度系数呈凹形曲线变化的电压；这里反过来也可以，即带隙基准电路A产生温度系数呈凹形曲线变化的电压，而带隙基准电路B温度系数呈凸形曲线变化的电压。将带隙基准电路A和B的输出电流叠加，流经电阻后产生输出参考电压，该输出参考电压更为平坦，具有更低的温度系数。同时，该电路将具有低温度系数的输出电流用于带隙基准的中偏置电路的偏置电流，从而减小了温度对带隙基准电路中的运算放大器和启动电路的的影响，增强了带隙基准电路在不同温度下的稳定性。

以下结合附图对本实施例的带隙基准源电路进行详细的解释说明。

如图10所示，图10为一阶温度系数补偿的带隙基准原理图，该带隙基准电路主要由两个运算放大器OPA1和OPA2、双极型晶体管(BJT)Q₁和Q₂、电阻R₁～R₃以及MOS管M₁～M₉组成。

在一个双极型晶体管(BJT)中，发射极-基极电压V_EB可以表示如下：

其中V_T是热电压，V_T＝kT/q，k为玻尔兹曼常数，T为绝对温度，q为电子电量。I_C为BJT的集电极电流，I_S为饱和结电流且正比于μ为少数载流子迁移率，n_i为本征载流子浓度。其中μ∝μ₀T^m，m≈-3/2，E_g为硅的带隙能量，且E_g≈1.12eV。V_EB具有负的温度系数，在V_EB＝750mV和T＝300K时：

此外，两个不同发射极面积的BJT的发射极-基极电压之差ΔV_EE具有正的温度系数，即：

其中n为两BJT发射极面积之比。

故V_EB具有负的温度系数，具有正的温度系数，将V_EB和进行叠加可进行一阶的温度补偿，我们通常用电流进行叠加。在图10中，由于运算放大器OPA1和OPA2的作用，V_A＝V_B＝V_C，而V_A＝V_B＝V_EB1，V_C＝V_EB2。对于具有正的温度系数的通过电阻R₁使其成为具有正温度系数的电流I_PTAT，如下公式所示：

对于具有负温度系数的V_EB1，通过运算放大器OPA2和电阻R₂使其成为具有负温度系数的电流I_CTAT，如如下公式所示：

MOS管M₁与M₈以及M₅与M₇类似于电流镜，将I_CTAT和I_PTAT以一定比例进行复制，进而得到电流I_CTAT2和I_PTAT2，如下公示所示：

I_CTAT2＝B·I_CTAT

I_PTAT2＝A·I_PTAT

然后将电流I_CTAT2和I_PTAT2进行叠加，得到电流I_Ref，如下公式所示：

I_Ref＝A·I_PTAT+B·I_CTAT

最后将电流I_Ref流经电阻R₃得到电压V_Ref，V_Ref可形成具有一阶温度补偿的带隙基准电压，如下公式所示：

V_Ref＝(A·I_PTAT+B·I_CTAT)·R₃

通过改变BJTQ₂和Q₁的发射结面积之比、电阻R₁和R₂以及MOS管电流镜对的尺寸，均可以得到不同的正温度系数电流和负温度系数电流。可以通过调整带隙基准中的器件参数，使得带隙基准电压V_Ref为凸形形状电压和凹形形状电压。

本实施例设计的带隙基准电路的工作原理图如图11所示，该带隙基准电路电路包含带隙基准A和带隙基准B。在带隙基准A中，电路产生正温度系数电流I_PTATA和负温度系数电流I_CTATA，将电流I_PTATA和电流I_CTAtA以某一倍数进行叠加得到电流I_RefA，并使得电流I_RefA在流经电阻时能产生凸形形状电压V_RefA；同理，在带隙基准B中，电路产生正温度系数电流I_PTATB和负温度系数电流I_CTATB，将电流I_PTATA和电流I_CTATB以某一倍数进行叠加得到电流I_RefB，并使得电流I_RefB在流经电阻时能产生凸形形状电压V_RefB；随后将电流I_RefA和电流I_RefB进行叠加得到电流I_Ref，最后，使电流I_Ref流经电阻R_out产生最终的参考电压V_Ref。通过仔细调节电路参数，可使得电压V_Ref更为平坦，具有更低的温度系数。

另外，将电流I_RefA和电流I_RefB以某一倍数进行叠加得到电流I_BIAS，使得电流I_BIAS较为平坦，具有较低的温度系数，将电流I_BIAS作为本带隙基准电路中偏置电路的偏置电流，使得偏置电流受温度的影响较小，增强带隙基准电路的温度稳定性。同时I_BIAS也可以直接作为参考电流输出，用于偏置芯片中的其他模块。

作为一种可选的实施方式，如图12-15所示，本实施例设计的带隙基准的具体实现电路包含带隙基准核心电路、启动电路、偏置电路以及带隙基准中运算放大器的具体电路。

参见图12，在带隙基准核心电路中，带隙基准A的正温度系数电压和负温度系数电压分别通过电阻R_A1和R_A2产生正温度系数电流I_PTATA1和负温度系数电流I_CTATA1，I_PTATA1和I_CTATA1通过晶体管M₇和M₈形成I_PTATA2和I_CTATA2，然后叠加形成I_RefA；其中M₂、M₄、M₆和M₉可以增大电路的电源抑制比(PSRR)，偏置电压V_B2由偏置电路给出；带隙基准B的原理与带隙基准的原理相同，所以不再赘述，最后I_RefA与I_RefB进行叠加得到I_Ref，I_Ref流经R_out产生基准电压V_Ref。

参见图13，在偏置电路中，I_PTATA1、I_CTATA1、I_PTATB1和I_CTATB1分别经M₁₉、M₂₀、M₂₂和M₂₃形成I_PTATA3、I_CTATA3、I_PTATB3和I_CTATB3，I_PTATA3和I_CTATA3叠加形成I_RefA3，I_PTATB3和I_CTATB3叠加形成I_RefB3、I_RefA3和I_RefB3叠加形成I_BIAS，I_BIAS即为偏置电路的偏置电流，I_BIAS具有较低的温度系数，受温度影响较小，通过偏置电路形成偏置电压V_B0～V_B3。

参见图14，在启动电路中，ENN为使能信号，在电路正常工作时，ENN为0，在电路关闭时，ENN为1。在电路启动的瞬间，ENN由1变为0，MOS管M₄₆～M₅₁截止，MOS管M₅₂～M₅₄导通，此时电路未启动，同时电流流经MOS管M₄₆和M₄₇在MOS管M₄₈栅极形成电压，此电压大于M₄₈～M₅₁的的阈值电压，此时MOS管M₄₈～M₅₁导通形成电流，通过V_B1、V_B2、V_PA和V_PB向电路注入电流，电路启动，随后V_B0升高，M₄₆导通，M₄₈栅极电压下降，M₄₈～M₅₁截止；由于M₅₂～M₅₄尺寸较小，电路导通后启动电路会流过较小电流，偏置电压V_B0由偏置电路提供。

参见图15，在运算放大器电路中，该电路为级联放大器，第一级为折叠式共源共栅结构，该结构具有较高增益的同时还具有较高的电源抑制比；第二级为二极管负载的共源极放大器，R_Z和C_C用于调节运算放大器的环路稳定性，进行相位补偿。运算放大器中的V_B0～V_B3由偏置电路给出。

在本说明书的上述描述中，参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。

尽管已经示出和描述了本发明的实施方式，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

以上是对本发明的较佳实施进行了具体说明，但本发明并不限于上述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (6)

1.一种带隙基准源电路，其特征在于，包括：

第一带隙基准，用于产生第一基准电流，所述第一基准电流流经电阻后，获得温度系数呈凸形曲线变化的电压；

第二带隙基准，用于产生第二基准电流，所述第二基准电流流经电阻后，获得温度系数呈凹形曲线变化的电压；

叠加模块，用于将所述第一基准电流和所述第二基准电流进行叠加，获得第三基准电流；

将所述第三基准电流流经电阻，获得基准电压；

所述第一带隙基准的电路结构与所述第二带隙基准的电路结构相同；

所述第一带隙基准包括：

正温度系数电路，用于基于两个不同发射极面积的双极型晶体管的发射极-基极电压之差ΔV_EB，获取正温度系数的第一电流；

负温度系数电路，用于基于双极型晶体管的发射极-基极电压V_EB，获取负温度系数的第二电流；

叠加单元，用于将所述第一电流和所述第二电流进行叠加，获得第一基准电流；

所述叠加单元上设有镜像电路，所述镜像电路按照第一系数对所述第一电流进行放大，以及按照第二系数对所述第二电流进行放大，将经过放大后的第一电流和第二电流进行叠加，获得第一基准电流；

所述第一带隙基准包括：第一放大器、第二放大器、第一双极型晶体管、第二双极型晶体管、第一电阻、第二电阻，以及由多个MOS管组成的叠加单元；

所述第一放大器的反相输入端和所述第二放大器的反相输入端连接，作为节点V_B；所述第一放大器的同相输入端通过第二电阻接地；所述第二放大器的同相输入端通过第一电阻连接至所述第二双极型晶体管的发射极；

所述第一双极型晶体管的集电极和基极均接地，所述第一双极型晶体管的发射极连接至节点V_B；所述第二双极型晶体管的集电极和基极均接地；

所述第一电流流经第一电阻，所述第二电流流经所述第二电阻；

所述叠加单元包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管和第九MOS管；

所述第一放大器的同相输入端记为节点V_A，所述第二放大器的同相输入端记为节点V_C；所述第一MOS管的源极连接电源电压，所述第一MOS管的漏极连接所述第二MOS管的源极，所述第二MOS管的漏极连接节点V_A；

所述第三MOS管的源极连接电源电压，所述第三MOS管的漏极连接所述第四MOS管的源极，所述第四MOS管的漏极连接节点V_B；

所述第五MOS管的源极连接电源电压，所述第五MOS管的漏极连接所述第六MOS管的源极，所述第六MOS管的漏极连接节点V_C；

所述第七MOS管的源极和所述第八MOS管的源极均连接电源电压，所述第七MOS管的漏极和所述第八MOS管的漏极均连接所述第九MOS管的源极；

所述第八MOS管的栅极与所述第一MOS管的栅极均连接至所述第一放大器的输出端；所述第七MOS管的栅极、所述第五MOS管的栅极与所述第三MOS管的栅极均连接至所述第二放大器的输出端；所述第九MOS管的栅极、所述第六MOS管的栅极、所述第四MOS管的栅极与所述第二MOS管的栅极均连接至偏置电压；所述第九MOS管的漏极与所述叠加模块连接；

所述第七MOS管与所述第五MOS管产生镜像，获得第一电流，所述第八MOS管与所述第一MOS管产生镜像，获得第二电流；所述第九MOS管用于输出第一基准电流。

2.根据权利要求1所述的一种带隙基准源电路，其特征在于，所述发射极-基极电压V_EB的表达式如下：

式中，V_T是热电压，V_T＝kT/q，k为玻尔兹曼常数，T为绝对温度，q为电子电量；I_C为双极型晶体管的集电极电流，I_S为饱和结电流且正比于μ为少数载流子迁移率，n_i为本征载流子浓度；

基于两个不同发射极面积的双极型晶体管的发射极-基极电压之差ΔV_EB，获得的正温度系数的表达式如下：

式中，n为两个双极型晶体管的发射极面积之比。

3.根据权利要求1所述的一种带隙基准源电路，其特征在于，所述第一放大器和所述第二放大器的电路结构相同；

所述第一放大器为级联放大器，其中，第一级电路为折叠式共源共栅结构，第二级电路为二极管负载的共源放大器。

4.根据权利要求3所述的一种带隙基准源电路，其特征在于，所述第二级电路设有由电阻和电容串联组成的稳定结构，该稳定结构用于调节放大器的环路稳定性，以及进行相位补偿。

5.根据权利要求1所述的一种带隙基准源电路，其特征在于，所述带隙基准源电路还包括偏置电路，所述偏置电路包括：

第一镜像电流，用于通过镜像所述第一基准电流，获得第三基准电流；

第二镜像电流，用于通过镜像所述第二基准电流，获得第四基准电流；

融合单元，用于通过融合所述第三基准电流和所述第四基准电流，获得偏置电流；

电压偏置单元，用于根据所述偏置电流获取偏置电压。

6.根据权利要求1所述的一种带隙基准源电路，其特征在于，所述带隙基准源电路还包括启动电路，所述启动电路包括：第十MOS管、第十一MOS管、由三个MOS管串联组成的串联单元，以及由四个MOS管并联组成的并联单元；

所述第十MOS管的栅极连接使能信号，所述第十MOS管的漏极通过所述串联单元连接至电源电压，所述第十MOS管源极接地；

所述第十一MOS管的栅极连接第一偏置电压，所述第十一MOS管的漏极连接所述第十MOS管的漏极，所述第十一MOS管源极接地；

所述串联单元上的三个MOS管的栅极均连接使能信号；所述串联单元上的三个MOS管中，第一个MOS管的源极连接电源电压，第一个MOS管的漏极连接第二个MOS管的源极，第二个MOS管的漏极连接第三个MOS管的源极，第三个MOS管的漏极连接所述第十MOS管的漏极；

所述并联单元中的四个MOS管，其中两个MOS管的漏极连接偏置电压，所述并联单元中的第三个MOS管的漏极连接至第一带隙基准，所述并联单元中的第四个MOS管的漏极连接至第二带隙基准；所述并联单元中的四个MOS管的源极均接地；所述并联单元中的四个MOS管的栅极均连接所述第十一MOS管的漏极。