CN107102672A - 一种抗强电磁干扰的基准电压源 - Google Patents
一种抗强电磁干扰的基准电压源 Download PDFInfo
- Publication number
- CN107102672A CN107102672A CN201710439110.1A CN201710439110A CN107102672A CN 107102672 A CN107102672 A CN 107102672A CN 201710439110 A CN201710439110 A CN 201710439110A CN 107102672 A CN107102672 A CN 107102672A
- Authority
- CN
- China
- Prior art keywords
- oxide
- metal
- semiconductor
- grid
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种抗强电磁干扰的基准电压源,其包括MOS管M1至M12,电容C1至C3,基准电压输出端口Vref;其中,MOS管M10、MOS管M11及MOS管M12连接并构成启动电路,为基准电压源电路提供工作启动电流;MOS管M4至M9,电容C2共同构成偏置补偿电路,保证基准电压源电路正常稳定无失真的工作;电容C1及电容C3用于屏蔽外界强电磁干扰;MOS管M1与MOS管M2以自级联方式连接,并与MOS管M4和MOS管M5共同构成基准电压源核心电路;MOS管M1及MOS管M2工作于零温度系数点,外界温度变化不影响电路输出的稳定性及精准度;MOS管M1的柵源极电压作为基准电压,并通过端口Vref输出;本发明抗干扰能力强,稳定性好,结构简单,功耗极低。
Description
技术领域
本发明涉及基准电压源电路系统的设计,尤其涉及的是,一种抗强电磁干扰的基准电压源的设计。
背景技术
基准电压源的工作需要极高的稳定性,而复杂多变的工作环境却对其稳定性造成很大的影响。电磁干扰会引起基准电压源电路敏感节点发生直流偏移误差,进而影响基准电压源的正常工作。虽然电磁干扰对基准电压源的稳定性影响很大,但抗电磁干扰在目前的基准电压源设计中很少考虑。可见,基准电压源电路结构有待进一步优化及改进,以使其具备更高的精度,更低的功耗以及更强的抗干扰能力。
发明内容
本发明所要解决的技术问题是提供一种抗强电磁干扰的基准电压源。
本发明的技术方案如下:一种抗强电磁干扰的基准电压源包括1号至12号MOS管,1号至3号电容,基准电压输出端口。其中,10号MOS管、11号MOS管及12号MOS管连接并构成启动电路,为基准电压源电路提供工作启动电流。4号至9号MOS管,2号电容共同构成偏置补偿电路,保证基准电压源电路正常稳定无失真的工作。1号电容及3号电容用于屏蔽外界强电磁干扰。1号电容为去耦合滤波电容,对外界高频电磁干扰进行滤波。3号电容将电磁干扰信号耦合到3号MOS管的栅极,并使3号MOS管的柵源极电压始终保持为常量,以屏蔽外界电磁干扰对电路的影响。1号MOS管与2号MOS管以自级联方式连接,并与4号MOS管和5号MOS管共同构成基准电压源核心电路。通过电路设计及参数配置,1号MOS管及2号MOS管工作于零温度系数点,外界温度变化不影响电路输出的稳定性及精准度。1号MOS管的柵源极电压作为基准电压,并通过端口输出。
一种抗强电磁干扰的基准电压源中,3号MOS管的源极连接电源,3号MOS管的栅极连接6号MOS管的栅极,3号MOS管的漏极连接2号MOS管的漏极。2号MOS管的漏极连接2号MOS管的栅极,2号MOS管的栅极连接基准电压输出端口,2号MOS管的源极连接1号MOS管的漏极。1号MOS管的漏极连接4号MOS管的源极,1号MOS管的栅极连接2号MOS管的栅极,1号MOS管的源极接地。1号电容的上端连接基准电压输出端口,1号电容的下端接地。6号MOS管的源极连接电源,6号MOS管的栅极连接7号MOS管的栅极,6号MOS管的漏极连接4号MOS管的漏极。4号MOS管的栅极连接4号MOS管的漏极,4号MOS管的源极连接2号MOS管的源极。7号MOS管的源极连接6号MOS管的源极,7号MOS管的栅极连接3号MOS管的栅极,7号MOS管的漏极连接5号MOS管的漏极。5号MOS管的栅极连接4号MOS管的栅极,5号MOS管的源极接地。2号电容的上端连接5号MOS管的漏极,2号电容的下端接地。8号MOS管的源极连接电源,8号MOS管的栅极连接7号MOS管的栅极,8号MOS管的漏极连接9号MOS管的漏极。9号MOS管的栅极连接2号电容的上端,9号MOS管的源极接地。3号电容的上端连接电源,3号电容的下端连接3号MOS管的栅极。10号MOS管的漏极连接9号MOS管的漏极,10号MOS管的栅极连接11号MOS管的漏极,10号MOS管的源极接地。12号MOS管的源极连接电源,12号MOS管的栅极接地,12号MOS管的漏极连接11号MOS管的漏极。11号MOS管的栅极连接4号MOS管的漏极,11号MOS管的源极接地。
本发明提供了一种抗外界强电磁干扰的基准电压源,在电磁干扰环境下依然能够精准稳定的输出基准电压。本发明采用全MOS结构产生基准电压,不采用电阻,有效降低了功耗。本发明通过电路设计及参数配置,使输出部分MOS管工作于零温度系数点,以抑制温度变化引起的温漂效应,从而避免了采用复杂的差分运算放大器进行温度正负比例电压叠加,进一步简化了电路结构,降低了功耗。
附图说明
图1为本发明的电路结构图。
具体实施方式
为了便于理解本发明,下面结合附图和具体实施例,对本发明进行更详细的说明。本说明书及其附图中给出了本发明的较佳的实施例,但是,本发明可以以许多不同的形式来实现,并不限于本说明书所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
需要说明的是,当某一元件固定于另一个元件,包括将该元件直接固定于该另一个元件,或者将该元件通过至少一个居中的其它元件固定于该另一个元件。当一个元件连接另一个元件,包括将该元件直接连接到该另一个元件,或者将该元件通过至少一个居中的其它元件连接到该另一个元件。
如图1所示,本发明包括MOS管M1至M12,电容C1至C3,基准电压输出端口Vref。其中,MOS管M10、MOS管M11及MOS管M12连接并构成启动电路,为基准电压源电路提供工作启动电流。MOS管M4至M9,电容C2共同构成偏置补偿电路,保证基准电压源电路正常稳定无失真的工作。电容C1及电容C3用于屏蔽外界强电磁干扰。电容C1为去耦合滤波电容,对外界高频电磁干扰进行滤波。电容C3将电磁干扰信号耦合到MOS管M3的栅极,并使MOS管M3的柵源极电压始终保持为常量,以屏蔽外界电磁干扰对电路的影响。MOS管M1与MOS管M2以自级联方式连接,并与MOS管M4和MOS管M5共同构成基准电压源核心电路。通过电路设计及参数配置,MOS管M1及MOS管M2工作于零温度系数点,外界温度变化不影响电路输出的稳定性及精准度。MOS管M1的柵源极电压作为基准电压,并通过端口Vref输出。
如图1所示,MOS管M3的源极连接电源VDD,MOS管M3的栅极连接MOS管M6的栅极,MOS管M3的漏极连接MOS管M2的漏极。MOS管M2的漏极连接MOS管M2的栅极,MOS管M2的栅极连接基准电压输出端口Vref,MOS管M2的源极连接MOS管M1的漏极。MOS管M1的漏极连接MOS管M4的源极,MOS管M1的栅极连接MOS管M2的栅极,MOS管M1的源极接地。电容C1的上端连接基准电压输出端口Vref,电容C1的下端接地。MOS管M6的源极连接电源VDD,MOS管M6的栅极连接MOS管M7的栅极,MOS管M6的漏极连接MOS管M4的漏极。MOS管M4的栅极连接MOS管M4的漏极,MOS管M4的源极连接MOS管M2的源极。MOS管M7的源极连接MOS管M6的源极,MOS管M7的栅极连接MOS管M3的栅极,MOS管M7的漏极连接MOS管M5的漏极。MOS管M5的栅极连接MOS管M4的栅极,MOS管M5的源极接地。电容C2的上端连接MOS管M5的漏极,电容C2的下端接地。MOS管M8的源极连接电源VDD,MOS管M8的栅极连接MOS管M7的栅极,MOS管M8的漏极连接MOS管M9的漏极。MOS管M9的栅极连接电容C2的上端,MOS管M9的源极接地。电容C3的上端连接电源VDD,电容C3的下端连接MOS管M3的栅极。MOS管M10的漏极连接MOS管M9的漏极,MOS管M10的栅极连接MOS管M11的漏极,MOS管M10的源极接地。MOS管M12的源极连接电源VDD,MOS管M12的栅极接地,MOS管M12的漏极连接MOS管M11的漏极。MOS管M11的栅极连接MOS管M4的漏极,MOS管M11的源极接地。
一种抗强电磁干扰的基准电压源基于130nm CMOS工艺设计,芯片占用面积为0.0075mm2。电路中MOS管的尺寸单位为微米,M1的宽长比为8:20,M2的宽长比为296:480,M4的宽长比为28:4,M5及M9的宽长比为4:4,M3、M6、M7及M8的宽长比为12:4,M10、M11及M12的宽长比为0.3:20。电容C1为1.5uF,电容C2为7uF,电容C3为40uF。电源电压为1.2V,输出基准电压为400mV,电路功耗为10.3uW。500kHz工作频率下,输出电压电源抑制比为-30dB。-55℃至125℃范围内,输出电压温度影响系数为146ppm/℃。
需要说明的是,上述各技术特征继续相互组合,形成未在上面列举的各种实施例,均视为本发明说明书记载的范围;并且,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,而所有这些改进和变换都应属于本发明其所附权利要求的保护范围。
Claims (2)
1.一种抗强电磁干扰的基准电压源,其特征在于,其包括MOS管M1至M12,电容C1至C3,基准电压输出端口Vref;
MOS管M10、MOS管M11及MOS管M12连接并构成启动电路;
MOS管M4至M9,电容C2共同构成偏置补偿电路;
电容C1及电容C3用于屏蔽外界强电磁干扰;
MOS管M1与MOS管M2以自级联方式连接,并与MOS管M4和MOS管M5共同构成基准电压源核心电路。
2.根据权利要求1所述一种抗强电磁干扰的基准电压源,其特征在于,MOS管M3的源极连接电源VDD,MOS管M3的栅极连接MOS管M6的栅极,MOS管M3的漏极连接MOS管M2的漏极;
MOS管M2的漏极连接MOS管M2的栅极,MOS管M2的栅极连接基准电压输出端口Vref,MOS管M2的源极连接MOS管M1的漏极;
MOS管M1的漏极连接MOS管M4的源极,MOS管M1的栅极连接MOS管M2的栅极,MOS管M1的源极接地;
电容C1的上端连接基准电压输出端口Vref,电容C1的下端接地;
MOS管M6的源极连接电源VDD,MOS管M6的栅极连接MOS管M7的栅极,MOS管M6的漏极连接MOS管M4的漏极;
MOS管M4的栅极连接MOS管M4的漏极,MOS管M4的源极连接MOS管M2的源极;
MOS管M7的源极连接MOS管M6的源极,MOS管M7的栅极连接MOS管M3的栅极,MOS管M7的漏极连接MOS管M5的漏极;
MOS管M5的栅极连接MOS管M4的栅极,MOS管M5的源极接地;
电容C2的上端连接MOS管M5的漏极,电容C2的下端接地;
MOS管M8的源极连接电源VDD,MOS管M8的栅极连接MOS管M7的栅极,MOS管M8的漏极连接MOS管M9的漏极;
MOS管M9的栅极连接电容C2的上端,MOS管M9的源极接地;
电容C3的上端连接电源VDD,电容C3的下端连接MOS管M3的栅极;
MOS管M10的漏极连接MOS管M9的漏极,MOS管M10的栅极连接MOS管M11的漏极,MOS管M10的源极接地;
MOS管M12的源极连接电源VDD,MOS管M12的栅极接地,MOS管M12的漏极连接MOS管M11的漏极;
MOS管M11的栅极连接MOS管M4的漏极,MOS管M11的源极接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710439110.1A CN107102672A (zh) | 2017-06-12 | 2017-06-12 | 一种抗强电磁干扰的基准电压源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710439110.1A CN107102672A (zh) | 2017-06-12 | 2017-06-12 | 一种抗强电磁干扰的基准电压源 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107102672A true CN107102672A (zh) | 2017-08-29 |
Family
ID=59660293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710439110.1A Pending CN107102672A (zh) | 2017-06-12 | 2017-06-12 | 一种抗强电磁干扰的基准电压源 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107102672A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107688365A (zh) * | 2017-09-29 | 2018-02-13 | 许昌学院 | 一种高电源抑制比基准源电路 |
CN109343652A (zh) * | 2018-10-12 | 2019-02-15 | 中国电子科技集团公司第七研究所 | 一种提供两个输出电压的基准电压源 |
CN110716606A (zh) * | 2019-11-23 | 2020-01-21 | 许昌学院 | 一种低功耗抗电磁干扰基准电流源 |
CN115220514A (zh) * | 2021-04-16 | 2022-10-21 | 中国科学院微电子研究所 | 一种电压基准源、芯片及电子设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101109972A (zh) * | 2007-08-23 | 2008-01-23 | 复旦大学 | 无bjt结构的新型cmos电压基准源 |
CN101470459A (zh) * | 2007-12-26 | 2009-07-01 | 中国科学院微电子研究所 | 低压低功耗的cmos电压基准参考电路 |
CN202677243U (zh) * | 2012-06-07 | 2013-01-16 | 卧龙电气集团股份有限公司 | 启动限流和低阻运行电路 |
CN103926968A (zh) * | 2014-04-18 | 2014-07-16 | 电子科技大学 | 一种带隙基准电压产生电路 |
CN104881071A (zh) * | 2015-04-20 | 2015-09-02 | 成都岷创科技有限公司 | 低功耗基准电压源 |
-
2017
- 2017-06-12 CN CN201710439110.1A patent/CN107102672A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101109972A (zh) * | 2007-08-23 | 2008-01-23 | 复旦大学 | 无bjt结构的新型cmos电压基准源 |
CN101470459A (zh) * | 2007-12-26 | 2009-07-01 | 中国科学院微电子研究所 | 低压低功耗的cmos电压基准参考电路 |
CN202677243U (zh) * | 2012-06-07 | 2013-01-16 | 卧龙电气集团股份有限公司 | 启动限流和低阻运行电路 |
CN103926968A (zh) * | 2014-04-18 | 2014-07-16 | 电子科技大学 | 一种带隙基准电压产生电路 |
CN104881071A (zh) * | 2015-04-20 | 2015-09-02 | 成都岷创科技有限公司 | 低功耗基准电压源 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107688365A (zh) * | 2017-09-29 | 2018-02-13 | 许昌学院 | 一种高电源抑制比基准源电路 |
CN107688365B (zh) * | 2017-09-29 | 2022-03-11 | 许昌学院 | 一种高电源抑制比基准源电路 |
CN109343652A (zh) * | 2018-10-12 | 2019-02-15 | 中国电子科技集团公司第七研究所 | 一种提供两个输出电压的基准电压源 |
CN110716606A (zh) * | 2019-11-23 | 2020-01-21 | 许昌学院 | 一种低功耗抗电磁干扰基准电流源 |
CN110716606B (zh) * | 2019-11-23 | 2020-10-09 | 许昌学院 | 一种低功耗抗电磁干扰基准电流源 |
CN115220514A (zh) * | 2021-04-16 | 2022-10-21 | 中国科学院微电子研究所 | 一种电压基准源、芯片及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107102672A (zh) | 一种抗强电磁干扰的基准电压源 | |
CN107340796B (zh) | 一种无电阻式高精度低功耗基准源 | |
CN102722207B (zh) | 一种低压差线性稳压器 | |
CN105242734B (zh) | 一种无外置电容的大功率ldo电路 | |
CN103941792B (zh) | 带隙电压基准电路 | |
CN108227819A (zh) | 一种具有直流失调校准功能的低压带隙基准电路 | |
CN202083976U (zh) | 一种高精度cmos带隙基准电路 | |
CN104714591B (zh) | 基准电压电路 | |
TWI405069B (zh) | 電壓參考源以及提供參考電壓之方法 | |
CN207352505U (zh) | 一种无电阻式高精度低功耗基准源 | |
CN104685904A (zh) | 电容式麦克风及其阻抗变换器 | |
CN104216458B (zh) | 一种温度曲率互补基准源 | |
CN207180902U (zh) | 一种高精度温度采集电路 | |
CN106936304B (zh) | 一种适用于推挽输出级ldo的电流限制电路 | |
CN103279163B (zh) | 高电源电压抑制比无片外电容低压差调节器 | |
CN206640515U (zh) | 一种同步整流自供电电路 | |
CN103076836B (zh) | 低电源电压cmos恒定电压源电路 | |
CN206211950U (zh) | 一种用于生理信号检测的斩波稳定仪表放大器电路 | |
CN108549455A (zh) | 一种具有宽输入范围的降压电路 | |
CN109445507A (zh) | 一种宽频率内高电源抑制比的带隙基准电路 | |
CN108900069A (zh) | 一种基于占空比的自适应二次斜坡补偿电路 | |
CN207752400U (zh) | 一种用于基准电压源的补偿电路 | |
CN105897164B (zh) | 一种宽电源、高稳定性的石英晶体振荡电路 | |
CN104158498B (zh) | 一种带有补偿偏置电路的低噪声放大器 | |
CN209627339U (zh) | 一种噪声抑制电路及包括该噪声抑制电路的测试电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170829 |