CN115220514A - 一种电压基准源、芯片及电子设备 - Google Patents

一种电压基准源、芯片及电子设备 Download PDF

Info

Publication number
CN115220514A
CN115220514A CN202110410025.9A CN202110410025A CN115220514A CN 115220514 A CN115220514 A CN 115220514A CN 202110410025 A CN202110410025 A CN 202110410025A CN 115220514 A CN115220514 A CN 115220514A
Authority
CN
China
Prior art keywords
pmos
tube
nmos
source
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110410025.9A
Other languages
English (en)
Other versions
CN115220514B (zh
Inventor
赵文欣
刘海南
罗家俊
韩郑生
赵发展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202110410025.9A priority Critical patent/CN115220514B/zh
Publication of CN115220514A publication Critical patent/CN115220514A/zh
Application granted granted Critical
Publication of CN115220514B publication Critical patent/CN115220514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种电压基准源、芯片及电子设备，电压基准源包括：第一PMOS管、第二PMOS管和第三PMOS管以及第一NMOS管、第二NMOS管和第三NMOS管；第一PMOS管以及第二PMOS管的源极与电源连接，第一PMOS管以及第二PMOS管的栅极外接偏压；第二PMOS管的漏极、第三NMOS管的漏级、第三NMOS管的栅极以及第二NMOS管的栅极连接；第一NMOS管的栅极、第二NMOS管的漏极以及第三PMOS管的漏极连接；第一NMOS管的源极、第二NMOS管的源极、第三NMOS管的源极以及第三PMOS管的栅极接地；第一NMOS管的漏极、第一PMOS管的漏极以及第三PMOS管的源极与电压基准源的输出端连接。

Description

一种电压基准源、芯片及电子设备
技术领域
本发明涉及模拟集成电路领域，尤其涉及一种电压基准源、芯片及电子设备。
背景技术
基准电压电路作为集成电路的关键单元，广泛应用于各类型芯片产品之中，是模拟与数模混合集成电路中必不可少的重要构成功能模块，为芯片内部其它模块提供精确的参考电压，其性能优劣直接影响整体电路的性能好坏。
目前的基准电压电路的实现依赖于三级管的存在，在进行流片工艺选型时必须包含三极管，导致芯片面积偏大，而且这种电路也难以应用到纳米小线宽低压电路中，与主流工艺兼容性成本高。
发明内容
鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的电压基准源、芯片及电子设备。
第一方面，提供一种电压基准源，包括：
第一PMOS管、第二PMOS管和第三PMOS管以及第一NMOS管、第二NMOS管和第三NMOS管；
所述第一PMOS管的源极以及所述第二PMOS管的源极与电源连接，所述第一PMOS管的栅极以及所述第二PMOS管的栅极外接偏压；
所述第二PMOS管的漏极、所述第三NMOS管的漏极、所述第三NMOS管的栅极以及所述第二NMOS管的栅极连接；
所述第一NMOS管的栅极、所述第二NMOS管的漏极以及所述第三PMOS管的漏极连接；
所述第一NMOS管的源极、第二NMOS管的源极、第三NMOS管的源极以及第三PMOS管的栅极接地；
所述第一NMOS管的漏极、所述第一PMOS管的漏极以及所述第三PMOS管的源极与所述电压基准源的输出端连接，以输出基准电压。
可选地，所述第三PMOS管的栅源电压是所述电压基准源的输出电压，所述第三PMOS管工作在零温度系数直流偏置工作点，以使所述输出电压稳定。
可选地，所述第二PMOS管、所述第三NMOS管和所述第二NMOS管组成电流镜，所述电流镜为所述第三PMOS管提供目标偏置电流，以将所述第三PMOS管偏置在所述零温度系数直流偏置工作点。
可选地，根据如下公式确定所述第二NMOS管和所述第三NMOS管的导电沟道的宽长比，以为所述第三PMOS管提供目标偏置电流：
Figure BDA0003023774430000021
其中，ID(MP3)为所述第三PMOS管的目标偏置电流，IDP_ZTC为所述第三PMOS管的零温度系数直流偏置工作点的漏电流，(W/L)MN2为所述第二NMOS管的导电沟道的宽长比，(W/L)MN3为所述第三NMOS管的导电沟道的宽长比，ID(MP2)为所述第二PMOS管的漏电流。
可选地，所述第一NMOS管在常温下的栅源电压等于所述第三PMOS管在常温下的栅源阈值电压的绝对值，以使所述第三PMOS管的源漏电压等于所述第三PMOS管的过驱动电压。
可选地，根据如下公式确定所述第一NMOS管的导电沟道的宽长比，以使所述第一NMOS管在常温下的栅源电压等于所述第三PMOS管在常温下的栅源阈值电压的绝对值：
Figure BDA0003023774430000022
其中，ID(MN1)为所述第一NMOS管的漏电流，μn(T0)为常温下所述第一NMOS管的电子迁移率，Cox为所述第一NMOS管单位面积的栅氧化层电容，(W/L)MN1为所述第一NMOS管的导电沟道的宽长比，VTHP(T0)为PMOS管的栅源阈值电压，VTHn(T0)为NMOS管的栅源阈值电压。
可选地，所述第一PMOS管的漏电流的绝对值等于所述第三PMOS管的漏电流的绝对值与所述第一NMOS管的漏电流之和。
可选地，所述第三PMOS管的导电沟道的宽度和长度为预设值，其中，所述预设值是根据所述第三PMOS管在所述零温度系数直流偏置工作点的漏电流的值设定的。
第二方面，提供一种芯片，该芯片包括上述第一方面任一所述的电压基准源。
第三方面，提供一种电子设备，该电子设备包括上述第二方面提供的芯片。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本申请提供了一种由PMOS管和NMOS管构成的电压基准源，通过设置第一PMOS管的源极以及第二PMOS管的源极与电源连接，第一PMOS管的栅极以及第二PMOS管的栅极外接偏压；第二PMOS管的漏极、第三NMOS管的漏极、第三NMOS管的栅极以及第二NMOS管的栅极连接在一起；第一NMOS管的栅极、第二NMOS管的漏极以及第三PMOS管的漏极连接在一起；第一NMOS管的源极、第二NMOS管的源极、第三NMOS管的源极以及第三PMOS管的栅极皆接地；第一NMOS管的漏极、第一PMOS管的漏极以及第三PMOS管的源极与电压基准源的输出端连接。从而替代了传统的由三极管器件构成的电压基准源，可以使芯片面积更小，更适用于较低的工作电压，且与主流工艺兼容性更好，因此可以降低制造成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中的一种带隙基准电路示意图；
图2为本申请实施例中的电压基准源示意图；
图3为本申请实施例中的芯片示意图；
图4为本申请实施例中的电子设备示意图。
具体实施方式
本申请实施例通过提供一种电压基准源，解决了现有技术中的电压基准源在流片时芯片面积偏大，且与主流工艺兼容性成本高的技术问题。
现有的带隙基准电路大部分采用三级管，如图1所示，在图1中，VDD电源，VREF是输出的基准电压，VTln(mn)为正温度系数电压，VBE为负温度系数电压，通过正负电压一阶温度系数抵消，进而得到具有零温度系数的输出基准电压。但该带隙基准电路的实现依赖于三极管的存在，进行流片工艺选型时必须包含三极管，导致芯片体积偏大，并且这种带隙基准电路所产生的基准电压约为1.2V，难以应用于纳米小线宽低压电路中，与主流CMOS工艺兼容成本较高。
本申请实施例的技术方案为解决上述技术问题，总体思路如下：
本实施例提供一种电压基准源，包括第一PMOS管、第二PMOS管和第三PMOS管以及第一NMOS管、第二NMOS管和第三NMOS管；
所述第一PMOS管的源极以及所述第二PMOS管的源极与电源连接，所述第一PMOS管的栅极以及所述第二PMOS管的栅极外接偏压；所述第二PMOS管的漏极、所述第三NMOS管的漏极、所述第三NMOS管的栅极以及所述第二NMOS管的栅极连接；所述第一NMOS管的栅极、所述第二NMOS管的漏极以及所述第三PMOS管的漏极连接；所述第一NMOS管的源极、第二NMOS管的源极、第三NMOS管的源极以及第三PMOS管的栅极接地；所述第一NMOS管的漏极、所述第一PMOS管的漏极以及所述第三PMOS管的源极与所述电压基准源的输出端连接，以输出基准电压。
在CMOS工艺中，PMOS器件的空穴迁移率与其阈值电压随温度变化的方向互补，存在唯一的零温度系数直流偏置工作点(Zero Temperature Coefficient Point，ZTC)，在该偏置条件下，PMOS器件的栅源电压VGSp_ZTC、漏电流IDp在不同温度下均保持恒定不变，具有温度自补偿的特性。利用这一特性，可以设计用PMOS器件来实现稳定的基准电压的输出，整个电路中不使用三极管器件，因此与主流CMOS工艺兼容性更好，而且其工作范围更宽，制成的芯片面积也更小。
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
本实施例提供一种电压基准源，如图2所示，包括：
第一PMOS管MP1、第二PMOS管MP2和第三PMOS管MP3以及第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3；
第一PMOS管MP1的源极以及第二PMOS管MP2的源极与电源VDD连接，第一PMOS管MP1的栅极以及第二PMOS管MP2的栅极外接偏压；第二PMOS管MP2的漏极、第三NMOS管MN3的漏极、第三NMOS管MN3的栅极以及第二NMOS管MN2的栅极连接；第一NMOS管MN1的栅极、第二NMOS管MN2的漏极以及第三PMOS管MP3的漏极连接；第一NMOS管MN1的源极、第二NMOS管MN2的源极、第三NMOS管MN3的源极以及第三PMOS管MP3的栅极接地；第一NMOS管MN1的漏极、第一PMOS管MP1的漏极以及第三PMOS管MP3的源极与电压基准源的输出端VREF连接，以输出基准电压。
在具体的实施例中，第三PMOS管MP3的栅源电压是电压基准源的输出电压，当第三PMOS管MP3工作在零温度系数直流偏置工作点时，其栅源电压VGSp_ZTC、漏电流IDp_ZTC在不同温度下均保持恒定不变，因此电压基准源输出的基准电压在不同温度下也保持稳定。
具体来讲，可以先通过仿真软件仿真不同温度下PMOS器件的转移特性曲线，各温度条件下转移特性曲线的交点即为PMOS器件的零温度系数直流工作点，在该点处的漏电流可以表示为IDp_ZTC，当PMOS器件工作在零温度系数直流工作点时，其漏电流的表达式为
Figure BDA0003023774430000061
其中，COXp为PMOS器件的单位面积的栅氧化层电容，
Figure BDA0003023774430000062
为PMOS器件的导电沟道的宽长比，
Figure BDA0003023774430000063
为常数，αp是PMOS晶体管速度饱和指数，ηp为阈值电压的温度系数，因此可以根据IDp_ZTC的值，并结合实际的电路功耗要求，设定PMOS器件的导电沟道的长度和宽度，将该PMOS器件作为本申请实施例中的第三PMOS管MP3，即第三PMOS管MP3的导电沟道的宽度和长度为预设值，其中，该预设值是根据第三PMOS管MP3在零温度系数直流偏置工作点的漏电流的值设定的。
在具体的实施过程中，第二PMOS管MP2、第三NMOS管MN3和第二NMOS管MN2组成电流镜，为第三PMOS管MP3提供目标偏置电流，以将第三PMOS管MP3偏置在零温度系数直流偏置工作点。其中，目标偏置电流是指MP3在零温度系数直流工作点处的漏电流IDp_ZTC。在具体的实施过程中，可以按照如下公式确定第二NMOS管MN2和第三NMOS管MN3的导电沟道的宽长比，从而为第三PMOS管MP3提供目标偏置电流：
Figure BDA0003023774430000064
其中，ID(MP3)为第三PMOS管MP3的目标偏置电流，IDp_ZTC为第三PMOS管MP3的零温度系数直流偏置工作点的漏电流，(W/L)MN2为第二NMOS管MN2的导电沟道的宽长比，(W/L)MN3为第三NMOS管MN3的导电沟道的宽长比，ID(MP2)为第二PMOS管MP3的漏电流。具体来讲，由于IDp_ZTC、ID(MP2)为已知的值，因此可以根据上述公式确定出第二NMOS管MN2和第三NMOS管MN3的导电沟道的宽长比，从而选择或者制作出合适的NMOS管，进而能够为第三PMOS管MP3提供领温度系数直流偏置工作点的漏电流。
在具体的实施过程中，若要第三PMOS管MP3工作在零温度系数直流偏置工作点，还需设置第三PMOS管MP3的漏源电压等于过驱动电压，此时MP3的导电沟道在漏极处于夹断状态，漏电流受漏源电压的影响最小，即对MP3的直流工作点影响最小。具体来讲，可以通过第一NMOS管MN1的栅源电压模拟第三PMOS管MP3的栅源阈值电压，以将第三PMOS管MP3的漏源电压设定为过驱动电压。即，第一NMOS管MN1在常温下的栅源电压要等于第三PMOS管MP3在常温下的栅源阈值电压的绝对值，以使第三PMOS管MP3的源漏电压等于第三PMOS管MP3的过驱动电压。具体来讲，可以根据如下公式确定第一NMOS管MN1的导电沟道的宽长比，以使第一NMOS管MN1在常温下的栅源电压等于第三PMOS管MP3在常温下的栅源阈值电压的绝对值：
Figure BDA0003023774430000071
其中，ID(MN1)为所述第一NMOS管的漏电流，μn(T0)为常温下所述第一NMOS管的电子迁移率，Cox为所述第一NMOS管单位面积的栅氧化层电容，
Figure BDA0003023774430000072
为所述第一NMOS管的导电沟道的宽长比，VTHp(T0)为PMOS管的栅源阈值电压，VTHn(T0)为NMOS管的栅源阈值电压。在该公式中，由于μn(T0)、Cox、VTHp(T0)和VTHn(T0)是常数，因此第一NMOS管MN1的漏电流只与MN1的导电沟道的宽长比有关。由于第一PMOS管MP1的漏电流的绝对值等于第三PMOS管MP3的漏电流的绝对值与第一NMOS管MN1的漏电流之和，具体可以用公式表示为：|ID(MP1)|＝|ID(MP3)|+ID(MN1)，在设计电压基准源时，由于ID(MP3)和ID(MP1)已知，因此可以得到第一NMOS管MN1的漏电流的值，从而可以确定出其导电沟道的宽长比，进而选择或者制作符合该宽长比要求的第一NMOS管，以使第一NMOS管的栅源电压能等于第三PMOS管的栅源阈值电压，从而将第三PMOS管的漏源电压设定为其过驱动电压。
第二方面，基于同一发明构思，提供一种芯片，如图3所示，该芯片包括上述第一方面提供的电压基准源301。在具体的实施过程中，该芯片可以是计算机芯片如南桥芯片、北桥芯片，也可以是生物芯片，还可以是人脑芯片等，只要包括本申请第一方面提供的电压基准源，都属于本申请所欲保护的范围。
第三方面，基于同一方面构思，提供一种电子设备，如图4所示，该电子设备包括上述第二方面提供的芯片401。在具体的实施过程中，该电子设备可以是数据转换器、电压调节器和电压检测器等基础电子器件，也可以是计算机、平板电脑、手机等应用电子设备，本申请对此不作限制。应当明确，只要包括本申请第二方面提供的芯片，都属于本申请所欲保护的范围。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
本申请提供了一种由PMOS管和NMOS管构成的电压基准源，通过设置第一PMOS管的源极以及第二PMOS管的源极与电源连接，第一PMOS管的栅极以及第二PMOS管的栅极外接偏压；第二PMOS管的漏极、第三NMOS管的漏极、第三NMOS管的栅极以及第二NMOS管的栅极连接在一起；第一NMOS管的栅极、第二NMOS管的漏极以及第三PMOS管的漏极连接在一起；第一NMOS管的源极、第二NMOS管的源极、第三NMOS管的源极以及第三PMOS管的栅极皆接地；第一NMOS管的漏极、第一PMOS管的漏极以及第三PMOS管的源极与电压基准源的输出端连接。从而替代了传统的由三极管器件构成的电压基准源，可以使芯片面积更小，更适用于较低的工作电压，且与主流工艺兼容性更好，因此可以降低制造成本。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种电压基准源，其特征在于，包括：
第一PMOS管、第二PMOS管和第三PMOS管以及第一NMOS管、第二NMOS管和第三NMOS管；
所述第一PMOS管的源极以及所述第二PMOS管的源极与电源连接，所述第一PMOS管的栅极以及所述第二PMOS管的栅极外接偏压；
所述第二PMOS管的漏极、所述第三NMOS管的漏极、所述第三NMOS管的栅极以及所述第二NMOS管的栅极连接；
所述第一NMOS管的栅极、所述第二NMOS管的漏极以及所述第三PMOS管的漏极连接；
所述第一NMOS管的源极、第二NMOS管的源极、第三NMOS管的源极以及第三PMOS管的栅极接地；
所述第一NMOS管的漏极、所述第一PMOS管的漏极以及所述第三PMOS管的源极与所述电压基准源的输出端连接，以输出基准电压。
2.如权利要求1所述的电压基准源，其特征在于，所述第三PMOS管的栅源电压是所述电压基准源的输出电压，所述第三PMOS管工作在零温度系数直流偏置工作点，以使所述输出电压稳定。
3.如权利要求2所述的电压基准源，其特征在于，所述第二PMOS管、所述第三NMOS管和所述第二NMOS管组成电流镜，所述电流镜为所述第三PMOS管提供目标偏置电流，以将所述第三PMOS管偏置在所述零温度系数直流偏置工作点。
4.如权利要求3所述的电压基准源，其特征在于，根据如下公式确定所述第二NMOS管和所述第三NMOS管的导电沟道的宽长比，以为所述第三PMOS管提供目标偏置电流：
Figure FDA0003023774420000021
其中，ID(MP3)为所述第三PMOS管的目标偏置电流，IDP_ZTC为所述第三PMOS管的零温度系数直流偏置工作点的漏电流，(W/L)MN2为所述第二NMOS管的导电沟道的宽长比，(W/L)MN3为所述第三NMOS管的导电沟道的宽长比，ID(MP2)为所述第二PMOS管的漏电流。
5.如权利要求2所述的电压基准源，其特征在于，所述第一NMOS管在常温下的栅源电压等于所述第三PMOS管在常温下的栅源阈值电压的绝对值，以使所述第三PMOS管的源漏电压等于所述第三PMOS管的过驱动电压。
6.如权利要求5所述的电压基准源，其特征在于，根据如下公式确定所述第一NMOS管的导电沟道的宽长比，以使所述第一NMOS管在常温下的栅源电压等于所述第三PMOS管在常温下的栅源阈值电压的绝对值：
Figure FDA0003023774420000022
其中，ID(MN1)为所述第一NMOS管的漏电流，μn(T0)为常温下所述第一NMOS管的电子迁移率，Cox为所述第一NMOS管单位面积的栅氧化层电容，
Figure FDA0003023774420000023
为所述第一NMOS管的导电沟道的宽长比，VTHp(T0)为PMOS管的栅源阈值电压，VTHn(T0)为NMOS管的栅源阈值电压。
7.如权利要求1所述的电压基准源，其特征在于，所述第一PMOS管的漏电流的绝对值等于所述第三PMOS管的漏电流的绝对值与所述第一NMOS管的漏电流之和。
8.如权利要求1所述的电压基准源，其特征在于，所述第三PMOS管的导电沟道的宽度和长度为预设值，其中，所述预设值是根据所述第三PMOS管在所述零温度系数直流偏置工作点的漏电流的值设定的。
9.一种芯片，其特征在于，包括如权利要求1-8任一所述的电压基准源。
10.一种电子设备，其特征在于，包括如权利要求9所述的芯片。
CN202110410025.9A 2021-04-16 2021-04-16 一种电压基准源、芯片及电子设备 Active CN115220514B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110410025.9A CN115220514B (zh) 2021-04-16 2021-04-16 一种电压基准源、芯片及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110410025.9A CN115220514B (zh) 2021-04-16 2021-04-16 一种电压基准源、芯片及电子设备

Publications (2)

Publication Number Publication Date
CN115220514A true CN115220514A (zh) 2022-10-21
CN115220514B CN115220514B (zh) 2024-08-20

Family

ID=83604817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110410025.9A Active CN115220514B (zh) 2021-04-16 2021-04-16 一种电压基准源、芯片及电子设备

Country Status (1)

Country Link
CN (1) CN115220514B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000073710A (ko) * 1999-05-13 2000-12-05 윤종용 기준전압 발생회로
US20070047332A1 (en) * 2005-08-31 2007-03-01 Hideyuki Aota Reference voltage generating circuit and constant voltage circuit
JP2007133637A (ja) * 2005-11-10 2007-05-31 Univ Nihon 基準電圧発生回路
JP2008066649A (ja) * 2006-09-11 2008-03-21 Ricoh Co Ltd 電圧源回路
CN107102672A (zh) * 2017-06-12 2017-08-29 许昌学院 一种抗强电磁干扰的基准电压源
CN111158422A (zh) * 2020-01-15 2020-05-15 西安电子科技大学 一种零温度系数偏置点的基准电压源

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000073710A (ko) * 1999-05-13 2000-12-05 윤종용 기준전압 발생회로
US20070047332A1 (en) * 2005-08-31 2007-03-01 Hideyuki Aota Reference voltage generating circuit and constant voltage circuit
JP2007133637A (ja) * 2005-11-10 2007-05-31 Univ Nihon 基準電圧発生回路
JP2008066649A (ja) * 2006-09-11 2008-03-21 Ricoh Co Ltd 電圧源回路
CN107102672A (zh) * 2017-06-12 2017-08-29 许昌学院 一种抗强电磁干扰的基准电压源
CN111158422A (zh) * 2020-01-15 2020-05-15 西安电子科技大学 一种零温度系数偏置点的基准电压源

Also Published As

Publication number Publication date
CN115220514B (zh) 2024-08-20

Similar Documents

Publication Publication Date Title
CN105786081B (zh) 基准电压源电路
CN103092253A (zh) 参考电压产生电路
CN105955391A (zh) 一种带隙基准电压产生方法及电路
CN102385409A (zh) 同时提供零温度系数电压和电流基准的vgs/r型基准源
US12093067B1 (en) Low power consumption and high precision resistance-free CMOS reference voltage source
CN116820177A (zh) 一种低温度系数cmos基准电压源及芯片
CN111026221A (zh) 一种工作在低电源电压下的电压基准电路
CN112327990B (zh) 一种输出电压可调的低功耗亚阈值基准电压产生电路
CN107783586B (zh) 一种无双极晶体管的电压基准源电路
CN115220514B (zh) 一种电压基准源、芯片及电子设备
CN113885639B (zh) 基准电路、集成电路及电子设备
CN112650351B (zh) 一种亚阈值电压基准电路
CN110568902B (zh) 一种基准电压源电路
CN113359942A (zh) 一种低功耗电压基准电路
CN108919876B (zh) 一种基准源
CN105739586A (zh) 一种电流基准源电路
CN112504494A (zh) 一种超低功耗cmos温度感应电路
CN110320959B (zh) 一种用于产生cmos阈值电压vth的电路与方法
CN108664073B (zh) 一种探测电路
CN110794909B (zh) 一种输出电压可调的超低功耗电压基准源电路
CN117517753B (zh) 采用电阻采样且兼容p、n型功率管的电流采样电路
CN115220515A (zh) 一种电压基准电路、元器件及设备
CN114185389B (zh) 一种集成电路的自适应内核电压产生电路
CN117170454B (zh) 基准电压电路、电源管理芯片和电器设备
CN218158851U (zh) 基于耗尽型mos管的全mosfet低压带隙基准电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant