CN110377091A - 一种高阶补偿带隙基准源 - Google Patents

一种高阶补偿带隙基准源 Download PDF

Info

Publication number
CN110377091A
CN110377091A CN201910756678.5A CN201910756678A CN110377091A CN 110377091 A CN110377091 A CN 110377091A CN 201910756678 A CN201910756678 A CN 201910756678A CN 110377091 A CN110377091 A CN 110377091A
Authority
CN
China
Prior art keywords
tube
pmos tube
grid
nmos tube
connects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910756678.5A
Other languages
English (en)
Inventor
李泽宏
蔡景宜
洪至超
孙河山
杨耀杰
仪梦帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201910756678.5A priority Critical patent/CN110377091A/zh
Publication of CN110377091A publication Critical patent/CN110377091A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

一种高阶补偿带隙基准源，属于集成电路设计领域。本发明的带隙基准模块中，利用第十三NMOS管、第一三极管和第二三极管构成β‑help结构，采用源极跟随器接法的第十三NMOS管为三极管的基极提供电流，不从第一三极管和第二三极管抽取基极电流，保证在β值较小的工艺下第一三极管和第二三极管的集电极电流相等，从而使得带隙基准源不受三极管正向电流放大倍数β小带来的影响；运算放大器采用折叠共源共栅结构，提供高增益；偏置模块为运算放大器提供合适的偏置电压；另外利用三极管的电流放大系数β的温度特性，引入了指数型曲率温度补偿，提高了带隙基准电压源的精度，使得本发明提出的带隙基准源温漂系数仅为1ppm/℃。

Description

一种高阶补偿带隙基准源
技术领域
本发明属于集成电路设计领域，特别涉及一种高阶补偿带隙基准源。
背景技术
基准电压源是集成电路中非常重要的单元模块电路，可提供高精度高稳定性的基准电压，被广泛应用于模拟和数字系统中。随着移动通信技术的不断发展，对基准电压源模块的要求越来越高。
由于在一些工艺中，三极管的正向电流放大倍数β很小，导致三极管基极电流的分流会对基准电压产生很大的影响，使得基准电压的温漂系数很大。且一阶温度补偿基准的精度不够高。所以，如何设计一种基准电压不受三极管正向电流放大倍数β影响的高精度带隙基准源，成为我们当前要解决的问题。
发明内容
针对传统带隙基准源存在的三极管基极电流分流导致基准电压的温漂系数很大，以及一阶温度补偿基准的精度不够高等不足之处，本发明提出一种高阶补偿带隙基准源，基于利用MOS管形成的β-help结构，使得带隙基准源不受三极管正向电流放大倍数β小带来的影响，同时引入了高阶的指数型曲率温度补偿，能够得到更高精度的基准电压。
为实现上述目的，本发明采用如下技术方案：
一种高阶补偿带隙基准源，包括基准电流源、运算放大器和带隙基准模块，所述基准电流源用于为所述运算放大器提供基准电流；
所述带隙基准模块包括第一三极管、第二三极管、第二电阻、第三电阻、第四电阻、第十三NMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管和第十五PMOS管，
第一三极管的基极连接第二三极管的基极和第二电阻的一端，其集电极连接第十三NMOS管的栅极、第十三PMOS管的漏极和所述运算放大器的反相输入端，其发射极一方面通过第三电阻让后连接第二三极管的发射极，另一方面通过第四电阻后接地；
第十五PMOS管的漏极连接第二三极管的集电极和所述运算放大器的同相输入端，其栅极连接第十三PMOS管的栅极，其源极连接第十四PMOS管的漏极；
第十三NMOS管的漏极连接电源电压，其源极连接第二电阻的另一端并作为所述高阶补偿带隙基准源的输出端；
第十二PMOS管的栅极连接第十四PMOS管的栅极和所述运算放大器的输出端，其漏极连接第十三PMOS管的源极，其源极连接第十四PMOS管的源极并连接电源电压。
具体的，所述运算放大器包括第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第一电容和第五电阻，
第六NMOS管的栅极作为所述运算放大器的反相输入端，其源极连接第七NMOS管的源极和第八NMOS管的漏极，其漏极连接第十一NMOS管和第十一PMOS管的漏极并作为所述运算放大器的输出端；
第八NMOS管用于将所述基准电流镜像到第八NMOS管支路；
第七NMOS管的栅极作为所述运算放大器的同相输入端，其漏极连接第九PMOS管的漏极、第十一NMOS管的栅极、第九NMOS管的栅极和漏极；
第八PMOS管的栅极连接第十PMOS管的栅极和第一偏置电压，其源极连接第十PMOS管的源极并连接电源电压，其漏极连接第九PMOS管的源极；
第十一PMOS管的栅极连接第九PMOS管的栅极和第二偏置电压，其源极连接第十PMOS管的漏极；
第十二NMOS管的栅极连接第十NMOS管的栅极和漏极以及第九NMOS管的源极，其源极连接第十NMOS管的源极并接地，其漏极连接第十一NMOS管的源极；
第五电阻的一端连接所述运算放大器的输出端，另一端通过第一电容后连接电源电压。
具体的，所述高阶补偿带隙基准源还包括偏置模块，用于产生所述第一偏置电压和第二偏置电压，所述偏置模块包括第五PMOS管、第六PMOS管、第七PMOS管、第三NMOS管、第四NMOS管和第五NMOS管，
第五PMOS管用于将所述基准电流镜像到第五PMOS管所在支路，其漏极连接第三NMOS管的栅极和漏极、第四NMOS管和第五NMOS管的栅极；
所述运算放大器中第八NMOS管的源极接地，其栅极连接第三NMOS管的栅极；第八NMOS管与第三NMOS管形成电流镜结构，用于将第五PMOS管支路的所述基准电流镜像到第八NMOS管所在支路；
第四NMOS管的漏极连接第六PMOS管的栅极和漏极并产生所述第二偏置电压，其源极连接第三NMOS管和第五NMOS管的源极并接地；
第七PMOS管的源极连接第六PMOS管的源极并连接电源电压，其栅极和漏极连接第五NMOS管的漏极并产生所述第一偏置电压。
具体的，所述基准电流源包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管和第一电阻，
第三PMOS管的栅漏短接并连接第一PMOS管的栅极和第四PMOS管的源极，其源极连接第一PMOS管的源极并连接电源电压；
第二PMOS管的源极连接第一PMOS管的漏极，其栅极连接第四PMOS管的栅极和漏极以及第二NMOS管的漏极，其漏极连接第一NMOS管的栅极和漏极以及第二NMOS管的栅极；
第一NMOS管的源极接地；
第二NMOS管的源极通过第一电阻后接地；
流过第三PMOS管的电流即为所述基准电流；
所述偏置模块中第五PMOS管的源极连接电源电压，其栅极连接第三PMOS管的栅极；第五PMOS管与第三PMOS管形成电流镜，用于将所述基准电流镜像到第五PMOS管所在支路。
本发明的有益效果为：本发明通过MOS管形成β-help结构，使得带隙基准源不受三极管正向电流放大倍数β小带来的影响；另外将高阶补偿嵌入带隙基准模块中，引入带有指数项的高阶补偿电压进行温度补偿，在不增加结构复杂性的前提下达到了高阶补偿的效果；利用本发明产生的基准电压能实现很低的温漂系数。
附图说明
图1为本发明提出的一种高阶补偿带隙基准源在实施例中的一种实现结构示意图。
图2为本发明提出的一种高阶补偿带隙基准源在实施例中产生的基准电压在-40～125℃的变化示意图。
具体实施方式
下面结合附图和具体实施例，详细描述本发明的技术方案。
本发明提出的高阶补偿带隙基准源，包括基准电流源、运算放大器和带隙基准模块，其中带隙基准模块基于β-help结构，如图1所示，本发明提出的带隙基准模块包括第一三极管Q1、第二三极管Q2、第二电阻R2、第三电阻R3、第四电阻R4、第十三NMOS管MN13、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14和第十五PMOS管MP15，第一三极管Q1的基极连接第二三极管Q2的基极和第二电阻R2的一端，其集电极连接第十三NMOS管MN13的栅极、第十三PMOS管MP13的漏极和运算放大器的反相输入端，其发射极一方面通过第三电阻让后连接第二三极管Q2的发射极，另一方面通过第四电阻R4后接地；第十五PMOS管MP15的漏极连接第二三极管Q2的集电极和运算放大器的同相输入端，其栅极连接第十三PMOS管MP13的栅极，其源极连接第十四PMOS管MP14的漏极；第十三NMOS管MN13的漏极连接电源电压VDD，其源极连接第二电阻R2的另一端并作为高阶补偿带隙基准源的输出端；第十二PMOS管MP12的栅极连接第十四PMOS管MP14的栅极和运算放大器的输出端，其漏极连接第十三PMOS管MP13的源极，其源极连接第十四PMOS管MP14的源极并连接电源电压VDD。
第十三NMOS管MN13采用源极跟随器接法，第十三NMOS管MN13、第一三极管Q1和第二三极管Q2构成β-help结构。相对于传统方案中使用三极管实现β-help结构而言，由于三极管的基极仍然存在电流，即使利用三极管实现β-help结构，如果三极管本身的β太小的话还是会引入误差。然而本发明提出用MOS管即第十三NMOS管MN13实现β-help结构，采用源极跟随器接法的第十三NMOS管MN13为第一三极管Q1和第二三极管Q2的基极提供电流，由于MOS管的栅极是没有电流的，所以能够完全避免三极管实现β-help结构引入的误差问题。
如图1所示，本实施例中采用折叠共源共栅结构的运算放大器，包括第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第一电容C1和第五电阻R5，第六NMOS管MN6的栅极作为运算放大器的反相输入端，其源极连接第七NMOS管MN7的源极和第八NMOS管MN8的漏极，其漏极连接第十一NMOS管MN11和第十一PMOS管MP11的漏极并作为运算放大器的输出端；第八NMOS管MN8用于将基准电流镜像到第八NMOS管MN8支路；第七NMOS管MN7的栅极作为运算放大器的同相输入端，其漏极连接第九PMOS管MP9的漏极、第十一NMOS管MN11的栅极、第九NMOS管MN9的栅极和漏极；第八PMOS管MP8的栅极连接第十PMOS管MP10的栅极和第一偏置电压vb1，其源极连接第十PMOS管MP10的源极并连接电源电压VDD，其漏极连接第九PMOS管MP9的源极；第十一PMOS管MP11的栅极连接第九PMOS管MP9的栅极和第二偏置电压vb2，其源极连接第十PMOS管MP10的漏极；第十二NMOS管MN12的栅极连接第十NMOS管MN10的栅极和漏极以及第九NMOS管MN9的源极，其源极连接第十NMOS管MN10的源极并接地，其漏极连接第十一NMOS管MN11的源极；第五电阻R5的一端连接运算放大器的输出端，另一端通过第一电容C1后连接电源电压VDD。
本实施例中运算放大器采用折叠共源共栅结构，只有一个极点，稳定性好，且提供了较高的增益，但其他结构的运算放大器同样适用于本发明。
第一偏置电压vb1和第二偏置电压vb2可以通过外接偏置，也可以通过在高阶补偿带隙基准源内部设置偏置模块提供，如图1所示给出了在高阶补偿带隙基准源内部设置偏置模块的一种实现形式，偏置模块产生第一偏置电压vb1和第二偏置电压vb2为运算放大器提供偏置，使被偏置的MOS管工作在合适的工作区域，偏置模块包括第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第三NMOS管MN3、第四NMOS管MN4和第五NMOS管MN5，第五PMOS管MP5用于将基准电流镜像到第五PMOS管MP5所在支路，其漏极连接第三NMOS管MN3的栅极和漏极、第四NMOS管MN4和第五NMOS管MN5的栅极；运算放大器中第八NMOS管MN8的源极接地，其栅极连接第三NMOS管MN3的栅极；第八NMOS管MN8与第三NMOS管MN3形成电流镜结构，用于将第五PMOS管MP5支路的基准电流镜像到第八NMOS管MN8所在支路；第四NMOS管MN4的漏极连接第六PMOS管MP6的栅极和漏极并产生第二偏置电压vb2，其源极连接第三NMOS管MN3和第五NMOS管MN5的源极并接地；第七PMOS管MP7的源极连接第六PMOS管MP6的源极并连接电源电压VDD，其栅极和漏极连接第五NMOS管MN5的漏极并产生第一偏置电压vb1。
基准电流源用于产生基准电流，如图1所示给出了基准电流源的一种实现形式，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一NMOS管MN1、第二NMOS管MN2和第一电阻R1，第三PMOS管MP3的栅漏短接并连接第一PMOS管MP1的栅极和第四PMOS管MP4的源极，其源极连接第一PMOS管MP1的源极并连接电源电压VDD；第二PMOS管MP2的源极连接第一PMOS管MP1的漏极，其栅极连接第四PMOS管MP4的栅极和漏极以及第二NMOS管MN2的漏极，其漏极连接第一NMOS管MN1的栅极和漏极以及第二NMOS管MN2的栅极；第一NMOS管MN1的源极接地；第二NMOS管MN2的源极通过第一电阻R1后接地；流过第三PMOS管的电流即为基准电流；偏置模块中第五PMOS管MP5的源极连接电源电压VDD，其栅极连接第三PMOS管MP3的栅极；第五PMOS管MP5与第三PMOS管MP3形成电流镜，用于将基准电流镜像到第五PMOS管MP5所在支路。
下面分析本实施例中产生带隙基准电压的过程。
由于CMOS工艺里三极管的电流放大系数β较小，三极管基极电流的分流会对基准电压产生很大的影响，具体为使得第一三极管Q1和第二三极管Q2的集电极电流IC不相等，第一三极管Q1和第二三极管Q2的基极-发射极电压之差ΔVBE偏离VTlnN，VT为热电压，且其中K为玻尔兹曼常数，K＝1.38×10-23J/K；T是绝对温度，q为电子电荷，q＝1.6×10-19C；N为第二三极管Q2和第一三极管Q1的发射结面积比。
本发明的主要原理是：
采用源极跟随器第十三NMOS管MN13为三极管的基极提供电流，第十三NMOS管MN13的栅极不从三极管的集电极抽取电流，故可以保证第一三极管Q1和第二三极管Q2的集电极电流相等。
同时，通过第二电阻R2将包含β(T)的温度补偿电压引入ΔVBE，补偿VBE中的非线性项TlnT，使基准电压达到更好的温度特性。ΔVBE是第一三极管Q1和第二三极管Q2的基极-发射极电压VBE之差，三极管的基极-发射极电压VBE近似具有负的温度系数，而ΔVBE是正的温度系数，将VBE和ΔVBE这两个电压以一定的比例相加即可得到与温度无关的基准电压Vref。
β(T)是三极管在放大区的电流放大倍数，故流过第二电阻R2的电流为β(T)为一个与温度有关的量，其表达式为：
其中，ΔEG是三极管发射区带隙能量的衰减因子，其值与发射区的掺杂浓度成正比，它与βα都是与温度无关的常量。可得到：
VBE1是第一三极管Q1的基极-发射极电压。式中后两项对第一三极管Q1的基极-发射极电压依次进行一阶与高阶的温度补偿，使得基准电压的温漂系数仅为1ppm/℃。
根据图2所示的数据可以计算出本发明的带隙基准源的温度系数，如图2所示，图中最大电压为1.308864V，图中最小电压为1.308632V，电压差ΔV为214.0974uV，因此可以计算出带隙基准源的温度系数为1ppm/℃。
综上，本发明提出的带隙基准源，通过MOS管第十三NMOS管MN13与第一三极管Q1和第二三极管Q2形成β-help结构，第十三NMOS管MN13产生基极电流，不会从第一三极管Q1和第二三极管Q2抽取基极电流，保证第一三极管Q1和第二三极管Q2的集电极电流相等，从而使得产生的ΔVBE与温度正相关。另外利用第二电阻R2将高阶补偿嵌入带隙基准模块中，为高阶补偿电压带有指数项，用于补偿三极管的基极-发射极电压VBE中的非线性项TlnT，在不增加结构复杂性的前提下达到高阶补偿的效果。
另外实施例中虽然提出了基准电流源、偏置模块和运算放大器的一种实现形式，但是其他具有相同功能的基准电流源、偏置模块和运算放大器结构同样适用于本发明，本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (4)

1.一种高阶补偿带隙基准源，包括基准电流源、运算放大器和带隙基准模块，所述基准电流源用于为所述运算放大器提供基准电流；
其特征在于，所述带隙基准模块包括第一三极管、第二三极管、第二电阻、第三电阻、第四电阻、第十三NMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管和第十五PMOS管，
第一三极管的基极连接第二三极管的基极和第二电阻的一端，其集电极连接第十三NMOS管的栅极、第十三PMOS管的漏极和所述运算放大器的反相输入端，其发射极一方面通过第三电阻让后连接第二三极管的发射极，另一方面通过第四电阻后接地；
第十五PMOS管的漏极连接第二三极管的集电极和所述运算放大器的同相输入端，其栅极连接第十三PMOS管的栅极，其源极连接第十四PMOS管的漏极；
第十三NMOS管的漏极连接电源电压，其源极连接第二电阻的另一端并作为所述高阶补偿带隙基准源的输出端；
第十二PMOS管的栅极连接第十四PMOS管的栅极和所述运算放大器的输出端，其漏极连接第十三PMOS管的源极，其源极连接第十四PMOS管的源极并连接电源电压。
2.根据权利要求1所述的高阶补偿带隙基准源，其特征在于，所述运算放大器包括第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第一电容和第五电阻，
第六NMOS管的栅极作为所述运算放大器的反相输入端，其源极连接第七NMOS管的源极和第八NMOS管的漏极，其漏极连接第十一NMOS管和第十一PMOS管的漏极并作为所述运算放大器的输出端；
第八NMOS管用于将所述基准电流镜像到第八NMOS管支路；
第七NMOS管的栅极作为所述运算放大器的同相输入端，其漏极连接第九PMOS管的漏极、第十一NMOS管的栅极、第九NMOS管的栅极和漏极；
第八PMOS管的栅极连接第十PMOS管的栅极和第一偏置电压，其源极连接第十PMOS管的源极并连接电源电压，其漏极连接第九PMOS管的源极；
第十一PMOS管的栅极连接第九PMOS管的栅极和第二偏置电压，其源极连接第十PMOS管的漏极；
第十二NMOS管的栅极连接第十NMOS管的栅极和漏极以及第九NMOS管的源极，其源极连接第十NMOS管的源极并接地，其漏极连接第十一NMOS管的源极；
第五电阻的一端连接所述运算放大器的输出端，另一端通过第一电容后连接电源电压。
3.根据权利要求2所述的高阶补偿带隙基准源，其特征在于，所述高阶补偿带隙基准源还包括偏置模块，用于产生所述第一偏置电压和第二偏置电压，所述偏置模块包括第五PMOS管、第六PMOS管、第七PMOS管、第三NMOS管、第四NMOS管和第五NMOS管，
第五PMOS管用于将所述基准电流镜像到第五PMOS管所在支路，其漏极连接第三NMOS管的栅极和漏极、第四NMOS管和第五NMOS管的栅极；
所述运算放大器中第八NMOS管的源极接地，其栅极连接第三NMOS管的栅极；第八NMOS管与第三NMOS管形成电流镜结构，用于将第五PMOS管支路的所述基准电流镜像到第八NMOS管所在支路；
第四NMOS管的漏极连接第六PMOS管的栅极和漏极并产生所述第二偏置电压，其源极连接第三NMOS管和第五NMOS管的源极并接地；
第七PMOS管的源极连接第六PMOS管的源极并连接电源电压，其栅极和漏极连接第五NMOS管的漏极并产生所述第一偏置电压。
4.根据权利要求3所述的高阶补偿带隙基准源，其特征在于，所述基准电流源包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管和第一电阻，
第三PMOS管的栅漏短接并连接第一PMOS管的栅极和第四PMOS管的源极，其源极连接第一PMOS管的源极并连接电源电压；
第二PMOS管的源极连接第一PMOS管的漏极，其栅极连接第四PMOS管的栅极和漏极以及第二NMOS管的漏极，其漏极连接第一NMOS管的栅极和漏极以及第二NMOS管的栅极；
第一NMOS管的源极接地；
第二NMOS管的源极通过第一电阻后接地；
流过第三PMOS管的电流即为所述基准电流；
所述偏置模块中第五PMOS管的源极连接电源电压，其栅极连接第三PMOS管的栅极；第五PMOS管与第三PMOS管形成电流镜，用于将所述基准电流镜像到第五PMOS管所在支路。
CN201910756678.5A 2019-08-16 2019-08-16 一种高阶补偿带隙基准源 Pending CN110377091A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910756678.5A CN110377091A (zh) 2019-08-16 2019-08-16 一种高阶补偿带隙基准源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910756678.5A CN110377091A (zh) 2019-08-16 2019-08-16 一种高阶补偿带隙基准源

Publications (1)

Publication Number Publication Date
CN110377091A true CN110377091A (zh) 2019-10-25

Family

ID=68259539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910756678.5A Pending CN110377091A (zh) 2019-08-16 2019-08-16 一种高阶补偿带隙基准源

Country Status (1)

Country Link
CN (1) CN110377091A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111552345A (zh) * 2020-06-03 2020-08-18 南京微盟电子有限公司 一种补偿带隙基准电压分流的稳压电路
CN112260655A (zh) * 2020-10-12 2021-01-22 杭州中科微电子有限公司 非对称三极管输入的折叠式运算放大器、带隙基准电路
CN113885634A (zh) * 2021-11-02 2022-01-04 苏州华矽共创信息技术合伙企业(有限合伙) 一种适用于低电流增益型npn三极管的带隙基准电压源
CN114995571A (zh) * 2022-06-16 2022-09-02 上海泰矽微电子有限公司 一种高阶曲率补偿的带隙基准电路
CN115390611A (zh) * 2022-09-13 2022-11-25 思瑞浦微电子科技（苏州）股份有限公司 带隙基准电路、基极电流补偿方法及芯片
CN116225139A (zh) * 2023-01-10 2023-06-06 贵州振华风光半导体股份有限公司 一种高阶温度补偿基准电压源和集成电路
CN118276633A (zh) * 2024-06-03 2024-07-02 南京芯惠半导体有限公司 一种自带工艺误差补偿的电压跟随器及方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684394A (en) * 1994-06-28 1997-11-04 Texas Instruments Incorporated Beta helper for voltage and current reference circuits
US20030201822A1 (en) * 2002-04-30 2003-10-30 Realtek Semiconductor Corp. Fast start-up low-voltage bandgap voltage reference circuit
CN101052933A (zh) * 2004-10-08 2007-10-10 飞思卡尔半导体公司 基准电路
CN102192574A (zh) * 2011-05-25 2011-09-21 宁波奥克斯电气有限公司 螺杆式压缩多联中央空调制冷模式启动控制方法
CN202067172U (zh) * 2011-05-11 2011-12-07 电子科技大学 一种全温度范围补偿的电压基准源
CN104977970A (zh) * 2015-07-08 2015-10-14 北京兆易创新科技股份有限公司 一种无运放高电源抑制比带隙基准源电路
CN107121997A (zh) * 2017-05-08 2017-09-01 电子科技大学 一种具有自适应高阶补偿的高精度带隙基准源
CN108427465A (zh) * 2018-04-04 2018-08-21 上海申矽凌微电子科技有限公司 一种超低温度和电压系数的基准电路
CN109947169A (zh) * 2019-04-23 2019-06-28 电子科技大学 一种具有预稳压结构的高电源抑制比带隙基准电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684394A (en) * 1994-06-28 1997-11-04 Texas Instruments Incorporated Beta helper for voltage and current reference circuits
US20030201822A1 (en) * 2002-04-30 2003-10-30 Realtek Semiconductor Corp. Fast start-up low-voltage bandgap voltage reference circuit
CN101052933A (zh) * 2004-10-08 2007-10-10 飞思卡尔半导体公司 基准电路
CN202067172U (zh) * 2011-05-11 2011-12-07 电子科技大学 一种全温度范围补偿的电压基准源
CN102192574A (zh) * 2011-05-25 2011-09-21 宁波奥克斯电气有限公司 螺杆式压缩多联中央空调制冷模式启动控制方法
CN104977970A (zh) * 2015-07-08 2015-10-14 北京兆易创新科技股份有限公司 一种无运放高电源抑制比带隙基准源电路
CN107121997A (zh) * 2017-05-08 2017-09-01 电子科技大学 一种具有自适应高阶补偿的高精度带隙基准源
CN108427465A (zh) * 2018-04-04 2018-08-21 上海申矽凌微电子科技有限公司 一种超低温度和电压系数的基准电路
CN109947169A (zh) * 2019-04-23 2019-06-28 电子科技大学 一种具有预稳压结构的高电源抑制比带隙基准电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
杨毅德等: "《模拟电路》", 31 May 2004, 重庆大学出版社 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111552345A (zh) * 2020-06-03 2020-08-18 南京微盟电子有限公司 一种补偿带隙基准电压分流的稳压电路
CN112260655A (zh) * 2020-10-12 2021-01-22 杭州中科微电子有限公司 非对称三极管输入的折叠式运算放大器、带隙基准电路
CN113885634A (zh) * 2021-11-02 2022-01-04 苏州华矽共创信息技术合伙企业(有限合伙) 一种适用于低电流增益型npn三极管的带隙基准电压源
CN114995571A (zh) * 2022-06-16 2022-09-02 上海泰矽微电子有限公司 一种高阶曲率补偿的带隙基准电路
CN114995571B (zh) * 2022-06-16 2024-03-08 上海泰矽微电子有限公司 一种高阶曲率补偿的带隙基准电路
CN115390611A (zh) * 2022-09-13 2022-11-25 思瑞浦微电子科技（苏州）股份有限公司 带隙基准电路、基极电流补偿方法及芯片
CN115390611B (zh) * 2022-09-13 2024-01-23 思瑞浦微电子科技（苏州）股份有限公司 带隙基准电路、基极电流补偿方法及芯片
CN116225139A (zh) * 2023-01-10 2023-06-06 贵州振华风光半导体股份有限公司 一种高阶温度补偿基准电压源和集成电路
CN118276633A (zh) * 2024-06-03 2024-07-02 南京芯惠半导体有限公司 一种自带工艺误差补偿的电压跟随器及方法
CN118276633B (zh) * 2024-06-03 2024-09-27 南京芯惠半导体有限公司 一种自带工艺误差补偿的电压跟随器及方法

Similar Documents

Publication Publication Date Title
CN110377091A (zh) 一种高阶补偿带隙基准源
CN106125811B (zh) 一种超低温漂高电源抑制比带隙基准电压源
CN107121997B (zh) 一种具有自适应高阶补偿的高精度带隙基准源
WO2016015523A1 (zh) 一种具有低失调电压高psrr的带隙基准源
CN107992156B (zh) 一种亚阈值低功耗无电阻式基准电路
CN104298293B (zh) 一种带曲率补偿的带隙基准电压源
CN103869868B (zh) 一种带温度补偿的带隙基准参考电路
CN103309392B (zh) 一种二阶温度补偿的无运放全cmos基准电压源
CN103399611B (zh) 高精度无电阻带隙基准电压源
CN106774616B (zh) 一种高阶温度补偿的低温漂基准源电路
CN111273722B (zh) 一种高电源抑制比的双环控制带隙基准电路
CN114840049A (zh) 一种二阶曲率补偿的带隙基准电路
WO2021248267A1 (zh) 一种高电源纹波抑制的电压基准电路
CN114690831B (zh) 一种电流自偏置的串联cmos带隙基准源
CN104156026B (zh) 一种无电阻全温补偿非带隙基准源
CN111781983A (zh) 一种高电源抑制比亚阈值mosfet补偿带隙基准电压电路
CN103970169A (zh) 一种高电源抑制比的高精度电流源电路
CN107092297A (zh) 用于信号放大器的二阶补偿带隙基准电路
CN101588164B (zh) 一种恒定跨导偏置电路
CN101609345B (zh) 一种线性电压调节器
CN104777870A (zh) 带隙基准电路
CN105320198A (zh) 一种低功耗高psrr带隙基准源
CN104216458B (zh) 一种温度曲率互补基准源
CN219016862U (zh) 一种指数型温度补偿的无运放带隙基准电路
CN115857609A (zh) 一种指数型温度补偿的无运放带隙基准电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191025