CN115390611A - 带隙基准电路、基极电流补偿方法及芯片 - Google Patents

带隙基准电路、基极电流补偿方法及芯片 Download PDF

Info

Publication number
CN115390611A
CN115390611A CN202211111869.4A CN202211111869A CN115390611A CN 115390611 A CN115390611 A CN 115390611A CN 202211111869 A CN202211111869 A CN 202211111869A CN 115390611 A CN115390611 A CN 115390611A
Authority
CN
China
Prior art keywords
current
transistor
base
triode
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211111869.4A
Other languages
English (en)
Other versions
CN115390611B (zh
Inventor
弋敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3Peak Inc
Original Assignee
3Peak Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3Peak Inc filed Critical 3Peak Inc
Priority to CN202211111869.4A priority Critical patent/CN115390611B/zh
Publication of CN115390611A publication Critical patent/CN115390611A/zh
Application granted granted Critical
Publication of CN115390611B publication Critical patent/CN115390611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种带隙基准电路、基极电流补偿方法及芯片，带隙基准电路包括：带隙集电极单元以及补偿单元。带隙集电极单元包括第一三极管和N个第二三极管。补偿单元包括：电流采样单元和电流复制单元。电流采样单元与第一三极管的基极相连以获得采样电流；电流复制单元与电流采样单元相连以接收采样电流，电流复制单元与第一三极管的基极相连以输出补偿电流。本发明的带隙基准电路，通过电流采样单元获得采样电流，再通过电流复制单元输出与采样电流成比例的补偿电流以对第一三极管和第二三极管的基极电流进行补偿，使得第一电阻上的电流成为一阶的PTAT电流，且在不同corner(工艺角)下，即使β值大小不同，也能使用温漂一点校准方法。

Description

带隙基准电路、基极电流补偿方法及芯片
技术领域
本发明是关于集成电路领域，特别是关于一种带隙基准电路、基极电流补偿方法及芯片。
背景技术
为了得到较小的噪声，采用如图1所示的基准电路，但是由于第一三极管Q1和第二三极管Q2的β值有限，那么第一三极管Q1和第二三极管Q2的基极电流不相同，导致不能实现一阶的PTAT电流和没有办法使用温漂一点校准方法。
具体分析如下：在放大器op反馈作用下，A点和B点电压相等，VA＝VB，流过第三电阻R3和第二电阻R2的电流相等IR3＝IR2＝I，第二三极管Q2的基极电流ib2＝I/β，第一三极管Q1的基极电流
Figure BDA0003843709620000011
第一三极管Q1和第二三极管Q2的β值相等，那么第一电阻R1上的电压为：
Figure BDA0003843709620000012
N为第二三极管Q2的数量。
由于在不同温度和不同的corner(工艺角)下，β值是随温度和corner变化的，带来的问题是：在
Figure BDA0003843709620000013
中的β随温度变化时，该公式则变为：
Figure BDA0003843709620000014
第一电阻R1上的电流
Figure BDA0003843709620000015
对IR1求温度T的一阶导数，该值不是常数，那么第一电阻R1上的电流IR1不能实现一阶的PTAT电流。另外三极管在不同corner下，β值大小是不同的，导致没有办法使用温漂一点校准方法。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种带隙基准电路、基极电流补偿方法及芯片，其能够使得第一电阻上的电流为一阶的PTAT电流且可以使用温漂一点校准方法。
为实现上述目的，本发明的实施例提供了一种带隙基准电路，包括：带隙集电极单元以及补偿单元。
带隙集电极单元包括第一三极管和N个第二三极管，N个所述第二三极管的基极与第一三极管的基极连接，所述第一三极管的基极和集电极相连，N个所述第二三极管的发射极与第一电阻的第一端相连，所述第一电阻的第二端与地相连，所述第一三极管的发射极与地相连，N≥1。
所述补偿单元包括：电流采样单元和电流复制单元。
电流采样单元与第一三极管的基极相连以获得与第一三极管的基极电流成比例的采样电流；电流复制单元与电流采样单元相连以接收采样电流，所述电流复制单元同时与第一三极管的基极相连以输出与采样电流成比例的补偿电流。
在本发明的一个或多个实施例中，所述电流采样单元包括第三三极管和第四三极管，所述第三三极管的基极与第一三极管的基极相连，所述第三三极管的发射极与地相连，所述第四三极管的发射极与第三三极管的集电极相连，所述第四三极管的基极与电流复制单元相连，所述第四三极管的集电极与电源电压相连。
在本发明的一个或多个实施例中，所述电流复制单元包括第一MOS管和第二MOS管，所述第一MOS管和第二MOS管的源极与电源电压相连，所述第一MOS管和第二MOS管的栅极相连，所述第一MOS管的栅极和漏极与电流采样单元相连，所述第二MOS管的漏极与第一三极管的基极相连。
在本发明的一个或多个实施例中，所述第二MOS管的宽长比是第一MOS管的宽长比的2+n倍，n为基极与第一三极管的基极相连以获得基极电流与第一三极管的基极电流相等的三极管的数量。
在本发明的一个或多个实施例中，所述带隙基准电路还包括钳位单元和偏置单元，所述钳位单元与N个第二三极管的集电极以及第一三极管的集电极相连以钳位各集电极端的电压，所述偏置单元与N个第二三极管的集电极以及第一三极管的集电极相连并配合钳位单元给N个所述第二三极管的集电极与第一三极管的集电极提供偏置电流，其中，N个所述第二三极管的集电极电流之和与第一三极管的集电极电流相同。
在本发明的一个或多个实施例中，所述钳位单元包括放大器，所述放大器的第一输入端和第二输入端分别与N个第二三极管的集电极以及第一三极管的集电极相连，所述放大器的输出端与钳位单元相连。
在本发明的一个或多个实施例中，所述偏置单元包括第三电阻和第二电阻，所述第三电阻的第一端和第二电阻的第一端相连且为基准电压的输出端，所述第三电阻的第二端和第二电阻的第二端分别与N个第二三极管的集电极以及第一三极管的集电极相连。
在本发明的一个或多个实施例中，所述偏置单元还包括第四电阻，所述第四电阻的第一端为基准电压的输出端，所述第四电阻的第二端与第三电阻和第二电阻的第一端相连。
在本发明的一个或多个实施例中，所述带隙基准电路还包括第三MOS管，所述第三MOS管的源极与电源电压相连，所述第三MOS管的栅极与钳位单元相连，所述第三MOS管的漏极与偏置单元相连。
本发明还公开了一种带隙基准电路的基极电流补偿方法，所述带隙基准电路包括带隙集电极单元，所述带隙集电极单元包括：
第一三极管和N个第二三极管，N个所述第二三极管的基极与第一三极管的基极连接，N个所述第二三极管的发射极与第一电阻的第一端相连，所述第一电阻的第二端与地相连，所述第一三极管的发射极与地相连，所述第一三极管的基极和集电极相连；
所述基极电流补偿方法包括：
获得与第一三极管的基极电流成比例的采样电流；
接收采样电流并输出与采样电流成比例的补偿电流；
通过补偿电流对第一三极管和N个第二三极管的基极电流进行补偿。
在本发明的一个或多个实施例中，通过所述补偿电流对第一三极管和N个第二三极管的基极电流进行补偿后的第一三极管的基极电流ib1与N个第二三极管的基极电流之和ib2之间的关系为：
Figure BDA0003843709620000041
β为三极管交流电流放大系数。
本发明还公开了一种芯片，包括所述的带隙基准电路。
与现有技术相比，根据本发明的带隙基准电路、基极电流补偿方法及芯片，通过电流采样单元先获得与第一三极管的基极电流成比例的采样电流，再通过电流复制单元输出与采样电流成比例的补偿电流以对第一三极管的基极电流和N个第二三极管的基极电流进行补偿，将第一三极管的基极电流和N个第二三极管的基极电流不相等的因素补偿掉，使得第一电阻上的电流成为一阶的PTAT电流，且在不同corner(工艺角)下，即使β值大小不同，也可以使用温漂一点校准方法。通过电路优化，高效率实现高性能，低噪声的架构的基础上实现低温漂。
附图说明
图1是现有技术的电路原理图。
图2是根据本发明一实施例的带隙基准电路的电路原理图。
图3是根据本发明一实施例的基极电流补偿方法的流程图。
具体实施方式
下面结合附图，对本发明的具体实施例进行详细描述，但应当理解本发明的保护范围并不受具体实施例的限制。
除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件，或与另一元件“相连”，或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
下面结合附图和实施例对本发明进一步说明。
如图2所示，一种带隙基准电路，包括：带隙集电极单元10、钳位单元20、偏置单元30、第三MOS管M3和补偿单元40。
其中，带隙集电极单元10包括第一电阻R1、第一三极管Q1和N个第二三极管Q2，N≥1。N个第二三极管Q2的基极均相连，N个第二三极管Q2的发射极均相连，N个第二三极管Q2的集电极均相连。
钳位单元20与N个第二三极管Q2的集电极以及第一三极管Q1的集电极相连以钳位各集电极端的电压。偏置单元30与N个第二三极管Q2的集电极以及第一三极管Q1的集电极相连并配合钳位单元20给N个第二三极管Q2的集电极与第一三极管Q1的集电极提供偏置电流I，其中，N个第二三极管Q2的集电极电流之和与第一三极管Q1的集电极电流相同。
N个第二三极管Q2的基极与第一三极管Q1的基极连接，N个第二三极管Q2的发射极与第一电阻R1的第一端相连，第一电阻R1的第二端与地GND相连。第一三极管Q1的发射极与地GND相连，第一三极管Q1的基极和集电极相连。
钳位单元20包括放大器OP。放大器OP的第一输入端与N个第二三极管Q2的集电极相连形成B点，放大器OP的第二输入端与第一三极管Q1的集电极相连形成A点，从而对第二三极管Q2的集电极和第一三极管Q1的集电极进行钳位。放大器OP的第一输入端为正输入端，放大器OP的第二输入端为负输入端，在其他实施例中，放大器OP的第一输入端可以为负输入端，放大器OP的第二输入端可以为正输入端。
偏置单元30包括第三电阻R3和第二电阻R2。第三电阻R3的第一端与第二电阻R2的第一端相连且为基准电压VBG的输出端。第三电阻R3的第二端与第一三极管Q1的集电极和放大器OP的第二输入端相连。第二电阻R2的第二端与N个第二三极管Q2的集电极以及放大器OP的第一输入端相连。
第三MOS管M3的源极与电源电压VDD相连，第三MOS管M3的栅极与放大器OP的输出端相连，第三MOS管M3的漏极与第三电阻R3和第二电阻R2的第一端相连。
在放大器OP作用下，A点和B点电压相等，VA＝VB，流过第三电阻R3和第二电阻R2的电流(即偏置电流I)相等，即IR3＝IR2＝I。
在其他实施例中，可以选择去掉第三MOS管M3，同时偏置单元30还包括第四电阻R4。第四电阻R4的第一端为基准电压VBG的输出端，第四电阻R4的第二端与第三电阻R3的第一端和第二电阻R2的第一端相连。另外，放大器OP的输出端与第四电阻R4的第二端相连。通过增加第四电阻R4可以同时减小第三电阻R3和第二电阻R2的电阻，从而减少占用面积。
如图2所示，补偿单元40包括：电流采样单元41和电流复制单元42。
电流采样单元41与第一三极管Q1的基极相连以采集第一三极管Q1的基极电流ib1并获得与第一三极管Q1的基极电流ib1成比例的采样电流。
电流采样单元41包括第三三极管Q3和第四三极管Q4。第三三极管Q3的基极与第一三极管Q1的基极相连，第三三极管Q3的发射极与地GND相连。第四三极管Q4的发射极与第三三极管Q3的集电极相连，第四三极管Q4的基极与电流复制单元42相连，第四三极管Q4的集电极与电源电压VDD相连。
由上可知，第三三极管Q3的基极电流ib3与第一三极管Q1的基极电流ib1相等，第三三极管Q3的集电极电流为ib3*β。对应的，第四三极管Q4的基极电流ib4为
Figure BDA0003843709620000071
第四三极管Q4的基极电流ib4即为采样电流。
需要注意的是，本实施例中的第一三极管Q1、第二三极管Q2、第三三极管Q3和第四三极管Q4的β值相等。且第一三极管Q1、第二三极管Q2、第三三极管Q3和第四三极管Q4均为NPN型三极管。
在其他实施例中，第三三极管Q3和第四三极管Q4之间可以串联有一个或多个第五三极管Q5，第五三极管Q5的基极和集电极相连，第五三极管Q5的集电极与第四三极管Q4的发射极相连，第五三极管Q5的发射极与第三三极管Q3的集电极相连。
如图2所示，电流复制单元42与电流采样单元41相连以接收采样电流，电流复制单元42同时与第一三极管Q1的基极相连以输出与采样电流成比例的补偿电流ic。
电流复制单元42包括第一MOS管M1和第二MOS管M2。第一MOS管M1和第二MOS管M2的源极与电源电压VDD相连，第一MOS管M1和第二MOS管M2的栅极相连，第一MOS管M1的栅极和漏极与电流采样单元41相连，第二MOS管M2的漏极与第一三极管Q1的基极相连。在其他实施例中，第一MOS管M1和第二MOS管M2可以采用PNP型三级管或者NPN型三级管替代。
在本实施例中，第一MOS管M1的栅极和漏极与第四三极管Q4的基极相连，从而接收第四三极管Q4的基极电流ib4并通过第二MOS管M2复制而输出补偿电流ic。
在本实施例中，第二MOS管M2的宽长比是第一MOS管M1的宽长比的2+n倍，其中，n为基极与第一三极管Q1的基极相连以获得基极电流与第一三极管Q1的基极电流相等的三极管的数量。
进一步的，在实际应用中，可能需要增加基极与第一三极管Q1的基极相连的三极管来驱动外部电路，所以在补偿时根据基尔霍夫电流定律需要对该三极管的基极电流予以考虑。在本实施例中，n包涵了第三三极管Q3的数量，即在一个第三三极管Q3的基础上每增加一个基极与第一三极管Q1的基极相连的三极管，n的数量就会再增加一个。2+n倍中的数字2表示为第一三极管Q1的基极所在的一条支路与N个第二三极管Q2的所有基极相连形成的一条总支路之和。另外需要注意的是，如果增加的基极与第一三极管Q1的基极相连的三极管也设置有N个且和N个第二三极管Q2一样也采用并联的形式，则该N个三极管在n的数量中也只为1。
在本实施例中，以没有增加基极与第一三极管Q1的基极相连的三极管为例进行说明，n即为1，此时第二MOS管M2的宽长比是第一MOS管M1的宽长比的3倍，从而可得
Figure BDA0003843709620000081
由图2并根据基尔霍夫电流定律可得：I+ic＝ib1+ic1+ib2+ib3＝ib1(1+β)+ib2+ib3 (2)，其中，ic1为第一三极管Q1的集电极电流，ib2为N个第二三极管Q2的基极电流之和。
将公式(1)带入公式(2)可得：
Figure BDA0003843709620000082
进而可得：
Figure BDA0003843709620000083
再根据N个第二三极管Q2的基极电流之和
Figure BDA0003843709620000084
最终可得：
Figure BDA0003843709620000085
β为各三极管的交流电流放大系数。在本实施例中，N个第二三极管Q2的基极电流之和ib2表示为每个第二三极管Q2的基极电流相加形成的总基极电流。
与改进前
Figure BDA0003843709620000086
相比，改进后
Figure BDA0003843709620000087
更接近1。一般NPN三极管的β>30，即使在β有温漂的情况下，改进后的电流仍然能够保证ib1≈ib2。在这两个基极电流相等的情况下，对第一电阻R1上的电流求温度T的一阶导数，该值成为一个常数，从而使得第一电阻R1上的电流为一阶的PTAT电流。另外，在不同的工艺角下，即使β值产生变化，也能够对带隙基准电路采用温漂一点校准方法。
如图3所示，基于上述带隙基准电路，本发明还公开了一种带隙基准电路的基极电流补偿方法，包括：
S1、获得与第一三极管Q1的基极电流ib1成比例的采样电流ib4。
S2、接收采样电流ib4并输出与采样电流ib4成比例的补偿电流ic。
S3、通过补偿电流ic对第一三极管Q1的基极电流ib1和N个第二三极管Q2的基极电流进行补偿。
其中，步骤S2中的采样电流与补偿电流ic的比例为1：2+n，n为基极与第一三极管Q1的基极相连以获得基极电流与第一三极管Q1的基极电流相等的三极管的数量。在本实施例中，三极管的数量为第三三极管Q3的数量(即为1)，2为第一三极管Q1的基极所在的支路与N个第二三极管Q2的基极相连形成的总支路之和。
在步骤S3中，通过补偿电流ic对第一三极管Q1的基极电流ib1和N个第二三极管Q2的基极电流进行补偿后的第一三极管Q1的基极电流ib1与N个第二三极管Q2的基极电流之和ib2之间的关系为：
Figure BDA0003843709620000091
本发明还公开了一种芯片，包括上述的带隙基准电路。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (12)

1.一种带隙基准电路，其特征在于，包括：
带隙集电极单元，包括第一三极管和N个第二三极管，N个所述第二三极管的基极与第一三极管的基极连接，所述第一三极管的基极和集电极相连，N个所述第二三极管的发射极与第一电阻的第一端相连，所述第一电阻的第二端与地相连，所述第一三极管的发射极与地相连，N≥1；以及
补偿单元，所述补偿单元包括：
电流采样单元，与第一三极管的基极相连以获得与第一三极管的基极电流成比例的采样电流；
电流复制单元，与电流采样单元相连以接收采样电流，所述电流复制单元同时与第一三极管的基极相连以输出与采样电流成比例的补偿电流。
2.如权利要求1所述的带隙基准电路，其特征在于，所述电流采样单元包括第三三极管和第四三极管，所述第三三极管的基极与第一三极管的基极相连，所述第三三极管的发射极与地相连，所述第四三极管的发射极与第三三极管的集电极相连，所述第四三极管的基极与电流复制单元相连，所述第四三极管的集电极与电源电压相连。
3.如权利要求1所述的带隙基准电路，其特征在于，所述电流复制单元包括第一MOS管和第二MOS管，所述第一MOS管和第二MOS管的源极与电源电压相连，所述第一MOS管和第二MOS管的栅极相连，所述第一MOS管的栅极和漏极与电流采样单元相连，所述第二MOS管的漏极与第一三极管的基极相连。
4.如权利要求3所述的带隙基准电路，其特征在于，所述第二MOS管的宽长比是第一MOS管的宽长比的2+n倍，n为基极与第一三极管的基极相连以获得基极电流与第一三极管的基极电流相等的三极管的数量。
5.如权利要求1所述的带隙基准电路，其特征在于，所述带隙基准电路还包括钳位单元和偏置单元，所述钳位单元与N个第二三极管的集电极以及第一三极管的集电极相连以钳位各集电极端的电压，所述偏置单元与N个第二三极管的集电极以及第一三极管的集电极相连并配合钳位单元给N个所述第二三极管的集电极与第一三极管的集电极提供偏置电流，其中，N个所述第二三极管的集电极电流之和与第一三极管的集电极电流相同。
6.如权利要求5所述的带隙基准电路，其特征在于，所述钳位单元包括放大器，所述放大器的第一输入端和第二输入端分别与N个第二三极管的集电极以及第一三极管的集电极相连，所述放大器的输出端与钳位单元相连。
7.如权利要求5所述的带隙基准电路，其特征在于，所述偏置单元包括第三电阻和第二电阻，所述第三电阻的第一端和第二电阻的第一端相连且为基准电压的输出端，所述第三电阻的第二端和第二电阻的第二端分别与N个第二三极管的集电极以及第一三极管的集电极相连。
8.如权利要求7所述的带隙基准电路，其特征在于，所述偏置单元还包括第四电阻，所述第四电阻的第一端为基准电压的输出端，所述第四电阻的第二端与第三电阻和第二电阻的第一端相连。
9.如权利要求5所述的带隙基准电路，其特征在于，所述带隙基准电路还包括第三MOS管，所述第三MOS管的源极与电源电压相连，所述第三MOS管的栅极与钳位单元相连，所述第三MOS管的漏极与偏置单元相连。
10.一种带隙基准电路的基极电流补偿方法，其特征在于，所述带隙基准电路包括带隙集电极单元，所述带隙集电极单元包括：
第一三极管和N个第二三极管，N个所述第二三极管的基极与第一三极管的基极连接，N个所述第二三极管的发射极与第一电阻的第一端相连，所述第一电阻的第二端与地相连，所述第一三极管的发射极与地相连，所述第一三极管的基极和集电极相连；
所述基极电流补偿方法包括：
获得与第一三极管的基极电流成比例的采样电流；
接收采样电流并输出与采样电流成比例的补偿电流；
通过补偿电流对第一三极管和N个第二三极管的基极电流进行补偿。
11.如权利要求10所述的带隙基准电路的基极电流补偿方法，其特征在于，通过所述补偿电流对第一三极管和N个第二三极管的基极电流进行补偿后的第一三极管的基极电流ib1与N个第二三极管的基极电流之和ib2之间的关系为：
Figure FDA0003843709610000031
β为三极管交流电流放大系数。
12.一种芯片，其特征在于，包括如权利要求1～9任一项所述的带隙基准电路。
CN202211111869.4A 2022-09-13 2022-09-13 带隙基准电路、基极电流补偿方法及芯片 Active CN115390611B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211111869.4A CN115390611B (zh) 2022-09-13 2022-09-13 带隙基准电路、基极电流补偿方法及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211111869.4A CN115390611B (zh) 2022-09-13 2022-09-13 带隙基准电路、基极电流补偿方法及芯片

Publications (2)

Publication Number Publication Date
CN115390611A true CN115390611A (zh) 2022-11-25
CN115390611B CN115390611B (zh) 2024-01-23

Family

ID=84126109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211111869.4A Active CN115390611B (zh) 2022-09-13 2022-09-13 带隙基准电路、基极电流补偿方法及芯片

Country Status (1)

Country Link
CN (1) CN115390611B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117318630A (zh) * 2023-10-30 2023-12-29 北京士模微电子有限责任公司 运算放大器及其输入电流补偿电路、芯片和电子设备

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1170279A (zh) * 1996-06-26 1998-01-14 菲利浦电子有限公司 作为温度函数控制的基准电压发生器
US20120119724A1 (en) * 2010-04-27 2012-05-17 Rohm Co., Ltd. Current generating circuit
CN102654780A (zh) * 2012-05-17 2012-09-05 无锡硅动力微电子股份有限公司 应用于集成电路的温度补偿电流基准电路
CN202583934U (zh) * 2012-05-17 2012-12-05 无锡硅动力微电子股份有限公司 应用于集成电路的温度补偿电流基准电路
CN103488227A (zh) * 2013-09-09 2014-01-01 广州金升阳科技有限公司 一种带隙基准电压电路
CN103760944A (zh) * 2014-02-10 2014-04-30 绍兴光大芯业微电子有限公司 实现基极电流补偿的无运放内部电源结构
CN103901936A (zh) * 2014-04-25 2014-07-02 福建一丁芯光通信科技有限公司 基于native晶体管的高电源抑制带隙基准源
CN104375553A (zh) * 2014-12-10 2015-02-25 中国电子科技集团公司第四十七研究所 带隙基准源电路及其基极电流补偿电路
CN105676928A (zh) * 2014-11-18 2016-06-15 华润矽威科技（上海）有限公司 一种带隙基准电路
CN105955382A (zh) * 2016-06-23 2016-09-21 电子科技大学 一种自偏置高电源抑制比基准电路
CN107608441A (zh) * 2017-10-26 2018-01-19 中国科学院上海高等研究院 一种高性能基准电压源
CN110262606A (zh) * 2019-06-21 2019-09-20 芯创智（北京）微电子有限公司 带隙基准电压源电路
CN110377091A (zh) * 2019-08-16 2019-10-25 电子科技大学 一种高阶补偿带隙基准源
CN111158421A (zh) * 2020-01-09 2020-05-15 重庆邮电大学 一种分段补偿的带隙基准电压源电路
CN111190454A (zh) * 2020-02-28 2020-05-22 清华大学 曲率补偿低温漂带隙基准电压源电路
CN112764449A (zh) * 2021-03-04 2021-05-07 珠海迈巨微电子有限责任公司 带基极电流补偿的基准电压源集成器件
US20220019254A1 (en) * 2020-07-20 2022-01-20 Macronix International Co., Ltd. Managing reference voltages in memory systems
WO2022056923A1 (zh) * 2020-09-21 2022-03-24 深圳欣锐科技股份有限公司 恒流源采样电路和方法

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1170279A (zh) * 1996-06-26 1998-01-14 菲利浦电子有限公司 作为温度函数控制的基准电压发生器
US20120119724A1 (en) * 2010-04-27 2012-05-17 Rohm Co., Ltd. Current generating circuit
CN102654780A (zh) * 2012-05-17 2012-09-05 无锡硅动力微电子股份有限公司 应用于集成电路的温度补偿电流基准电路
CN202583934U (zh) * 2012-05-17 2012-12-05 无锡硅动力微电子股份有限公司 应用于集成电路的温度补偿电流基准电路
CN103488227A (zh) * 2013-09-09 2014-01-01 广州金升阳科技有限公司 一种带隙基准电压电路
CN103760944A (zh) * 2014-02-10 2014-04-30 绍兴光大芯业微电子有限公司 实现基极电流补偿的无运放内部电源结构
CN103901936A (zh) * 2014-04-25 2014-07-02 福建一丁芯光通信科技有限公司 基于native晶体管的高电源抑制带隙基准源
CN105676928A (zh) * 2014-11-18 2016-06-15 华润矽威科技（上海）有限公司 一种带隙基准电路
CN104375553A (zh) * 2014-12-10 2015-02-25 中国电子科技集团公司第四十七研究所 带隙基准源电路及其基极电流补偿电路
CN105955382A (zh) * 2016-06-23 2016-09-21 电子科技大学 一种自偏置高电源抑制比基准电路
CN107608441A (zh) * 2017-10-26 2018-01-19 中国科学院上海高等研究院 一种高性能基准电压源
CN110262606A (zh) * 2019-06-21 2019-09-20 芯创智（北京）微电子有限公司 带隙基准电压源电路
CN110377091A (zh) * 2019-08-16 2019-10-25 电子科技大学 一种高阶补偿带隙基准源
CN111158421A (zh) * 2020-01-09 2020-05-15 重庆邮电大学 一种分段补偿的带隙基准电压源电路
CN111190454A (zh) * 2020-02-28 2020-05-22 清华大学 曲率补偿低温漂带隙基准电压源电路
US20220019254A1 (en) * 2020-07-20 2022-01-20 Macronix International Co., Ltd. Managing reference voltages in memory systems
WO2022056923A1 (zh) * 2020-09-21 2022-03-24 深圳欣锐科技股份有限公司 恒流源采样电路和方法
CN112764449A (zh) * 2021-03-04 2021-05-07 珠海迈巨微电子有限责任公司 带基极电流补偿的基准电压源集成器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
应晶: "低温漂带隙基准源的设计及改进技术研究", 中国优秀硕士学位论文全文数据库 （信息科技辑））, pages 27 - 35 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117318630A (zh) * 2023-10-30 2023-12-29 北京士模微电子有限责任公司 运算放大器及其输入电流补偿电路、芯片和电子设备
CN117318630B (zh) * 2023-10-30 2024-04-26 北京士模微电子有限责任公司 运算放大器及其输入电流补偿电路、芯片和电子设备

Also Published As

Publication number Publication date
CN115390611B (zh) 2024-01-23

Similar Documents

Publication Publication Date Title
CN112987836B (zh) 一种高性能的带隙基准电路
CN108351662B (zh) 具有曲率补偿的带隙参考电路
CN109491433B (zh) 一种适用于图像传感器的基准电压源电路结构
CN110825155A (zh) 零温度系数参考电压及电流源产生电路
CN108646845B (zh) 基准电压电路
CN111478687B (zh) 一种高精度的限流负载开关电路
CN115390611B (zh) 带隙基准电路、基极电流补偿方法及芯片
CN111045470B (zh) 一种低失调电压高电源抑制比的带隙基准电路
JPS60251414A (ja) 改良形バンドギヤツプ電圧基準回路
CN110687950B (zh) 源跟随器电路和缓冲电路
CN115357088B (zh) 一种具有简易结构的低温度系数供电电路
CN110879626A (zh) 一种低电源电压下的基准电路
CN112825476A (zh) 一种运算放大器
JP7224387B2 (ja) 増幅回路
CN115857610A (zh) 一种宽范围带隙基准电压源
CN112965565B (zh) 一种低温漂的带隙基准电路
CN111064453B (zh) 电压比较器
CN114690842A (zh) 一种用于偏置双极型晶体管的电流源电路
CN117517753B (zh) 采用电阻采样且兼容p、n型功率管的电流采样电路
CN116973618B (zh) 一种电流采样电路
CN114690832B (zh) 电流产生电路、对数放大器及其对数斜率稳定性提升方法
CN112379715B (zh) 一种低噪声带隙基准电路
CN117707280B (zh) 一种短路电流反馈限制的输出级控制电路及其应用
RU2770912C1 (ru) Дифференциальный усилитель на арсенид-галлиевых полевых транзисторах
CN114911302A (zh) 电流镜电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant