CN117707280B - 一种短路电流反馈限制的输出级控制电路及其应用 - Google Patents

Abstract

本发明公开一种短路电流反馈限制的输出级控制电路及其应用，所述输出级控制电路，包括对Class AB输出级中的PMOS输出管进行控制的P类型控制电路和对Class AB输出级中的NMOS输出管进行控制的N类型控制电路；所述P类型控制电路包括用于将PMOS输出管输出级电流进行镜像的第一镜像电流模块、用于采集PMOS输出管输出级电流的第一检测电阻、用于根据所述第一镜像电流模块镜像后的PMOS输出管输出级电流产生第一反馈电流的第一放大器模块、用于控制所述第一放大器模块工作状态的第一开关阈值模块和用于提供第一偏置电流的第一偏置电路，所述P类型控制电路输出第一反馈电流至PMOS输出管。此种技术方案能够在保证环路稳定性的同时调整短路电流在不同温度下的变化趋势。

Description

一种短路电流反馈限制的输出级控制电路及其应用

技术领域

本发明属于半导体和集成电路技术领域，具体涉及集成电路中的一种推挽输出级电路结构，尤其是具有输出电流检测和限制电流功能的一种短路电流反馈限制的输出级控制电路及其应用。

背景技术

运算放大器中采用Class AB输出结构时，可配合图9所示，由于带载能力的需求不同，以及芯片封装承载温度的不同，对输出电流的大小有着限制。短路电流这一指标标志了芯片能够输出的最大电流，对于具有较大输出能力的推挽输出结构，在短路电流要求较低的情况下，需要增加短路电流限制电路来进行改进。现有技术中，通常采用对输出级 PMOS和 NMOS 进行栅极电压限制的方法限制短路电流，在此情况下，由于MOS管在强反型状态下的二次项关系、栅极电压由于环境、工艺、结温等因素的影响，引起短路电流较大偏差，导致这一指标在实际应用中随温度、电压的变化不符合理想预期。同时，对栅极电压进行限制也会限制输出电压的最大摆幅，一定程度上影响到了输出级性能。

在传统控制方法中，针对栅极电压的方法属于开环控制，无反馈结构，输出电压及输出电流均取决于栅极限制电压的大小。由此产生一种检测输出电流的反馈方法，在一侧输出级增加一个小的镜像管，用来按比例缩小输出电流，流经电流输入型放大器并转换为电压值与参考电压进行差模放大，放大器输出端反馈到输出级用于控制输出管的Vgs。电流输入型放大器由BJT组成，其具有较高的响应速度，用于接收检测的输出电流来获得输入电压，并与参考电压进行比较，由集电极输出电压控制输出管的栅极。对于PMOS输出管，方法同理。但这种结构由于BJT的使用，一方面限制了工艺的选择，占用较大的面积，另一方面对于高压电路应用来说，有着耐压的限制。此外，从输出管镜像电流的方式来看，检测电阻会使得电流不准确，环路的不稳定可能导致整个输出级结构的不稳定，影响整体电路正常工作。

如图2所示，为传统检测栅极电压限制短路电流的技术方案示意图。输出管M1的栅极连接至放大器A输入端，并与参考电压Vref进行比较。输出管电流过大时，栅极电压抬高至超过Vref，在此过程中放大器A输出电压也随之抬高，其输出连接至开关管M2的栅极。当M2处于开启状态时，该环路限制输出管栅极电压等于Vref，此时输出电流大小与栅极电压Vg以及输出管的宽长比相关。此类控制方案通过输出管的V-I关系得到受控的输出电流，具有很大的非线性因素，并受工艺和器件影响。除此之外，在输出带有较大容性负载而并不输出大电流时，基于栅极电压的限制同样会影响到输出电压的范围，为了得到更大的输出电压范围，往往需要对能够承载的短路电流指标进行权衡，或者因为输出电流大小的限制而牺牲摆幅。

如图3所示，为传统检测输出电流限制短路电流的技术方案示意图。输出管M3的栅极连接至放大器A的输出端，M4宽长比与M3成N倍比例，用于检测输出电流，其源极连接检测电阻R。检测电阻R上产生的压降输入到放大器A的输入端并与参考电压Vref进行比较。当Iout/N*R超过Vref时，放大器A形成环路限制输出管栅极电压，使得输出电流的1/N倍在Vref/R的范围内。此种控制方案通过获取按比例缩小的输出电流，并通过检测电阻转换为电压来完成反馈控制，避免了对输出管栅极的直接控制可能带来的摆幅限制。但此方案使用M4起电流镜作用来检测电流，一方面M4也连接到输出端口，同样属于输出的一部分，使得环路可能产生稳定性问题；另一方面M4源极连接的电阻R使得衬偏效应较为明显，只能近似获取输出电流大小而不能直接镜像来进行计算。放大器A若采用BJT设计，则为了适应PMOS部分的输出管也会对电路工艺提出要求，对于高压应用需要隔离型器件。

发明内容

本发明的目的，在于提供一种短路电流反馈限制的输出级控制电路及其应用，能够在保证环路稳定性的同时调整短路电流在不同温度下的变化趋势。

为了达成上述目的，本发明的解决方案是：

一种短路电流反馈限制的输出级控制电路，包括对Class AB输出级中的PMOS输出管进行控制的P类型控制电路和对Class AB输出级中的NMOS输出管进行控制的N类型控制电路；

所述P类型控制电路包括用于将PMOS输出管输出级电流进行镜像的第一镜像电流模块、用于采集PMOS输出管输出级电流的第一检测电阻、用于根据所述第一镜像电流模块镜像后的PMOS输出管输出级电流产生第一反馈电流的第一放大器模块、用于控制所述第一放大器模块工作状态的第一开关阈值模块和用于提供第一偏置电流的第一偏置电路，所述P类型控制电路输出第一反馈电流至PMOS输出管；

所述N类型控制电路包括用于将NMOS输出管输出级电流进行镜像的第二镜像电流模块、用于采集NMOS输出管输出级电流的第二检测电阻、用于根据所述第二镜像电流模块镜像后的NMOS输出管输出级电流产生第二反馈电流的第二放大器模块、用于控制所述第二放大器模块工作状态的第二开关阈值模块和用于提供第二偏置电流的第二偏置电路，所述N类型控制电路输出第二反馈电流至NMOS输出管。

其中，所述第一镜像电流模块采用第十PMOS管，其与PMOS输出管类型、尺寸相同且具有预定的数目比例；第十PMOS管的栅极连接PMOS输出管的栅极，第十PMOS管的源极连接电源电压，第十PMOS管的漏极连接至第一检测电阻；

所述第二镜像电流模块采用第七NMOS管，其与NMOS输出管类型、尺寸相同且具有预定的数目比例；第七NMOS管的栅极连接NMOS输出管的栅极，第七NMOS管的源极接地，第七NMOS管的漏极连接至第二检测电阻。

其中，所述第一检测电阻的第二端接地，第一检测电阻的第一端连接第十PMOS管的漏极；

所述第二检测电阻的第二端连接电源电压，第二检测电阻的第一端连接第七NMOS管的漏极。

其中，所述第一开关阈值模块包括第十NMOS管，其源极接地，其栅极与漏极并接后连接至第一放大器模块，为所述第一放大器模块提供开关阈值电压；

所述第二开关阈值模块包括第三PMOS管，其源极连接电压电源，其栅极与漏极并接后连接至第二放大器模块，为所述第二放大器模块提供开关阈值电压。

其中，所述第一开关阈值模块包括第一NPN三极管，其发射极接地，其基极与集电极并接后连接至第一放大器模块，为所述第一放大器模块提供开关阈值电压；

所述第二开关阈值模块包括第一PNP三极管，其发射极连接电源电压，其基极与集电极并接后连接至第一放大器模块，为所述第一放大器模块提供开关阈值电压。

其中，所述第一放大器模块包括第八NMOS管、第九NMOS管和第四PMOS管，所述第一偏置电路输出的第一偏置电流包括第一端偏置电流和第二端偏置电流；其中，第八NMOS管的源极连接第一检测电阻的第一端，第八NMOS管的栅极、第八NMOS管的漏极、第九NMOS管的栅极相连接，并连接第一偏置电路输出的第一端偏置电流；第九NMOS管的源极连接至第一开关阈值模块，第九NMOS管的漏极连接第一偏置电路输出的第二端偏置电流；第九NMOS管的漏极还连接第四PMOS管的栅极，第四PMOS管的源极连接电源电压，第四PMOS管的漏极连接至PMOS输出管的栅极；

所述第二放大器模块包括第一PMOS管、第二PMOS管和第一NMOS管，所述第二偏置电路输出的第二偏置电流包括第三端偏置电流和第四端偏置电流；其中，第一PMOS管的源极连接第二检测电阻的第一端，第一PMOS管的漏极、第一PMOS管的栅极、第二PMOS管的栅极相连接，并连接第二偏置电路输出的第三端偏置电流；第二PMOS管的源极连接至第二开关阈值模块，第二PMOS管的漏极连接第二偏置电路输出的第四端偏置电流；第二PMOS管的漏极还连接第一NMOS管的栅极，第一NMOS管的源极接地，第一NMOS管的漏极连接至NMOS输出管的栅极。

其中，所述第一放大器模块还包括第一补偿电容，所述第一补偿电容的一端连接第九NMOS管的漏极，第一补偿电容的另一端连接第四PMOS管的漏极；

所述第二放大器模块还包括第二补偿电容，所述第二补偿电容的一端连接第二PMOS管的漏极，第二补偿电容的另一端连接第一NMOS管的漏极。

其中，所述第一偏置电路包括第五PMOS管、第六PMOS管、第七PMOS管和第八PMOS管，其中，第五PMOS管的栅极与第七PMOS管的栅极均连接第一控制电压，第五PMOS管的源极与第七PMOS管的源极均连接电源电压，第五PMOS管的漏极连接第六PMOS管的源极，第七PMOS管的漏极连接第八PMOS管的源极；第六PMOS管的栅极与第八PMOS管的栅极均连接第二控制电压，第六PMOS管的漏极用于向第一放大器模块输出第一端偏置电流，第八PMOS管的漏极用于向第一放大器模块输出第二端偏置电流；

所述第二偏置电路包括第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管，其中，第四NMOS管的栅极与第五NMOS管的栅极均连接第三控制电压，第四NMOS管的源极与第五NMOS管的源极均接地，第四NMOS管的漏极连接第二NMOS管的源极，第五NMOS管的漏极连接第三NMOS管的源极；第二NMOS管的栅极与第三NMOS管的栅极均连接第四控制电压，第二NMOS管的漏极用于向第二放大器模块输出第三端偏置电流，第三NMOS管的漏极用于向第二放大器模块输出第四端偏置电流。

其中，所述第一检测电阻采用正温漂或负温漂类型；第二检测电阻采用正温漂或负温漂类型。

一种芯片电路，所述芯片电路中包括如前所述的短路电流反馈限制的输出级控制电路。

采用上述方案后，本发明的有益效果如下：

（1）本发明中的放大器模块采用对偶的电流镜进行镜像，同时转换了检测电阻的位置，避免了传统方案在镜像电流后流经电阻，但电阻通常放置在输出管的源极与电源轨之间，破坏电流镜的镜像关系，导致电流镜像不准确的问题；在此基础上，Class-AB输出级的输出摆幅与短路电流控制在一定程度上得到分离，减小了两个指标间的影响；

（2）本发明使用MOS/BJT与电阻的组合来调整短路电流的温漂特性。例如在要求具有较为陡峭的温漂曲线时可以较为方便地进行设计，更为可控；

（3）本发明设置MOS管提供开关阈值电压，可以减小所需检测电阻的数量，相比传统方案在低偏置电流条件下节省了电路面积；另外，在开关阈值电压的调节下，使得本发明在Class-AB输出级正常工作时不开启，且MOS管不需要较大尺寸，因此寄生电容的影响相比于输出级自身栅极电容可以忽略不计；

（4）本发明通过设置补偿电容，补偿了环路稳定性；传统方案下不会考虑短路状态的稳定性，但短路时输出管栅极电位一定会抬高，而在正常工作时也会有栅极电位抬高的现象出现，因此传统方案下可能会出现前级电路在正常工作，然而其栅极电位抬高而产生的阶跃响应输入至后级电路，导致后级电路产生振荡的情况。该补偿电容从环路上确保了不论是正常工作还是短路状态下都是稳定的。

附图说明

图1是本发明的原理图；

图2是传统通过检测栅极电压限制短路电流方案具有的电路结构；

图3是传统通过检测输出电流限制短路电流方案具有的电路结构；

图4是本发明中N类型控制电路的一种实现结构；

图5是图4所示电路在关闭情况下的工作状态示意图；

图6是本发明中P类型控制电路的一种实现结构；

图7是本发明中N类型控制电路的另一种实现结构；

图8是本发明中P类型控制电路的另一种实现结构；

图9是通用的带有Class AB输出结构的运算放大器结构图。

具体实施方式

以下将结合附图，对本发明的技术方案及有益效果进行详细说明。

本发明提供一种短路电流反馈限制的输出级控制电路，用于对Class AB输出级（Output stage）的输出电流进行检测及控制，图1示出了其原理，包括分别对Class AB输出级中的PMOS输出管进行控制的P类型控制电路（P-type control circuit）和对Class AB输出级中的NMOS输出管进行控制的N类型控制电路（N-type control circuit）。

如图4所示，本发明实施例以Class AB输出级中NMOS管MN6为例，说明对NMOS输出管的控制电路，对PMOS输出管的控制电路与此对偶。

配合图4，N类型控制电路包括用于将NMOS输出管输出级电流进行镜像的第二镜像电流模块、采集输出级电流的第二检测电阻、根据所述输出级电流产生第二反馈电流的第二放大器模块、控制所述第二放大器模块工作状态的第二开关阈值模块和提供偏置电流的第二偏置电路（BIAS），下面分别介绍。

所述第二镜像电流模块采用与输出管类型相同的器件组成，采用NMOS管MN7，其与NMOS管MN6同尺寸并具有一定比例，本实施例中MN6与MN7的个数采用比例N:1；MN7的源极接地，栅极与MN6的栅极相连，MN7的漏极则连接至检测电阻；与传统电路相比，本实施例中的镜像管源极不再连接检测电阻，而是通过对偶的电路设计，以镜像电流的方式传递电流，避免MN7因衬底偏置效应而引起输出级电流的不准确，以及漏极输出引起的输出非线性情况。

第二检测电阻R2的第一端连接MN7的漏极，R2的第二端连接电源电压VDD；通过将R2接入NMOS管的漏极，避免其对输出的影响，以及带来的衬偏效应导致电流复制不准确的问题。

所述第二开关阈值模块采用PMOS管MP3，其源极连接电源电压VDD，栅极与漏极并接后连接至第二放大器模块，通过为第二放大器模块提供开关阈值电压，从而控制第二放大器模块工作或关闭。

为了避免 Class-AB输出级结构自身环路与控制电路的环路相互影响，第二放大器模块在设计时应当采用尽可能精简的结构、可靠的环路稳定性，同时应在非大电流输出状态下保持反馈控制功能关闭状态。在本实施例中，对于Class-AB输出级中的NMOS管，第二放大器模块包括有第一级和第二级，第一级由两个PMOS管MP1、MP2构成，MP1的源极连接检测电阻R2的第一端，漏极与栅极并接后连接第二偏置电路输出的第三端偏置电流；MP2的源极连接MP3的漏极，MP2的栅极连接MP1的栅极，MP2的漏极连接第二偏置电路输出的第四端偏置电流，且MP1与MP2共栅极设置；第二级包括NMOS管MN1，MN1的栅极连接MP2的漏极，MN1的源极接地，漏极连接至NMOS管MN6的栅极，用于向NMOS输出管提供第二反馈电流。

第二偏置电路包括NMOS管MN2-MN5，通过栅极连接控制电压VBIAS1、VBIAS2，产生第三端偏置电流I1和第四端偏置电流I2；I1、I2可以很小以降低功耗，同时使MP1、MP2工作在亚阈值区。

作为本发明的一个较佳实施例，为了保证环路稳定性，所述第二放大器模块中还设置有补偿电容Cc，Cc的一端连接MP2的漏极，Cc的另一端连接MN1的栅极。

图5是图4所示电路在不工作状态下的示意图。本发明所述电路应当在不影响主电路输出的情况下使用，所以在输出电流正常时应当处于关闭状态。Iout很小时，R2上近似无压降，而MP2源极连接MP3以提供阈值电压，因此其源极电压较高并接近栅极电压，MP2关断，漏极电压很低（接近地电压）并使MN1关断，整体电路可视为开关管的关闭状态。当输出电流增大使得R2上压降增大、MP2栅极电压降低时，MP2可视为开关管的开启状态，形成电流输入—电压输出反馈环路。一方面消除了正常工作时可能存在的影响，另一方面避免了输出摆幅和输出电流的相互限制，实现了对短路电流的精确比例复制和反馈控制。

以上提供了针对NMOS输出级的控制电路结构，针对PMOS输出级的控制电路如图6，其中的镜像电流模块采用与输出管MP9类型相同的PMOS管MP10，放大器模块A中第一级的电流镜则采用与输出管对偶的NMOS管MN8、MN9；

如图6所示，是本发明对Class AB输出级中PMOS管MP9进行控制的P类型控制电路的实施例，其包括用于将PMOS输出管输出级电流进行镜像的第一镜像电流模块、采集所述PMOS输出管输出级电流的第一检测电阻、根据所述PMOS输出管输出级电流产生第一反馈电流的第一放大器模块、控制所述第一放大器模块工作状态的第一开关阈值模块和提供第一偏置电流的第一偏置电路，下面分别介绍。

所述第一镜像电流模块采用与PMOS输出管类型相同的器件组成，采用PMOS管MP10，其与PMOS管MP9同尺寸并具有一定比例，本实施例中MP9与MP10的个数采用比例M:1，这里的M与前文N类型控制电路中的比例N可以不同，具体根据所需控制的短路电流需求进行设置；MP10的源极连接电源电压VDD，其栅极与MP9的栅极相连，MP10的漏极则连接至第一检测电阻；与传统电路相比，本实施例中的镜像管源极不再连接检测电阻，而是通过对偶的电路设计，以镜像电流的方式传递电流，避免MP10因衬底偏置效应而引起输出级电流的不准确，以及漏极输出引起的输出非线性情况。

第一检测电阻R1的第一端连接MP10的漏极，R1的第二端接地；通过将R1接入PMOS管的漏极，避免其对输出的影响，以及带来的衬偏效应导致电流复制不准确的问题。

所述第一开关阈值模块采用NMOS管MP10，其源极接地，栅极与漏极并接后连接至第一放大器模块，通过为第一放大器模块提供开关阈值电压，从而控制第一放大器模块工作或关闭。

为了避免 Class-AB输出级结构自身环路与控制电路的环路相互影响，第一放大器模块在设计时应当采用尽可能精简的结构、可靠的环路稳定性，同时应在非大电流输出状态下保持反馈控制功能关闭状态。在本实施例中，对于Class-AB输出级中的PMOS管，第一放大器模块包括有第一级和第二级，第一级由两个NMOS管MN8、MN9构成，MN8的源极连接第一检测电阻R1的第一端，漏极与栅极并接后连接第一偏置电路输出的第一端偏置电流；MN9的源极连接MN10的漏极，MN9的栅极连接MN8的栅极，MN9的漏极连接第一偏置电路输出的第二端偏置电流，且MN8与MN9共栅极设置；第二级包括PMOS管MP4，MP4的栅极连接MN9的漏极，MP4的源极连接电源电压VDD，漏极连接至PMOS管MP9的栅极，用于向PMOS输出管提供第一反馈电流。

第一偏置电路包括PMOS管MP5-MP8，通过栅极连接控制电压VBIAS3、VBIAS4，产生第一端偏置电流I1和第二端偏置电流I2；I1、I2可以很小以降低功耗，同时使MN8、MN9工作在亚阈值区。

作为本发明的一个较佳实施例，为了保证环路稳定性，所述第一放大器模块中还设置有补偿电容Cc，Cc的一端连接MN9的漏极，Cc的另一端连接MP4的栅极。

该P类型控制电路结构及工作原理与前述N类型控制电路类似，不再赘述。

需要说明的是，以上所述N类型控制电路中的开关阈值模块MP3和P类型控制电路中的开关阈值模块MN10均可根据需要选用BJT，例如，对于图4所示电路，可将MP3替换为PNP三极管，如图7所示，该PNP三极管的发射极连接电源电压VDD，该PNP三极管的基极与集电极短接后，共同连接至放大器模块；同样的，对于图6所示的P类型控制电路而言，可将MN10替换为NPN三极管，如图8所示，该NPN三极管的发射极接地，该NPN三极管的基极与集电极短接后，共同连接至放大器模块。可以利用BJT温漂特性更陡峭的特性，根据需要进行选择。另外，检测电阻也可根据实际需要选择正温漂或负温漂特性的类型。

本发明中的放大器模块A同样可使用其他结构，但需要进一步考虑内部极点可能造成的稳定性问题，以及较大的MOS面积给输出级带来的寄生电容影响。偏置电流的要求不高，因此可以较为简便地从整体电路中引出并使用。对于PMOS输出级结构同理。

综合以上，本发明中的放大器模块采用与输出管对偶的器件设计电流镜，电流镜的另一支路连接检测电阻；偏置电路采用共源共栅结构提高稳定性，根据所承受最大电流设计尺寸。通过设计检测电流占最大输出电流的比例，以及检测电阻的阻值、温度系数等，可以有效控制经反馈后输出的短路电流上限及温度系数。

本发明实施例还提供一种芯片电路，所述芯片电路中包括如前所述的输出级控制电路。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。本发明实施例中的方案可以采用各种计算机语言实现，例如，面向对象的程序设计语言Java和直译式脚本语言JavaScript等。

本发明是参照根据本发明实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种短路电流反馈限制的输出级控制电路，其特征在于：包括对Class AB输出级中的PMOS输出管进行控制的P类型控制电路和对Class AB输出级中的NMOS输出管进行控制的N类型控制电路；

所述P类型控制电路包括用于将PMOS输出管输出级电流进行镜像的第一镜像电流模块、用于采集PMOS输出管输出级电流的第一检测电阻、用于根据所述第一镜像电流模块镜像后的PMOS输出管输出级电流产生第一反馈电流的第一放大器模块、用于控制所述第一放大器模块工作状态的第一开关阈值模块和用于提供第一偏置电流的第一偏置电路，所述P类型控制电路输出第一反馈电流至PMOS输出管；

所述N类型控制电路包括用于将NMOS输出管输出级电流进行镜像的第二镜像电流模块、用于采集NMOS输出管输出级电流的第二检测电阻、用于根据所述第二镜像电流模块镜像后的NMOS输出管输出级电流产生第二反馈电流的第二放大器模块、用于控制所述第二放大器模块工作状态的第二开关阈值模块和用于提供第二偏置电流的第二偏置电路，所述N类型控制电路输出第二反馈电流至NMOS输出管；

所述第一镜像电流模块采用第十PMOS管，其与PMOS输出管类型、尺寸相同且具有预定的数目比例；第十PMOS管的栅极连接PMOS输出管的栅极，第十PMOS管的源极连接电源电压，第十PMOS管的漏极连接至第一检测电阻；

所述第二镜像电流模块采用第七NMOS管，其与NMOS输出管类型、尺寸相同且具有预定的数目比例；第七NMOS管的栅极连接NMOS输出管的栅极，第七NMOS管的源极接地，第七NMOS管的漏极连接至第二检测电阻。

2.如权利要求1所述的短路电流反馈限制的输出级控制电路，其特征在于：所述第一检测电阻的第二端接地，第一检测电阻的第一端连接第十PMOS管的漏极；

所述第二检测电阻的第二端连接电源电压，第二检测电阻的第一端连接第七NMOS管的漏极。

3.如权利要求1所述的短路电流反馈限制的输出级控制电路，其特征在于：所述第一开关阈值模块包括第十NMOS管，其源极接地，其栅极与漏极并接后连接至第一放大器模块，为所述第一放大器模块提供开关阈值电压；

所述第二开关阈值模块包括第三PMOS管，其源极连接电压电源，其栅极与漏极并接后连接至第二放大器模块，为所述第二放大器模块提供开关阈值电压。

4.如权利要求1所述的短路电流反馈限制的输出级控制电路，其特征在于：所述第一开关阈值模块包括第一NPN三极管，其发射极接地，其基极与集电极并接后连接至第一放大器模块，为所述第一放大器模块提供开关阈值电压；

所述第二开关阈值模块包括第一PNP三极管，其发射极连接电源电压，其基极与集电极并接后连接至第一放大器模块，为所述第一放大器模块提供开关阈值电压。

5.如权利要求1所述的短路电流反馈限制的输出级控制电路，其特征在于：所述第一放大器模块包括第八NMOS管、第九NMOS管和第四PMOS管，所述第一偏置电路输出的第一偏置电流包括第一端偏置电流和第二端偏置电流；其中，第八NMOS管的源极连接第一检测电阻的第一端，第八NMOS管的栅极、第八NMOS管的漏极、第九NMOS管的栅极相连接，并连接第一偏置电路输出的第一端偏置电流；第九NMOS管的源极连接至第一开关阈值模块，第九NMOS管的漏极连接第一偏置电路输出的第二端偏置电流；第九NMOS管的漏极还连接第四PMOS管的栅极，第四PMOS管的源极连接电源电压，第四PMOS管的漏极连接至PMOS输出管的栅极；

所述第二放大器模块包括第一PMOS管、第二PMOS管和第一NMOS管，所述第二偏置电路输出的第二偏置电流包括第三端偏置电流和第四端偏置电流；其中，第一PMOS管的源极连接第二检测电阻的第一端，第一PMOS管的漏极、第一PMOS管的栅极、第二PMOS管的栅极相连接，并连接第二偏置电路输出的第三端偏置电流；第二PMOS管的源极连接至第二开关阈值模块，第二PMOS管的漏极连接第二偏置电路输出的第四端偏置电流；第二PMOS管的漏极还连接第一NMOS管的栅极，第一NMOS管的源极接地，第一NMOS管的漏极连接至NMOS输出管的栅极。

6.如权利要求5所述的短路电流反馈限制的输出级控制电路，其特征在于：所述第一放大器模块还包括第一补偿电容，所述第一补偿电容的一端连接第九NMOS管的漏极，第一补偿电容的另一端连接第四PMOS管的漏极；

所述第二放大器模块还包括第二补偿电容，所述第二补偿电容的一端连接第二PMOS管的漏极，第二补偿电容的另一端连接第一NMOS管的漏极。

7.如权利要求5所述的短路电流反馈限制的输出级控制电路，其特征在于：所述第一偏置电路包括第五PMOS管、第六PMOS管、第七PMOS管和第八PMOS管，其中，第五PMOS管的栅极与第七PMOS管的栅极均连接第一控制电压，第五PMOS管的源极与第七PMOS管的源极均连接电源电压，第五PMOS管的漏极连接第六PMOS管的源极，第七PMOS管的漏极连接第八PMOS管的源极；第六PMOS管的栅极与第八PMOS管的栅极均连接第二控制电压，第六PMOS管的漏极用于向第一放大器模块输出第一端偏置电流，第八PMOS管的漏极用于向第一放大器模块输出第二端偏置电流；

所述第二偏置电路包括第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管，其中，第四NMOS管的栅极与第五NMOS管的栅极均连接第三控制电压，第四NMOS管的源极与第五NMOS管的源极均接地，第四NMOS管的漏极连接第二NMOS管的源极，第五NMOS管的漏极连接第三NMOS管的源极；第二NMOS管的栅极与第三NMOS管的栅极均连接第四控制电压，第二NMOS管的漏极用于向第二放大器模块输出第三端偏置电流，第三NMOS管的漏极用于向第二放大器模块输出第四端偏置电流。

8.如权利要求1所述的短路电流反馈限制的输出级控制电路，其特征在于：所述第一检测电阻采用正温漂或负温漂类型；第二检测电阻采用正温漂或负温漂类型。

9.一种芯片电路，其特征在于：所述芯片电路中包括如权利要求1-8中任一项所述的短路电流反馈限制的输出级控制电路。