CN114879803A - 一种ldo的限流保护电路结构 - Google Patents

一种ldo的限流保护电路结构 Download PDF

Info

Publication number
CN114879803A
CN114879803A CN202210571087.2A CN202210571087A CN114879803A CN 114879803 A CN114879803 A CN 114879803A CN 202210571087 A CN202210571087 A CN 202210571087A CN 114879803 A CN114879803 A CN 114879803A
Authority
CN
China
Prior art keywords
tube
current
ldo
electrode
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210571087.2A
Other languages
English (en)
Other versions
CN114879803B (zh
Inventor
姚思远
葛梅
邱鑫
刘智
武琪
于洪波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN202210571087.2A priority Critical patent/CN114879803B/zh
Publication of CN114879803A publication Critical patent/CN114879803A/zh
Application granted granted Critical
Publication of CN114879803B publication Critical patent/CN114879803B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • G05F1/5735—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector with foldback current limiting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种LDO的限流保护电路结构，属于集成电路技术领域，解决了现有的低压差线性稳压器限流保护结构存在限流精度受电路工作状态及工艺波动影响较大、当半导体工艺特征尺寸减小到亚微米时，限流保护精度严重恶化、功耗电流较大的技术问题。包括LDO反馈控制环路和限流保护电路结构；所述LDO反馈控制环路包括误差放大器、驱动器、LDO的功率管和反馈电阻；所述限流保护电路结构同时采样LDO的功率管栅极的控制电压Vg与LDO的功率管漏极的输出电压VO，随后将控制电压Vg与输出电压VO对比产生的限流控制电压VIL与输出电压叠加，通过限流保护结构同时采样功率管控制信号与输出电压，电流采样精度更高，限制电流精度更高。

Description

一种LDO的限流保护电路结构
技术领域
本发明属于集成电路技术领域，具体涉及一种LDO的限流保护电路结构。
背景技术
为了保护LDO电路芯片不会因为输出电流过大或输出端对地短路造成不可逆损伤，需要设计限流保护电路结构限制LDO电路的最大输出电流。传统的LDO限流保护电路结构如图1所示。
传统限流保护结构的基本原理是将输出电流通过采样电阻转换为电压后进行比较，当采样电阻上的压降增加到设计的阈值时，输出限流控制信号。电路工作时，电阻R1采样LDO的功率管PP的输出电流，当电阻R1上压降大于电阻R2上压降时，控制信号VIL由低变高，输出一个限流保护控制信号。该结构的缺点十分明显，由于LDO的功率管串联电阻R1，导致LDO的最小输出输入压差较大。
为了解决限流保护采样电阻对LDO最小输入输出压差的影响，目前较通用的经典限流保护结构如图2所示。
经典的限流保护结构通过采样管PP1采样LDO的功率管输出电流，然后通过采样电阻R1产生采样电压。当电阻R1上压降大于电阻R2上压降时，控制信号VIL由低变高，输出一个限流保护控制信号。
该结构存在两点不足：
1.虽然该结构解决了LDO电路最小输入输出压差较大的问题，但由于采样管PP1与LDO的功率管PP的工作状态存在细微差异，所以限流阈值精度较低；
2.为了保证电流采样精度，LDO的功率管PP与采样管PP1的比值不能过大，当限流值较大时需要较大的偏置电流Ib1、Ib2，对低功耗LDO电路的静态功耗影响较大。
发明内容
为了克服上述现有技术的缺点，本发明的目的在于提供及一种LDO的限流保护电路结构，用以解决现有的低压差线性稳压器限流保护结构存在限流精度受电路工作状态及工艺波动影响较大、当半导体工艺特征尺寸减小到亚微米时，限流保护精度严重恶化、功耗电流较大的技术问题。
为了达到上述目的，本发明采用以下技术方案予以实现：
本发明公开了一种LDO的限流保护电路结构，包括LDO反馈控制环路和限流保护电路结构；所述LDO反馈控制环路包括误差放大器、驱动器、LDO的功率管和反馈电阻；
所述误差放大器的同相输入端和基准电压VREF连接，误差放大器的反向输入端和反馈电阻的一端连接，所述误差放大器的输出端和驱动器的一端连接，驱动器的另一端和LDO的功率管的栅极连接；LDO的功率管的漏极和反馈电阻的另一端连接；
所述限流保护电路结构分别与LDO的功率管的控制电压端、LDO的功率管的输出电压端连接，同时采样LDO的功率管的控制电压Vg与LDO的功率管的输出电压VO，随后将LDO的功率管的控制电压Vg与LDO的功率管的输出电压VO对比产生的限流控制电压VIL与误差放大器的输出电压叠加。
进一步地，所述限流保护电路结构包括采样失调补偿结构和输出电流采样比较结构；所述采样失调补偿结构和输出电流采样比较结构分别与LDO的功率管的控制电压端、LDO的功率管的输出电压端连接。
进一步地，所述输出电流采样比较结构包括PMOS管P1、PMOS管P2、PMOS管P5、PMOS管P6、NMOS管N3、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7、电流源Ib1、电流源Ib2；
所述PMOS管P1的栅极和PMOS管P2的栅极连接，同时还和LDO的功率管的控制电压端连接，所述PMOS管P2的源极和通过电流源Ib1连接后与PMOS管P1的源极连接；所述PMOS管P2的源极经过接电源电压后还和电流源Ib2连接，PMOS管P2的源极经过接电源电压和电流源Ib2连接后还分别和采样失调补偿结构连接、NMOS管N5的漏极连接；所述PMOS管P2的源极经过接电源电压后还和采样失调补偿结构连接；所述PMOS管P1的源极还和采样失调补偿结构连接；所述PMOS管P2的漏极和NMOS管N3的漏极连接，所述PMOS管P2的漏极还和PMOS管P5的源极连接；
所述PMOS管P1的漏极和NMOS管N4的漏极连接，并且和NMOS管N7的栅极连接；所述NMOS管N3的栅极和NMOS管N4的栅极连接，同时NMOS管N3的栅极和NMOS管N4的栅极还分别和PMOS管P1的漏极、NMOS管N7的栅极连接；所述NMOS管N3的源极、NMOS管N4的源极、NMOS管N7的源极、NMOS管N6的源极、NMOS管N5的源极相互连接后并接地；所述NMOS管N4的漏极还和NMOS管N7的栅极连接；所述NMOS管N7的漏极和PMOS管P6的漏极连接，并且NMOS管N7的漏极也和PMOS管P5的栅极以及PMOS管P6的栅极连接，PMOS管P5的栅极以及PMOS管P6的栅极互相连接；所述NMOS管N6的源极和LDO的功率管的输出电压端连接；
所述和PMOS管P5的漏极和NMOS管N6的漏极连接，PMOS管P5的漏极还和NMOS管N5的栅极以及NMOS管N6的栅极连接，NMOS管N5的栅极和NMOS管N6的栅极互相连接；所述NMOS管N5的漏极还和采样失调补偿结构连接。
进一步地，所述失调补偿结构包括NMOS管N1、NMOS管N2、NMOS管N8、NMOS管N9、电阻R1、肖特基二极管Q1、PMOS管P3、PMOS管P4、电流源Ib3、电流源Ib4；
所述PMOS管P3的栅极和LDO的功率管的控制电压端连接，PMOS管P3的源极和电流源Ib3连接后和输出电流采样比较结构连接，PMOS管P3的源极还和电流源Ib4连接后和NMOS管N8的漏极连接；所述PMOS管P3的源极还和电流源Ib4连接后分别和NMOS管N8的栅极、NMOS管N9的栅极连接，同时，NMOS管N8的栅极和NMOS管N9的栅极相连接；所述PMOS管P3的漏极和NMOS管N9的漏极、NMOS管N1的漏极同时连接，同时PMOS管P3的漏极还和NMOS管N1的栅极、NMOS管N2的栅极连接，所述NMOS管N1的栅极和NMOS管N2的栅极相互连接；
所述NMOS管N1的源极和PMOS管P4的源极连接，所述NMOS管N2的源极和肖特基二极管Q1的阴极连接，所述肖特基二极管Q1的阳极和输出电流采样比较结构连接，并且和限流控制电压VIL连接，所述NMOS管N2的漏极和电阻R1的一端连接，电阻R1的另一端和输出电流采样比较结构连接后和LDO的功率管的输出电压端连接；所述NMOS管N8的源极、NMOS管N9的源极、PMOS管P4的漏极、PMOS管P4的栅极相互连接后接地并和输出电流采样比较结构连接。
进一步地，所述电阻R1的另一端和PMOS管P6的源极连接；所述PMOS管P2的源极、PMOS管P1的源极连接后还分别和PMOS管P3的源极、NMOS管N8的源极、NMOS管N8的栅极、NMOS管N9的栅极连接；所述PMOS管P2的源极、PMOS管P1的源极连接后还和肖特基二极管Q1的阳极、限流控制电压VIL连接后又和NMOS管N5的漏极连接；
所述NMOS管N3的源极、NMOS管N4的源极、NMOS管N7的源极、NMOS管N6的源极、NMOS管N5的源极相互连接后，经接地和NMOS管N8的源极、NMOS管N9的源极、PMOS管P4的漏极、PMOS管P4的栅极连接。
进一步地，在工作时，所述输出电流采样比较结构的状态包括低功耗状态、限流反馈控制建立状态和欠压状态；
当为低功耗状态正常工作，此时LDO正常工作；
当为限流反馈控制建立状态时，此时LDO的负载电流达到电流限制阈值；此时输出电流限制Ilimit为：
Ilimit＝M(XIb2+YIb1)；
其中，M为LDO的功率管与PMOS管P2的比值；X为NMOS管N6和NMOS管N5的比值；Y为NMOS管N3和NMOS管N4的比值；
当为欠压状态时，此时LDO在限流工作状态，此时输出电流限制Ilimit为：
Ilimit＝M(1+λ·ΔVDS)(XIb2+YIb1)；
其中，M为LDO的功率管与PMOS管P2的比值；X为NMOS管N6和NMOS管N5的比值；Y为NMOS管N3和NMOS管N4的比值；ΔVDS为LDO功率管的源漏电压与PMOS管P2的源漏电压的差值；λ为沟道长度调制效应系数。
进一步地，在工作时，所述采样失调补偿结构的状态包括低功耗状态、补偿准备状态和补偿状态；
当采样失调补偿结构的状态为低功耗状态时，此时LDO正常工作；
当采样失调补偿结构的状态为补偿准备状态时，此时LDO的负载电流达到电流限制阈值；
当采样失调补偿结构的状态为补偿状态时，此时LDO在限流工作状态，此时输出电流限制Ilimit为：
Figure BDA0003660313000000051
其中，M为LDO的功率管与PMOS管P2的比值；X为NMOS管N6和NMOS管N5的比值；Y为NMOS管N3和NMOS管N4的比值；ΔVDS为LDO功率管的源漏电压与PMOS管P2的源漏电压的差值；λ为沟道长度调制效应系数。
进一步地，当采样失调补偿结构的状态为补偿状态时，PMOS管P4与PMOS管P5的导通电压相等，NMOS管N1与NMOS管N2的导通电压相等。
与现有技术相比，本发明具有以下有益效果：
本发明公开了一种LDO的限流保护电路结构，通过限流保护结构同时采样功率管控制信号与输出电压，采样输出电流并直接与基准电流比较的限流保护结构；电流采样器件与功率管偏置状态一致，电流采样精度更高，限制电流精度更高；采用全采样电流比较结构，轻载状态下用于比较的基准电流被电流采样结构限制，能够显著降低电路轻载状态下的功耗电流，提高低压差线性稳压器输出效率。
进一步地，采用采样失调补偿结构和输出电流采样比较结构构成整个限流保护结构，当输出电压很低时，电流采样器件偏置状态无法跟随功率管偏置状态，此时由采样失调补偿结构能够提供额外的补偿电流，弥补采样管与功率管的采样误差，依然能够保证很高的限流精度。
附图说明
图1为传统限流保护线路结构；
图2为经典限流保护线路结构；
图3为本发明限流保护结构与LDO反馈控制环路连接关系；
图4为本发明限流保护电路结构；
图5为本发明限流保护结构的仿真情况；
图6为本发明限流保护结构与运算放大器共同控制的反馈环路结构。
具体实施方式
为使本领域技术人员可了解本发明的特点及效果，以下谨就说明书及权利要求书中提及的术语及用语进行一般性的说明及定义。除非另有指明，否则文中使用的所有技术及科学上的字词，均为本领域技术人员对于本发明所了解的通常意义，当有冲突情形时，应以本说明书的定义为准。
本文描述和公开的理论或机制，无论是对或错，均不应以任何方式限制本发明的范围，即本发明内容可以在不为任何特定的理论或机制所限制的情况下实施。
本文中，所有以数值范围或百分比范围形式界定的特征如数值、数量、含量与浓度仅是为了简洁及方便。据此，数值范围或百分比范围的描述应视为已涵盖且具体公开所有可能的次级范围及范围内的个别数值(包括整数与分数)。
本文中，若无特别说明，“包含”、“包括”、“含有”、“具有”或类似用语涵盖了“由……组成”和“主要由……组成”的意思，例如“A包含a”涵盖了“A包含a和其他”和“A仅包含a”的意思。
本文中，为使描述简洁，未对各个实施方案或实施例中的各个技术特征的所有可能的组合都进行描述。因此，只要这些技术特征的组合不存在矛盾，各个实施方案或实施例中的各个技术特征可以进行任意的组合，所有可能的组合都应当认为是本说明书记载的范围。
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
本发明公开了一种LDO的限流保护电路结构，本发明的限流保护电路结构与LDO反馈控制环路的连接关系如图3所示，限流保护电路结构同时采样LDO的功率管栅极的控制电压Vg与漏极输出电压VO，经运算后产生限流控制电压VIL；限流控制电压VIL与误差放大器输出电压叠加后反馈控制功率管栅极电压，起到限制LDO的功率管电流的作用。
本发明公开的限流保护电路结构的器件级互联关系如图4所示。点画线框内线路结构为输出电流采样比较结构，虚线框内线路结构为采样失调补偿结构。由图4可以看出，采样失调补偿结构和输出电流采样比较结构分别与LDO的功率管栅极的控制电压端与漏极的输出电压端连接。
在输出电流采样比较结构中，PMOS管P1的栅极和PMOS管P2的栅极连接，同时还和LDO的功率管栅极的控制电压端连接，所述PMOS管P2的源极通过电流源Ib1与PMOS管P1的源极连接；所述PMOS管P2的源极经过接电源电压后通过电流源Ib2与NMOS管N5的漏极连接，同时PMOS管P2的源极经过接电源电压后还和采样失调补偿结构连接；所述PMOS管P1的源极还和采样失调补偿结构连接；所述PMOS管P2的漏极和NMOS管N3的漏极连接，同时和PMOS管P5的源极连接；所述PMOS管P1的漏极和NMOS管N4的漏极连接，并且和NMOS管N7的栅极连接；所述NMOS管N3和NMOS管N4的栅极之间连接，同时NMOS管N3和NMOS管N4的栅极还和PMOS管P1的漏极、NMOS管N7的栅极连接；所述NMOS管N3的源极、NMOS管N4的源极、NMOS管N7的源极、NMOS管N6的源极、NMOS管N5的源极相互连接后并接地；所述NMOS管N4的漏极还和NMOS管N7的栅极连接；所述NMOS管N7的漏极和PMOS管P6的漏极连接，并且NMOS管N7的漏极也和PMOS管P5的栅极以及PMOS管P6的栅极连接，PMOS管P5的栅极以及PMOS管P6的栅极互相连接；所述NMOS管N6的源极和LDO的功率管漏极的输出电压端连接；
所述和PMOS管P5的漏极和NMOS管N6的漏极连接，PMOS管P5的漏极还和NMOS管N5的栅极以及NMOS管N6的栅极连接，NMOS管N5的栅极和NMOS管N6的栅极互相连接；所述NMOS管N5的漏极还和采样失调补偿结构连接；其中PMOS管P1和PMOS管P2是低压差线性稳压器输出电流的采样管，其器件的宽长比具有设计的比例关系；其中的PMOS管P5和PMOS管P6构成源极输入的共栅极差分结构，差分结构的偏置电流Ib1经NMOS管N4、NMOS管N7管构成的电流镜提供，NMOS管N5与偏置电流Ib2构成共源极输出级结构；
输出电流采样结构存在三种工作状态：
1.低功耗状态
当低压差线性稳压器正常工作时，输出电流采样比较结构处于低功耗状态。此时PMOS管P2管电流小于NMOS管N3管电流，A点电压近似为地电位，NMOS管N6、NMOS管N5管关断，限流控制电压VIL被偏置电流Ib2上拉到电源电压。当LDO电路工作在轻载(空载)状态时，PMOS管P1管采样输出电流，限制了输出电流采样比较结构的功耗电流，起到降低轻载(空载)功耗、提高效率的作用。
2.限流反馈控制建立状态
当LDO的负载电流达到设计的电流限制阈值时，输出电流采样比较结构处于限流反馈控制建立状态。
此时PMOS管P1管上的电流增加到偏置电流Ib1后将不再增加，PMOS管P2管电流超过NMOS管N3管电流时，A点的电压升高。若负载电流继续增大，A点的电压将升高到与输出电压VO相等，则PMOS管P5管、NMOS管N6管导通，电流通过NMOS管N6管镜像到NMOS管N5管，NMOS管N5的管电流将限流控制电压VIL下拉，控制LDO的功率管栅极电压，从而限制低压差现行稳压器输出电流的增加。此时输出电流限制为：
Ilimit＝M(XIb2+YIb1) (1)
M为LDO的功率管与PMOS管P2的比值；X为NMOS管N6和NMOS管N5的比值；Y为NMOS管N3和NMOS管N4的比值。
该状态下A点电压始终等于输出电压VO，则采样管P2的电压偏置状态与LDO的功率管相同，完全避免了由于沟道长度调制效应导致的电流采样误差。
3.欠压状态
当LDO工作在限流状态，并且负载电阻持续降低时，输出电压VO会逐渐降低。当输出电压VO降低到小于PMOS管P5(PMOS管P6)管的阈值电压后，A点的电压将无法跟随降低，此时输出电流采样比较结构处于欠压状态。
该状态下采样管PMOS管P2的电压偏置将逐步偏离LDO的功率管的偏置状态，受沟道长度调制效应影响，则电流采样比例将产生失调，可认为采样比例M变大。于是输出电流将随输出电压VO的下降逐渐增加。
此时输出电流限制为：
Ilimit＝M(1+λ·ΔVDS)(XIb2+YIb1) (2)
Ilimit＝M[1+λ·(VA-VO)](XIb2+YIb1) (3)
式中M为LDO的功率管与PMOS管P2的比值；X为NMOS管N6和NMOS管N5的比值；Y为NMOS管N3和NMOS管N4的比值；ΔVDS为LDO功率管的源漏电压与PMOS管P2的源漏电压的差值；λ为沟道长度调制效应系数。
由公式3可知，输出限制电流随输出电压降低而增大，若不采取补偿措施，则该状态下的输出电流限制精度较差。
为了抑制电流采样比较结构在欠压状态下的电流失调机制。本发明设计了图中虚线框所示的失调补偿结构。如图4所示，在失调补偿结构中，PMOS管P3的栅极和LDO的功率管栅极的控制电压端连接，PMOS管P3的源极通过电流源Ib3和输出电流采样比较结构连接，PMOS管P3的源极还通过电流源Ib4和NMOS管N8的漏极连接；所述PMOS管P3的源极还通过电流源Ib4和NMOS管N8的栅极、NMOS管N9的栅极连接，同时，NMOS管N8的栅极和NMOS管N9的栅极相连接；所述PMOS管P3的漏极和NMOS管N9的漏极、NMOS管N1的漏极同时连接，同时PMOS管P3的漏极还和NMOS管N1的栅极、NMOS管N2的栅极连接，所述NMOS管N1的栅极和NMOS管N2的栅极相互连接；
所述NMOS管N1的源极和PMOS管P4的源极连接，所述NMOS管N2的源极和肖特基二极管Q1的一端连接，所述肖特基二极管Q1的另一端和输出电流采样比较结构连接，并且和限流控制电压VIL连接，所述NMOS管N2的漏极和电阻R1的一端连接，电阻R1的另一端和输出电流采样比较结构连接后和LDO的功率管漏极的输出电压端连接；所述NMOS管N8的源极、NMOS管N9的源极、PMOS管P4的漏极、PMOS管P4的栅极相互连接后接地并和输出电流采样比较结构连接。
另外，电阻R1的另一端和PMOS管P6的源极连接；所述PMOS管P2的源极、PMOS管P1的源极连接后还分别和PMOS管P3的源极、NMOS管N8的源极、NMOS管N8的栅极、NMOS管N9的栅极连接；所述PMOS管P2的源极、PMOS管P1的源极连接后还和肖特基二极管Q1的另一端、限流控制电压VIL连接后又和NMOS管N5的漏极连接；NMOS管N3的源极、NMOS管N4的源极、NMOS管N7的源极、NMOS管N6的源极、NMOS管N5的源极相互连接后，经接地和NMOS管N8的源极、NMOS管N9的源极、PMOS管P4的漏极、PMOS管P4的栅极连接。
采样失调补偿结构存在三种工作状态：
1.低功耗状态
当低压差线性稳压器正常工作时，采样失调补偿结构处于低功耗状态。此时PMOS管P3管采样LDO功率管电流，电流值很小。PMOS管P3管提供给B点上拉电流小于下拉电流，B点的电压为零。NMOS管N1管、NMOS管N2管、PMOS管P4管均处于截止状态。同时，当LDO电路工作在轻载(空载)状态时，PMOS管P3管采样输出电流，限制了失调补偿结构的功耗电流，起到降低轻载(空载)功耗、提高效率的作用。
2.补偿准备状态
当低压差线性稳压器的负载电流达到设计的电流限制阈值时，采样失调补偿结构处于补偿准备状态，该状态对应电流采样比较结构的限流反馈控制建立状态。
此时随着LDO负载电流的增加，PMOS管P3管电流增加，B点的电位被提高。B点的电压等于NMOS管N1管、PMOS管P4管导通电压之和。此时限流控制电压VIL已经降低，输出电压VO仍然较高，为了防止补偿电流由VO流向VIL造成反向补偿，导致限流精度恶化，电路设计时在NMOS管N2管与VIL之间接肖特基二极管Q1。
3.补偿状态
当LDO工作在限流状态，并且负载电阻持续降低时，输出电压VO会逐渐降低。当输出电压VO降低到小于PMOS管P5(PMOS管P6)管阈值电压后NMOS管N2管导通，补偿电路开始工作。该状态对应电流采样比较结构的欠压状态。
在设计时保证PMOS管P4管与PMOS管P5管导通电压相等，NMOS管N1管与NMOS管N2管导通电压相等。当输出电压VO小于PMOS管P5管导通电压的同时NMOS管N2管开启，采样失调补偿电路开始工作。此时限制电流为：
Figure BDA0003660313000000121
公式M为LDO的功率管与PMOS管P2的比值；X为NMOS管N6和NMOS管N5的比值；Y为NMOS管N3和NMOS管N4的比值；ΔVDS为LDO功率管的源漏电压与PMOS管P2的源漏电压的差值；λ为沟道长度调制效应系数。
将上式如下：
Figure BDA0003660313000000122
由公式5可知，经补偿后的限制电流Ilimit随ΔVDS的变化率具有二阶特性。Ilimit随ΔVDS的一阶、二阶变化率均受电阻R1阻值的影响，设计合理的电阻R1可以得到最小的Ilimit变化范围。
图5所示为输出电流限制仿真情况，从图中可以看出，其中VO为LDO的输出电压，随负载电阻的减小而降低。Ilimit1曲线为电流失调补偿结构断开情况下的输出电流限制曲线，此时输出电流限制随输出电压的降低而明显增大，变化量约为110mA。Ilimit2曲线为电流失调补偿结正常工作状态下的输出电流限制曲线，输出电流限制随输出电压的降低变化较小，变化量约为8mA。
图6所示为本发明限流保护结构与运算放大器共同控制的反馈环路结构的示意图，从图中可以看到，限流保护结构采样LDO反馈控制环路中的LDO的功率管栅极电压Vg和输出电压VO。
当输出电流正常时，VIL电压为电源电压，NMOS管N10管线性导通，A点的电压低于B点的电压，NMOS管N12管不导通，PMOS管P7管关断，LDO电路处于正常工作状态。
当电路处于限流状态时，限流保护电流结构控制VIL电压降低，则NMOS管N10管阻抗增加，A点的电位升高。当A点的电压高于B点的电压时，NMOS管N12管电流导通，PMOS管P7管导通，FB电位被上拉，于是输出电流被限制。输出电流限制的精度主要由偏置电流精度决定。在偏置电流设计时，可通过高精度基准电流设计及在线修调技术实现高精度偏置电流。
以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。

Claims (8)

1.一种LDO的限流保护电路结构，其特征在于，包括LDO反馈控制环路和限流保护电路结构；所述LDO反馈控制环路包括误差放大器、驱动器、LDO的功率管和反馈电阻；
所述误差放大器的同相输入端和基准电压VREF连接，误差放大器的反向输入端和反馈电阻的一端连接，所述误差放大器的输出端和驱动器的一端连接，驱动器的另一端和LDO的功率管的栅极连接；LDO的功率管的漏极和反馈电阻的另一端连接；
所述限流保护电路结构分别与LDO的功率管的控制电压端、LDO的功率管的输出电压端连接，同时采样LDO的功率管的控制电压Vg与LDO的功率管的输出电压VO，随后将LDO的功率管的控制电压Vg与LDO的功率管的输出电压VO对比产生的限流控制电压VIL与误差放大器的输出电压叠加。
2.根据权利要求1所述的一种LDO的限流保护电路结构，其特征在于，所述限流保护电路结构包括采样失调补偿结构和输出电流采样比较结构；所述采样失调补偿结构和输出电流采样比较结构分别与LDO的功率管的控制电压端、LDO的功率管的输出电压端连接。
3.根据权利要求2所述的一种LDO的限流保护电路结构，其特征在于，所述输出电流采样比较结构包括PMOS管P1、PMOS管P2、PMOS管P5、PMOS管P6、NMOS管N3、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7、电流源Ib1、电流源Ib2；
所述PMOS管P1的栅极和PMOS管P2的栅极连接，同时还和LDO的功率管的控制电压端连接，所述PMOS管P2的源极和通过电流源Ib1连接后与PMOS管P1的源极连接；所述PMOS管P2的源极经过接电源电压后还和电流源Ib2连接，PMOS管P2的源极经过接电源电压和电流源Ib2连接后还分别和采样失调补偿结构连接、NMOS管N5的漏极连接；所述PMOS管P2的源极经过接电源电压后还和采样失调补偿结构连接；所述PMOS管P1的源极还和采样失调补偿结构连接；所述PMOS管P2的漏极和NMOS管N3的漏极连接，所述PMOS管P2的漏极还和PMOS管P5的源极连接；
所述PMOS管P1的漏极和NMOS管N4的漏极连接，并且和NMOS管N7的栅极连接；所述NMOS管N3的栅极和NMOS管N4的栅极连接，同时NMOS管N3的栅极和NMOS管N4的栅极还分别和PMOS管P1的漏极、NMOS管N7的栅极连接；所述NMOS管N3的源极、NMOS管N4的源极、NMOS管N7的源极、NMOS管N6的源极、NMOS管N5的源极相互连接后并接地；所述NMOS管N4的漏极还和NMOS管N7的栅极连接；所述NMOS管N7的漏极和PMOS管P6的漏极连接，并且NMOS管N7的漏极也和PMOS管P5的栅极以及PMOS管P6的栅极连接，PMOS管P5的栅极以及PMOS管P6的栅极互相连接；所述NMOS管N6的源极和LDO的功率管的输出电压端连接；
所述和PMOS管P5的漏极和NMOS管N6的漏极连接，PMOS管P5的漏极还和NMOS管N5的栅极以及NMOS管N6的栅极连接，NMOS管N5的栅极和NMOS管N6的栅极互相连接；所述NMOS管N5的漏极还和采样失调补偿结构连接。
4.根据权利要求2所述的一种LDO的限流保护电路结构，其特征在于，所述失调补偿结构包括NMOS管N1、NMOS管N2、NMOS管N8、NMOS管N9、电阻R1、肖特基二极管Q1、PMOS管P3、PMOS管P4、电流源Ib3、电流源Ib4；
所述PMOS管P3的栅极和LDO的功率管的控制电压端连接，PMOS管P3的源极和电流源Ib3连接后和输出电流采样比较结构连接，PMOS管P3的源极还和电流源Ib4连接后和NMOS管N8的漏极连接；所述PMOS管P3的源极还和电流源Ib4连接后分别和NMOS管N8的栅极、NMOS管N9的栅极连接，同时，NMOS管N8的栅极和NMOS管N9的栅极相连接；所述PMOS管P3的漏极和NMOS管N9的漏极、NMOS管N1的漏极同时连接，同时PMOS管P3的漏极还和NMOS管N1的栅极、NMOS管N2的栅极连接，所述NMOS管N1的栅极和NMOS管N2的栅极相互连接；
所述NMOS管N1的源极和PMOS管P4的源极连接，所述NMOS管N2的源极和肖特基二极管Q1的阴极连接，所述肖特基二极管Q1的阳极和输出电流采样比较结构连接，并且和限流控制电压VIL连接，所述NMOS管N2的漏极和电阻R1的一端连接，电阻R1的另一端和输出电流采样比较结构连接后和LDO的功率管的输出电压端连接；所述NMOS管N8的源极、NMOS管N9的源极、PMOS管P4的漏极、PMOS管P4的栅极相互连接后接地并和输出电流采样比较结构连接。
5.根据权利要求3或4所述的一种LDO的限流保护电路结构，其特征在于，所述电阻R1的另一端和PMOS管P6的源极连接；所述PMOS管P2的源极、PMOS管P1的源极连接后还分别和PMOS管P3的源极、NMOS管N8的源极、NMOS管N8的栅极、NMOS管N9的栅极连接；所述PMOS管P2的源极、PMOS管P1的源极连接后还和肖特基二极管Q1的阴极、限流控制电压VIL连接后又和NMOS管N5的漏极连接；
所述NMOS管N3的源极、NMOS管N4的源极、NMOS管N7的源极、NMOS管N6的源极、NMOS管N5的源极相互连接后，经接地和NMOS管N8的源极、NMOS管N9的源极、PMOS管P4的漏极、PMOS管P4的栅极连接。
6.根据权利要求1～5中任意一项所述的一种LDO的限流保护电路结构，其特征在于，在工作时，所述输出电流采样比较结构的状态包括低功耗状态、限流反馈控制建立状态和欠压状态；
当为低功耗状态正常工作，此时LDO正常工作；
当为限流反馈控制建立状态时，此时LDO的负载电流达到电流限制阈值；此时输出电流限制Ilimit为：
Ilimit＝M(XIb2+YIb1)；
其中，M为LDO的功率管与PMOS管P2的比值；X为NMOS管N6和NMOS管N5的比值；Y为NMOS管N3和NMOS管N4的比值；
当为欠压状态时，此时LDO在限流工作状态，此时输出电流限制Ilimit为：
Ilimit＝M(1+λ·ΔVDS)(XIb2+YIb1)；
其中，M为LDO的功率管与PMOS管P2的比值；X为NMOS管N6和NMOS管N5的比值；Y为NMOS管N3和NMOS管N4的比值；ΔVDS为LDO功率管的源漏电压与PMOS管P2的源漏电压的差值；λ为沟道长度调制效应系数。
7.根据权利要求1～5中任意一项所述的一种LDO的限流保护电路结构，其特征在于，在工作时，所述采样失调补偿结构的状态包括低功耗状态、补偿准备状态和补偿状态；
当采样失调补偿结构的状态为低功耗状态时，此时LDO正常工作；
当采样失调补偿结构的状态为补偿准备状态时，此时LDO的负载电流达到电流限制阈值；
当采样失调补偿结构的状态为补偿状态时，此时LDO在限流工作状态，此时输出电流限制Ilimit为：
Figure FDA0003660312990000041
其中，M为LDO的功率管与PMOS管P2的比值；X为NMOS管N6和NMOS管N5的比值；Y为NMOS管N3和NMOS管N4的比值；ΔVDS为LDO功率管的源漏电压与PMOS管P2的源漏电压的差值；λ为沟道长度调制效应系数。
8.根据权利要求7中任意一项所述的一种LDO的限流保护电路结构，其特征在于，当采样失调补偿结构的状态为补偿状态时，PMOS管P4与PMOS管P5的导通电压相等，NMOS管N1与NMOS管N2的导通电压相等。
CN202210571087.2A 2022-05-24 2022-05-24 一种ldo的限流保护电路结构 Active CN114879803B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210571087.2A CN114879803B (zh) 2022-05-24 2022-05-24 一种ldo的限流保护电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210571087.2A CN114879803B (zh) 2022-05-24 2022-05-24 一种ldo的限流保护电路结构

Publications (2)

Publication Number Publication Date
CN114879803A true CN114879803A (zh) 2022-08-09
CN114879803B CN114879803B (zh) 2023-07-04

Family

ID=82678175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210571087.2A Active CN114879803B (zh) 2022-05-24 2022-05-24 一种ldo的限流保护电路结构

Country Status (1)

Country Link
CN (1) CN114879803B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115963311A (zh) * 2023-03-15 2023-04-14 北京炎黄国芯科技有限公司 一种用于ldo限流的电流检测电路
CN115963882A (zh) * 2022-12-30 2023-04-14 南京微盟电子有限公司 一种线性稳压器限流控制电路
CN117707280A (zh) * 2024-02-05 2024-03-15 江苏润石科技有限公司 一种短路电流反馈限制的输出级控制电路及其应用
WO2024174851A1 (zh) * 2023-02-24 2024-08-29 唯捷创芯(天津)电子技术股份有限公司 一种具有限流功能的ldo电路、芯片及电子设备

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110003074A (ko) * 2009-07-03 2011-01-11 주식회사 하이닉스반도체 반도체 장치의 내부전압 생성회로
US20120049829A1 (en) * 2009-05-19 2012-03-01 Rohm Co., Ltd. Power Supply Apparatus and Electronic Device Provided With Same
US20120286751A1 (en) * 2011-05-12 2012-11-15 Kaoru Sakaguchi Voltage regulator
CN105680431A (zh) * 2016-03-25 2016-06-15 中国电子科技集团公司第五十八研究所 一种可调节限流保护电路
EP3041103A1 (en) * 2014-12-29 2016-07-06 Rockwell Automation Limited Circuit protection
CN105955387A (zh) * 2016-05-12 2016-09-21 西安电子科技大学 一种双环保护低压差ldo线性稳压器
CN106168828A (zh) * 2016-08-23 2016-11-30 电子科技大学 一种具有过流保护功能的供电电路
CN205830106U (zh) * 2016-07-15 2016-12-21 杭州矽瑞电子科技有限公司 一种恒流led驱动芯片
US9588541B1 (en) * 2015-10-30 2017-03-07 Qualcomm Incorporated Dual loop regulator circuit
CN206041473U (zh) * 2016-09-29 2017-03-22 西安微电子技术研究所 一种dc/dc变换器用短路保护电路
CN106774595A (zh) * 2017-01-09 2017-05-31 电子科技大学 一种用于低压差线性稳压器的过流保护电路
CN107066014A (zh) * 2017-06-29 2017-08-18 英麦科（厦门）微电子科技有限公司 一种超低功耗的低压差线性稳压器
CN208477417U (zh) * 2018-08-06 2019-02-05 厦门安斯通微电子技术有限公司 一种不增加静态电流的ldo限流结构
CN109633242A (zh) * 2019-01-07 2019-04-16 西安微电子技术研究所 一种大电流低功耗检测采集电路
CN110018707A (zh) * 2019-05-15 2019-07-16 中南大学 具有过流保护功能的低压差线性稳压器电路
US20200025807A1 (en) * 2016-04-27 2020-01-23 The University Of Bristol Voltage reference circuit, voltage detector and voltage detector system
CN111181535A (zh) * 2020-02-17 2020-05-19 西安微电子技术研究所 一种抗辐照配电限流开关电路
CN111414039A (zh) * 2020-04-03 2020-07-14 北京中电华大电子设计有限责任公司 一种采用片内补偿技术的线性稳压器电路
US20200333816A1 (en) * 2019-04-18 2020-10-22 Shanghai Huali Microelectronics Corporation LDO Circuit Device and Overcurrent Protection Circuit of LDO Circuit
CN112379718A (zh) * 2020-11-24 2021-02-19 无锡艾为集成电路技术有限公司 线性稳压器、电子设备及线性稳压器折返限流的方法
WO2022012603A1 (zh) * 2021-02-05 2022-01-20 上海芯龙半导体技术股份有限公司 用于开关电源的短路保护电路、芯片及系统

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120049829A1 (en) * 2009-05-19 2012-03-01 Rohm Co., Ltd. Power Supply Apparatus and Electronic Device Provided With Same
KR20110003074A (ko) * 2009-07-03 2011-01-11 주식회사 하이닉스반도체 반도체 장치의 내부전압 생성회로
US20120286751A1 (en) * 2011-05-12 2012-11-15 Kaoru Sakaguchi Voltage regulator
EP3041103A1 (en) * 2014-12-29 2016-07-06 Rockwell Automation Limited Circuit protection
US9588541B1 (en) * 2015-10-30 2017-03-07 Qualcomm Incorporated Dual loop regulator circuit
CN105680431A (zh) * 2016-03-25 2016-06-15 中国电子科技集团公司第五十八研究所 一种可调节限流保护电路
US20200025807A1 (en) * 2016-04-27 2020-01-23 The University Of Bristol Voltage reference circuit, voltage detector and voltage detector system
CN105955387A (zh) * 2016-05-12 2016-09-21 西安电子科技大学 一种双环保护低压差ldo线性稳压器
CN205830106U (zh) * 2016-07-15 2016-12-21 杭州矽瑞电子科技有限公司 一种恒流led驱动芯片
CN106168828A (zh) * 2016-08-23 2016-11-30 电子科技大学 一种具有过流保护功能的供电电路
CN206041473U (zh) * 2016-09-29 2017-03-22 西安微电子技术研究所 一种dc/dc变换器用短路保护电路
CN106774595A (zh) * 2017-01-09 2017-05-31 电子科技大学 一种用于低压差线性稳压器的过流保护电路
CN107066014A (zh) * 2017-06-29 2017-08-18 英麦科（厦门）微电子科技有限公司 一种超低功耗的低压差线性稳压器
CN208477417U (zh) * 2018-08-06 2019-02-05 厦门安斯通微电子技术有限公司 一种不增加静态电流的ldo限流结构
CN109633242A (zh) * 2019-01-07 2019-04-16 西安微电子技术研究所 一种大电流低功耗检测采集电路
US20200333816A1 (en) * 2019-04-18 2020-10-22 Shanghai Huali Microelectronics Corporation LDO Circuit Device and Overcurrent Protection Circuit of LDO Circuit
CN110018707A (zh) * 2019-05-15 2019-07-16 中南大学 具有过流保护功能的低压差线性稳压器电路
CN111181535A (zh) * 2020-02-17 2020-05-19 西安微电子技术研究所 一种抗辐照配电限流开关电路
CN111414039A (zh) * 2020-04-03 2020-07-14 北京中电华大电子设计有限责任公司 一种采用片内补偿技术的线性稳压器电路
CN112379718A (zh) * 2020-11-24 2021-02-19 无锡艾为集成电路技术有限公司 线性稳压器、电子设备及线性稳压器折返限流的方法
WO2022012603A1 (zh) * 2021-02-05 2022-01-20 上海芯龙半导体技术股份有限公司 用于开关电源的短路保护电路、芯片及系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
梅琦 等: "一种提高大电流LDO瞬态响应的技术", 《微电子学与计算机》, vol. 37, no. 10, pages 64 - 68 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115963882A (zh) * 2022-12-30 2023-04-14 南京微盟电子有限公司 一种线性稳压器限流控制电路
CN115963882B (zh) * 2022-12-30 2024-01-26 南京微盟电子有限公司 一种线性稳压器限流控制电路
WO2024174851A1 (zh) * 2023-02-24 2024-08-29 唯捷创芯(天津)电子技术股份有限公司 一种具有限流功能的ldo电路、芯片及电子设备
CN115963311A (zh) * 2023-03-15 2023-04-14 北京炎黄国芯科技有限公司 一种用于ldo限流的电流检测电路
CN115963311B (zh) * 2023-03-15 2023-05-12 北京炎黄国芯科技有限公司 一种用于ldo限流的电流检测电路
CN117707280A (zh) * 2024-02-05 2024-03-15 江苏润石科技有限公司 一种短路电流反馈限制的输出级控制电路及其应用
CN117707280B (zh) * 2024-02-05 2024-04-23 江苏润石科技有限公司 一种短路电流反馈限制的输出级控制电路及其应用

Also Published As

Publication number Publication date
CN114879803B (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
CN114879803A (zh) 一种ldo的限流保护电路结构
CN107102671B (zh) 低功耗快速瞬态响应低压差电压调整器
CN112462838B (zh) 过流限和折返点可调的低压差线性稳压器过流保护电路
US8624568B2 (en) Low noise voltage regulator and method with fast settling and low-power consumption
US8841897B2 (en) Voltage regulator having current and voltage foldback based upon load impedance
US9030186B2 (en) Bandgap reference circuit and regulator circuit with common amplifier
JP5008472B2 (ja) ボルテージレギュレータ
CN110320963B (zh) 低压差线性稳压电路
CN207488871U (zh) 一种采用新型缓冲器的cmos低压差线性稳压器
US20130033247A1 (en) Voltage regulator
US8476967B2 (en) Constant current circuit and reference voltage circuit
CN102681582A (zh) 低压差线性稳压电路
CN103383580B (zh) 自适应低压差线性稳压器
US9146570B2 (en) Load current compesating output buffer feedback, pass, and sense circuits
CN210691138U (zh) 线性稳压器电路
CN104298291A (zh) 低压差稳压器
CN112506260B (zh) 一种负载电流切换快速响应ldo电路
CN114167933A (zh) 低功耗快速瞬态响应的低压差线性稳压器电路
CN115542997B (zh) 一种支持双向电流的线性稳压器及控制方法
CN114510107A (zh) 一种改善全负载稳定性的ldo电路
US9240762B2 (en) Method and circuit for improving the settling time of an output stage
CN202372876U (zh) 一种具有频率补偿的低压差线性稳压器
CN106227287A (zh) 具有保护电路的低压差线性稳压器
CN115562419A (zh) 一种快速响应的低压差线性稳压电路
CN115268554B (zh) 一种低压差线性稳压器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant