CN220473900U - 一种双电流输出的线性稳压的功率驱动电路 - Google Patents

Abstract

本申请提供一种双电流输出的线性稳压的功率驱动电路，稳压模块输入端与电源模块电连接，电源模块提供参考电压；驱动模块与稳压模块输出端电连接，用于稳压模块输出电压修调；功率输出模块与驱动模块输出端电连接，用于控制功率管支路的电源对地电流，并控制电路输出电压；稳压模块输出电压经驱动模块修调后，再经功率输出模块输出。实现稳压电源的输出电压在电源电压VDD允许的范围之内既能对外输出电流，又能对内输入电流。实现了低功耗、避免芯片出现永久性损坏的情况。采样稳压环路和功率输出级隔离的电路结构，这种结构大大增加了电路的灵活性。

Description

一种双电流输出的线性稳压的功率驱动电路

技术领域

本申请涉及低压差线性稳压器模块，具体涉及一种功率驱动电路。

背景技术

线性稳压器模块被广泛用于电源系统，常用于实现稳定电压输出。发明人所了解到的线性稳压器常采用电阻分压型采样电路，以实现稳定的电压输出。

图1所示为发明人所知的一个电阻分压型线性稳压器的结构示意图，如图1所示为一个双电流输出的LDO（Low Dropout Regulator，低压差线性稳压器）电路，电压型运算放大器A1作为主运放，其负输入端外接参考电压，其输出端连接至PMOS（positive channelMetal Oxide Semiconductor，P型金属氧化物半导体场效应晶体管）输出功率管M1的栅极，再通过PMOS输出管M1的漏极反馈至电压型运算放大器A1的正向输入端，这种反馈形式称为单位增益负反馈。由于负反馈的作用，PMOS输出管M1的漏极电压等于电压型运算放大器A1的负向输入端的ref参考电压。

下拉电阻R1和R2对输出PMOS输出功率管 M1的栅极电压进行采样，其分压输出到电压型运算放大器A2的正向输入端。上拉电阻R3和R4对输出NMOS输出管M2的栅极电压进行采样，然后分压输出到电压型运算放大器A2的正端，同时在上拉电阻R3和R4至电源电压VDD之间串联了一个二极管接法的NMOS管M3，该管的作用是对电源电压VDD电压进行压降，防止NMOS输出管M2的电压过高导致NMOS输出管M2始终导通，同时也对该支路做了一个限流作用。

运算放大器A2作为辅助运放，运放的两个输入分别是对PMOS输出管 M1和NMOS输出管M2的栅极电压进行采样，然后将两者的误差放大，运算放大器A2输出连接至NMOS输出管M2的栅极，用于控制NMOS输出管M2的沟道电流。

发明人所知道的上述电路结构通过主运算放大器A1控制输出电压，辅助运算放大器A2控制输出电流，通过调整上拉电阻R1、R2和下拉电阻R3、R4的阻值或者各电阻值之间的比例，以控制主运放在控制输出电压时，通过辅助运放A2调整NMOS输出管M2的导通程度，从而控制PMOS输出管M1所在支路的支路电流-从VDD至GND的电流I_SG。

发明人所了解的上述电路结构，仅通过上拉电阻R1、R2和下拉电阻R3、R4的阻值或者比例调整，在实际应用中易出现输出电压的失真以及从VDD至GND较大的电流，尤其是在PMOS输出管M1输出大电流的时候。当NMOS输出管M2即将导通时，PMOS输出管M1会切换为关断状态，在PMOS输出管M1从打开至关断过程中，其所在环路会处于不稳定状态，导致输出电压的失真；另一种情形是在PMOS输出管M1还未切换为关断状态时，NMOS输出管M2已处于微弱导通状态，此时虽然不会出现输出电压失真，但是PMOS输出功率管1与NMOS输出功率管2同时打开会导致该支路上出现较大的VDD至GND的电流I_SG同时流过M1和M2管，若输出MOS管作为小功率输出，则I_SG不会很大；但是输出MOS管的宽长比非常大，此时的I_SG也会变得很大，这不仅造成了大量的功耗，而且在实际应用中会对芯片造成永久性的损坏。

实用新型内容

本申请提供一种双电流输出的线性稳压的功率驱动电路，稳压模块输入端与电源模块电连接，电源模块提供参考电压；驱动模块与稳压模块输出端电连接，用于稳压模块输出电压修调；功率输出模块与驱动模块输出端电连接，用于控制功率管支路的电源对地电流，并控制电路输出电压；稳压模块输出电压经驱动模块修调后，再经功率输出模块输出。

稳压模块包括第一运算放大器、第一P型金属氧化物管、第一N型金属氧化物管、第二运算放大器；第一运算放大器正输入端接参考电压、输出端接第一P型金属氧化物管栅极、负输入端接第一P型金属氧化物管漏极；第一P型金属氧化物管源极接电压源；第二运算放大器正输入端接第一P型金属氧化物管栅极，第二运算放大器负输入端及输出端接第一N型金属氧化物管栅极。

驱动模块包括第三运算放大器、第四运算放大器、第五运算放大器、第一电容、第二电容、第二P型金属氧化物管、第二N型金属氧化物管、第三P型金属氧化物管、第三N型金属氧化物管、第四P型金属氧化物管、第四N型金属氧化物管；

第五运算放大器正输入端接第一P型金属氧化物管漏极、第一N型氧化物管漏极，其负输入端接功率输出模块，其输出端接第三运算放大器输出端、第四运算放大器输出端、第二N型金属氧化物管栅极、第二P型金属氧化物管栅极、第三P型金属氧化物管栅极、第三N型金属氧化物管栅极；

第三运算放大器、第四运算放大器的一个输入端分别接第一P型金属氧化物管栅极、第一N型金属氧化物管栅极；第一电容一端接第二N型金属氧化物管、第二P型金属氧化物管栅极，其另一端接第二N型金属氧化物管源极、第二P型金属氧化物管源极、第四P型金属氧化物管漏极；

第二电容一端接第三N型金属氧化物管、第三P型金属氧化物管栅极，其另一端接第三N型金属氧化物管源极、第三P型金属氧化物管源极、第四N型金属氧化物管漏极；

第四P型金属氧化物管、第四N型金属氧化物管的栅极接功率输出模块。

功率输出模块包括：第五P型金属氧化物管、第五N型金属氧化物管、第六运算放大器、第七运算放大器、第六P型金属氧化物管、第六N型金属氧化物管、第七P型金属氧化物管、第七N型金属氧化物管、第八P型金属氧化物管、第八N型金属氧化物管；

第五P型金属氧化物管、第五N型金属氧化物管栅极接稳压模块，用于输出电压控制；

第六P型金属氧化物管、第六N型金属氧化物管栅极连接驱动模块；

第八P型金属氧化物管、第八N型金属氧化物管栅极连接驱动模块；

第六运算放大器一输入端接第五N型金属氧化物管漏极、第五P型金属氧化物管漏极，另一输入端接第六P型金属氧化物管漏极，输出端接第七P型金属氧化物管栅极；

第七运算放大器一输入端接第五N型金属氧化物管漏极、第五P型金属氧化物管漏极，另一输入端接第七N型金属氧化物管源极、第八N型金属氧化物管漏极，其输出端接第七N型金属氧化物管栅极。

第五P型金属氧化物管、第六P型金属氧化物管栅极接第四P型金属氧化物管漏极；第五N型金属氧化物管、第八N型金属氧化物管栅极接第四N型金属氧化物管漏极；

第八P型金属氧化物管栅极接第四P型金属氧化物管栅极。

本申请所具有的有益效果如下：1、双向电流、轨至轨输出。采用互补的MOS输出结构可以同时实现这两个功能，使得稳压电源的输出电压在电源电压VDD允许的范围之内既能对外输出电流，也能对内输入电流。2、电流反馈降低功率管切换时出现大的I_SG（电源到地的电流），实现了低功耗、避免芯片出现永久性损坏的情况。通过电流反馈的形式要比单纯的电阻分压形式更稳定，让其中一个功率管去钳制另一个功率管的源漏电流的策略降低了电路调整时的难度。3、采样稳压环路和功率输出级隔离的电路结构，这种结构大大增加了电路的灵活性。当外界的应用条件改变时（不同场景对功率的需求不同），此结构只需要对功率管和驱动电路进行调整即可，而不需要再去考虑稳压环路的稳定性。

附图说明

图1为发明人所知道的背景技术中的一个电阻分压型线性稳压器的结构示意图

图2为基于本申请构思实施的一个电路框图

图3为基于本申请构思实施的一个驱动电路详细结构示意图。

具体实施方式

下面通过具体实施例，并结合附图，对本申请的具体实施方式作进一步具体说明。

本申请实施例为解决输出功率管由打开至关断的切换过程中环路不稳定导致输出电压的失真问题，同时避免因解决失真问题而带来的电路负载能力变弱的情况。如图2所示，本申请实施例将电路设计为稳压模块、驱动模块、功率输出模块、电源模块，电源模块为稳压模块提供电源，稳压模块输出电压、电流，驱动模块将提升电路负载能力，将稳压模块工作状态映射至功率输出模块，由功率输出模块实现输出电压、电流的稳定输出。

图3所示为本申请实施例中一个具体的实现方式，从图3左侧到右侧依次为稳压模块31、驱动模块32、功率输出模块33，在稳压模块31中使用宽长比较小的PMOS输出管M1和NMOS输出管M2，在PMOS输出管M1在由打开至关断的切换过程中使得NMOS输出管M2保持微导通状态（始终有较小的电流流过），从而解决PMOS输出管M1和NMOS输出管M2的失真问题。

使用宽长比较小的PMOS输出管M1和NMOS输出管M2会导致整个电路的负载能力变弱，因此在回路中增加一级驱动电路，通过将PMOS输出管M1、NMOS输出管M2的工作状态分别映射至PMOS输出管M8、NMOS输出管M14上，从而提升整个电路的负载能力，除此之外，还需要隔绝驱动电路对原电路的干扰。

如图3所示的稳压模块31中，调整主运放A1的反馈环路，背景技术方案中，主运放仅使用了电压型运算放大器的电压单位增益负反馈一种形式的接法，在本申请的一个实施例中，运算放大器的反馈形式用一个可修改的反馈网络代替（通常是成比例的电阻反馈网络），使得电路中输入输出电压的比例可以根据需求调整，让电路的应用更加灵活；另外，PMOS输出管M1和NMOS输出管M2的宽长被定在一个较小的量级，以使得其输出的电流大约在最终功率管的输出电流的千分之一左右。

图3中所示的驱动模块32，对稳压模块31中PMOS输出管M1和NMOS输出管M2的栅极电压和输出电压进行采样。驱动模块32中运算放大器A3从PMOS输出管M1栅极电压采样，运算放大器A4从NMOS输出管M2栅极电压采样，以确保驱动模块32对稳压模块31环路的影响降至最低。电路信号经过采样后，PMOS输出管M1的栅极电压会在信号处理后接到功率输出模块33中的PMOS输出管M8的栅极，NMOS输出管M2的栅极电压会在信号处理后接到功率输出模块33中的NMOS输出管M14的栅极。因为稳压模块31的PMOS输出管M1、NMOS输出管M2和功率输出模块33中的PMOS输出管M8、NMOS输出管M14尺寸差距过大，导致无法直接将前一级的MOS输出管的栅压如果直接放在后一级的MOS输出管上，从而无法获得相同的输出电压。为了实现功率输出模块33与稳压模块31的输出电压相同，需要一个增益较高的电压型输入运放，其输入端一端接前一级运放的输出，一端接后一级运放的输出，其输出电压可对采样过后的PMOS输出管M1和NMOS输出管M2的栅极电压进行修调，使得前一级的输出电压等于后一级的输出电压。PMOS输出管M8和NMOS输出管M14作为输出管，与PMOS输出管M1和NMOS输出管M2同样采用了互补的输出接法，目的是使输出电压的输出范围能达到轨至轨的输出。事实上，只有在不输出电流的情况下，输出才能到达电源和地；若存在输出电流，则还需考虑MOS管的导通电阻，因此设计时通常会采用大宽长比的MOS管并联，以降低其导通内阻的损耗。

为了防止PMOS输出管M8和NMOS输出管M14同时导通，产生较大的VDD至GND的电流I_SG，本申请实施例中添加了一种电流反馈的方式，通过分别对流过PMOS输出管M8和NMOS输出管M14的源漏电流进行采样，缩小为原来的千分之一，最后通过电流反馈的形式分别反馈至NMOS输出管M14和PMOS输出管M8的栅极处。将NMOS输出管M14的采样电流灌入PMOS输出管M8的栅极，使得PMOS输出管M8的栅极电压上升，从而限制PMOS输出管M8的源漏电流；同样的将PMOS输出管M8的采样电流作为NMOS输出管M14的栅极的抽取电流，使得NMOS输出管M14的栅极电压降低，从而限制NMOS输出管M14的源漏电流。这样一来，通过PMOS输出管M8和NMOS输出管M14的互相钳制，防止了功率管支路处出现较大的VDD至GND的电流。

驱动模块32设计两个低负载能力（相对于电压型运算放大器A5而言）的连接成单位增益负反馈形式的电压型运算放大器A3、A4对PMOS输出管M1和NMOS输出管功率M2的栅极电压进行等比例的复制，以提升该电压的负载能力，同时这两个运放还能起到驱动电路和稳压环路隔离的作用。同时，电压型运算放大器A5的两个输入端分别接到PMOS输出管M1和NMOS输出管M2的共漏级输出端和PMOS输出管M8和NMOS输出管M14的共漏级输出端，其输出端直接连接到电压型运算放大器A3和A4的输出端对两个采样电压进行修调。

采样电压修调后分别接入NMOS管M3与PMOS管M4、NMOS管M5与PMOS管M6两对推挽结构的栅极输入端，分别在NMOS管M3、PMOS管M4的栅极和漏极跨接电容C1，在NMOS管M5与PMOS管M6的栅极和漏极跨接电容C2，以对环路进行密勒补偿，增大电路的相位裕度。两对推挽结构是为了防止两路反馈电流接在一起互相抵消，从而电路起不到两个输出功率管的输出电流互相钳制的作用。推挽结构的输出分别接到PMOS输出功率管M8和NMOS输出功率管M14的栅极上，控制两个输出功率管的输出电流。

功率输出模块33中，PMOS采样管M9、M11和NMOS采样管M16、M12分别对PMOS输出管M8和NMOS输出管M14的源漏电流进行采样，电压型运算放大器A6输入端分别接PMOS输出管M8漏极、PMOS采样管M9漏极，输出端接PMOS采样管M11栅极。运算放大器A7输入端分别接NMOS输出管M14源极、NMOS采样管M16漏极，输出端接NMOS采样管12栅极。运算放大器A6、A7保证PMOS采样管M9和NMOS采样管M16的源漏压差VDS与PMOS输出管M8和NMOS输出管M14的源漏压差VDS相同，以确保采样电流的精确性。最后采样电流通过PMOS电流镜M10、M7和NMOS电流镜M15、M13按一定的比例缩小后，再分别反馈至PMOS输出管M8的栅极和NMOS输出管M14的栅极，反馈的电流通过对两个功率管的栅极电压进行修调，实现两个功率管电流的互相钳制功能。

上述实施例仅列举了较佳的具体技术方案及技术手段，不排除在本申请权利要求范围内，有其他可以解决该技术问题的等换技术手段的替换形式，也应当理解为本发明要求保护的内容。

Claims (5)

1.一种双电流输出的线性稳压的功率驱动电路，其特征在于，稳压模块输入端与电源模块电连接，所述电源模块提供参考电压；驱动模块与所述稳压模块输出端电连接，用于稳压模块输出电压修调；功率输出模块与所述驱动模块输出端电连接，用于控制功率管支路的电源对地电流，并控制电路输出电压；所述稳压模块输出电压经所述驱动模块修调后，再经所述功率输出模块输出。

2.根据权利要求1所述的一种双电流输出的线性稳压的功率驱动电路，其特征在于，所述稳压模块包括第一运算放大器、第一P型金属氧化物管、第一N型金属氧化物管、第二运算放大器；所述第一运算放大器正输入端接参考电压、输出端接第一P型金属氧化物管栅极、负输入端接第一P型金属氧化物管漏极；所述第一P型金属氧化物管源极接电压源；所述第二运算放大器正输入端接第一P型金属氧化物管栅极，所述第二运算放大器负输入端及输出端接第一N型金属氧化物管栅极。

3.根据权利要求2所述的一种双电流输出的线性稳压的功率驱动电路，其特征在于，所述驱动模块包括第三运算放大器、第四运算放大器、第五运算放大器、第一电容、第二电容、第二P型金属氧化物管、第二N型金属氧化物管、第三P型金属氧化物管、第三N型金属氧化物管、第四P型金属氧化物管、第四N型金属氧化物管；

所述第五运算放大器正输入端接所述第一P型金属氧化物管漏极、第一N型氧化物管漏极，其负输入端接所述功率输出模块，其输出端接所述第三运算放大器输出端、第四运算放大器输出端、第二N型金属氧化物管栅极、第二P型金属氧化物管栅极、第三P型金属氧化物管栅极、第三N型金属氧化物管栅极；

所述第三运算放大器、第四运算放大器的一个输入端分别接第一P型金属氧化物管栅极、第一N型金属氧化物管栅极；所述第一电容一端接第二N型金属氧化物管、第二P型金属氧化物管栅极，其另一端接第二N型金属氧化物管源极、第二P型金属氧化物管源极、第四P型金属氧化物管漏极；

所述第二电容一端接第三N型金属氧化物管、第三P型金属氧化物管栅极，其另一端接第三N型金属氧化物管源极、第三P型金属氧化物管源极、第四N型金属氧化物管漏极；

所述第四P型金属氧化物管、第四N型金属氧化物管的栅极接所述功率输出模块。

4.根据权利要求1所述的一种双电流输出的线性稳压的功率驱动电路，其特征在于，所述功率输出模块包括：第五P型金属氧化物管、第五N型金属氧化物管、第六运算放大器、第七运算放大器、第六P型金属氧化物管、第六N型金属氧化物管、第七P型金属氧化物管、第七N型金属氧化物管、第八P型金属氧化物管、第八N型金属氧化物管；

所述第五P型金属氧化物管、第五N型金属氧化物管栅极接所述稳压模块，用于输出电压控制；

所述第六P型金属氧化物管、第六N型金属氧化物管栅极连接所述驱动模块；

所述第八P型金属氧化物管、第八N型金属氧化物管栅极连接所述驱动模块；

所述第六运算放大器一输入端接第五N型金属氧化物管漏极、第五P型金属氧化物管漏极，另一输入端接第六P型金属氧化物管漏极，输出端接第七P型金属氧化物管栅极；

所述第七运算放大器一输入端接第五N型金属氧化物管漏极、第五P型金属氧化物管漏极，另一输入端接第七N型金属氧化物管源极、第八N型金属氧化物管漏极，其输出端接第七N型金属氧化物管栅极。

5.根据权利要求3所述的一种双电流输出的线性稳压的功率驱动电路，其特征在于，所述功率输出模块包括：第五P型金属氧化物管、第五N型金属氧化物管、第六运算放大器、第七运算放大器、第六P型金属氧化物管、第六N型金属氧化物管、第七P型金属氧化物管、第七N型金属氧化物管、第八P型金属氧化物管、第八N型金属氧化物管；

所述第五P型金属氧化物管、第六P型金属氧化物管栅极接所述第四P型金属氧化物管漏极；

所述第八P型金属氧化物管栅极接所述第四P型金属氧化物管栅极，所述第八N型金属氧化物管栅极连接所述第四N型金属氧化物管漏极；

所述第六运算放大器一输入端接第五N型金属氧化物管漏极、第五P型金属氧化物管漏极，另一输入端接第六P型金属氧化物管漏极，输出端接第七P型金属氧化物管栅极；

所述第七运算放大器一输入端接第五N型金属氧化物管漏极、第五P型金属氧化物管漏极，另一输入端接第七N型金属氧化物管源极、第八N型金属氧化物管漏极，其输出端接第七N型金属氧化物管栅极。