CN114995571A - 一种高阶曲率补偿的带隙基准电路 - Google Patents

一种高阶曲率补偿的带隙基准电路 Download PDF

Info

Publication number
CN114995571A
CN114995571A CN202210683727.9A CN202210683727A CN114995571A CN 114995571 A CN114995571 A CN 114995571A CN 202210683727 A CN202210683727 A CN 202210683727A CN 114995571 A CN114995571 A CN 114995571A
Authority
CN
China
Prior art keywords
resistor
circuit
coupled
amplifier
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210683727.9A
Other languages
English (en)
Other versions
CN114995571B (zh
Inventor
宋宇
陈立新
熊海峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Taisi Microelectronics Co ltd
Original Assignee
Shanghai Taisi Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Taisi Microelectronics Co ltd filed Critical Shanghai Taisi Microelectronics Co ltd
Priority to CN202210683727.9A priority Critical patent/CN114995571B/zh
Publication of CN114995571A publication Critical patent/CN114995571A/zh
Application granted granted Critical
Publication of CN114995571B publication Critical patent/CN114995571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种高阶曲率补偿的带隙基准电路，包括PTAT电流产生电路、高阶零温电流产生电路和高阶带隙基准产生电路；所述PTAT电流产生电路输出与绝对温度成正比的电流IPTAT和偏置于PTAT电流的电压VBE；所述高阶带隙基准产生电路包括：PMOS管P2、PMOS管P3、PMOS管P4、NMOS管NZ1、NMOS管NZ2、放大器U2、OP2电路、放大器U3、OP3电路、电阻Rf1、电阻Rf2、电阻Rf3、电阻Rf4、电阻R301、电阻R302、电阻R4、电阻R5、电阻R6、三极管Q3和三极管Q4；所述高阶零温电流产生电路包括：PMOS管P1、电阻R2、放大器U1和op1电路；本发明实现了温度系数小于2ppm/℃的带隙基准电路。

Description

一种高阶曲率补偿的带隙基准电路
技术领域
本发明涉及一种带隙基准电路技术领域，具体为一种高阶曲率补偿的带隙基准电路。
背景技术
带隙基准电路是一种提供基准电压或基准电流的电路，具有与工艺、温度变化等几乎无关的优点，广泛用于高精度的比较器、数据转换器及其他模拟集成电路中，目前对于带隙基准电路的设计，尽可能的保持精准输出精度的同时降低带隙基准电路工作时的温度系数。
带隙基准电路的曲率补偿，简单理解为一个带隙基准是一个类似抛物线的有曲率特性的温度曲线，理想目标是将这个横坐标是温度，纵坐标是电压的这个曲线，补偿为一个直线，通过计算补偿的高阶带隙基准HPREF，能够算出在某个温度范围内的偏差值，该偏差值越小，温度系数越小，曲率补偿越明显。
经过对市场上的带隙基准电路设计研究发现，现有技术中的带隙基准电路都是基于典型的带隙基准电路的架构上改进设计的，无法在温度系数低于2ppm/℃的情况下还具有良好的曲率补偿功能。
现有技术已经不能满足现阶段人们的需求，基于现状，急需对现有技术进行改革。
发明内容
本发明的目的在于提供一种高阶曲率补偿的带隙基准电路，以解决上述背景技术中提出的问题。
本发明提供如下技术方案一种高阶曲率补偿的带隙基准电路，包括：PTAT电流产生电路，高阶零温电流产生电路，高阶带隙基准产生电路；
所述PTAT电流产生电路输出与绝对温度成正比的电流IPTAT和偏置于PTAT电流的电压VBE；
所述高阶带隙基准产生电路包括：PMOS管P2、PMOS管P3、PMOS管P4、NMOS管NZ1、NMOS管NZ2、放大器U2、OP2电路、放大器U3、OP3电路、电阻Rf1、电阻Rf2、电阻Rf3、电阻Rf4、电阻R301、电阻R302、电阻R4、电阻R5、电阻R6、三极管Q3和三极管Q4；
所述高阶零温电流产生电路包括：PMOS管P1、电阻R2、放大器U1和OP1电路；
作为优选的，所述IPTAT加载到电阻R6，所述VBE加载到NMOS管NZ1的栅极；
作为优选的，所述电阻R6与PTAT电流产生电路之间输出高阶补偿的带隙基准电压HPREF，且HPREF又加载到放大器U1的第一路输入端；
作为优选的，所述PMOS管P1的漏极其中一路耦接到电阻R2，且另一路耦接到放大器U1的第二路输入端，所述放大器U1的供电端耦接OP1电路；
作为优选的，所述放大器U2的第一路输入端与输出端之间耦接电阻Rf1，所述放大器U2的供电端耦接OP2电路；
作为优选的，所述放大器U2的输出端耦接到放大器U3的第一路输入端，所述放大器U3的供电端耦接OP3电路；
所述OP1电路和OP3电路可以采用相同电路结构，且该OP电路是一种NMOS作为输入的普通运算放大器，可以使得IP≈IN；所述OP2电路采用的电路结构与所述OP1电路和OP3电路不同，该OP电路是一种PMOS作为输入的普通运算放大器，也可以使得IP≈IN；
本发明具有如下有益效果：
本发明摆脱了经典的带隙基准电路结构，设计出一种全新的带隙基准电路的电路结构，且实现了温度系数小于2ppm/℃的具有高阶曲率补偿的带隙基准电路。
附图说明
图1为本发明整体电路结构示意图；
图2为本发明PTAT电流产生电路的实施例电路示意图；
图3为本发明OP1电路和OP3电路的实施例电路示意图；
图4为本发明OP2电路的实施例电路示意图；
图5为本发明将图1的电路带入到EAD仿真软件工具中输出的模拟仿真示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参考图1，在本发明提供一实施例，用于阐述说明带隙基准电路的结构组成，包括：PTAT电流产生电路，高阶零温电流产生电路，高阶带隙基准产生电路；
所述PTAT电流产生电路输出与绝对温度成正比的电流IPTAT和偏置于PTAT电流的电压VBE；
所述高阶带隙基准产生电路包括：PMOS管P2、PMOS管P3、PMOS管P4、NMOS管NZ1、NMOS管NZ2、放大器U2、OP2电路、放大器U3、OP3电路、电阻Rf1、电阻Rf2、电阻Rf3、电阻Rf4、电阻R301、电阻R302、电阻R4、电阻R5、电阻R6、三极管Q3和三极管Q4；
所述高阶零温电流产生电路包括：PMOS管P1、电阻R2、放大器U1和OP1电路；
所述IPTAT加载到电阻R6，所述VBE加载到NMOS管NZ1的栅极；
所述PMOS管P2、PMOS管P3、PMOS管P4的源极以及NMOS管NZ1、NMOS管NZ2的漏极耦接供电端VDD；所述PMOS管P2、PMOS管P1共栅极耦接放大器U1的输出端，所述PMOS管P2的漏极耦接三极管Q3的发射极，且所述NMOS管NZ2的栅极也耦接到三极管Q3的发射极，且NMOS管NZ2的源极其中一路耦接到电阻R302，且另一路通过耦接电阻Rf2耦接到放大器U2的第一路输入端；所述NMOS管NZ1的源极其中一路耦接电阻R301，且另一路通过耦接电阻Rf3耦接到放大器U2的第二路输入端；所述放大器U2的第二路输入端还耦接电阻Rf4，且所述放大器U2的第一路输入端与输出端之间耦接电阻Rf1，所述放大器U2的供电端耦接OP2电路；所述放大器U2的输出端耦接到放大器U3的第一路输入端，所述放大器U3的供电端耦接OP3电路，且放大器U3的输出端耦接到PMOS管P3、PMOS管P4的栅极，且所述PMOS管P3的漏极其中一路耦接到放大器U3的第二路输入端，且另一路耦接电阻R4；所述电阻R6通过耦接电阻R5耦接到三极管的发射极，所述电阻R5与电阻R6组成分压电路，在电阻R5与电阻R6之间取一分压点耦接到PMOS管P4的漏极；所述电阻R6与PTAT电流产生电路之间输出高阶补偿的带隙基准电压HPREF，且HPREF又加载到放大器U1的第一路输入端；所述PMOS管P1的漏极其中一路耦接到电阻R2，且另一路耦接到放大器U1的第二路输入端，所述放大器U1的供电端耦接OP1电路；
作为本发明的优选实施例，本发明中的PTAT电流产生电路有多种，在本实施例中，PTAT电流产生电路会输出IPTAT(与绝对温度成正比的电流)和VBE(偏置于PTAT电流的电压)，且高阶零温电流产生电路中的NMOS管NZ1、NZ2是零阈值的NMOS管；
参考图3，OP1电路和OP3电路可以采用相同电路结构的如图3所示的OP电路，且该OP电路是一种NMOS作为输入的普通运算放大器，该OP电路在图1的电路中，实现了由图3所示的OP电路分别和PMOS管P1和PMOS管P3组成的两个负反馈结构的运算放大器，以图3的OP电路和PMOS管P1为例，对负反馈具体说明：HPREF输入到OP电路的负向输入端IN，正反馈端IP与电阻R2和PMOS管P1漏极连接，当正向输入端IP变高，OP电路的输出端OUT也变高，输入到PMOS管P1的栅极，则PMOS管P1的漏极变低，回到正向输入端IP，将正向输入端IP调低，至此实现了负反馈，根据运算放大器的虚短原理，可以使得正向输入端IP≈负向输入端IN，可以看作正向输入端IP的电压等于负向输入端IN的电压；
参考图4，OP2电路是一种PMOS作为输入的运算放大器，图4的OP2电路和图1中的电阻Rf1组成了负反馈的运算放大器，负反馈具体说明：电阻Rf1跨接在OP2电路的负向输入端IN端和输出端OUT，负向输入端IN端如果变高，OUT将变低，通过电阻Rf1回到负向输入端IN端，将负向输入端IN调节调低，至此实现了负反馈，根据运算放大器的虚短原理，该电路在图1的电路中可以使得IP≈IN，可以看作正向输入端IP的电压等于负向输入端IN的电压；
已知三极管基射电压公式：
Figure BDA0003697261550000041
其中，VG0是三极管中的硅在零K温度下的带隙电压；η是工艺相关的常量；T为工作温度，Tr是参考温度；IC为集电极电流，α是温度相关的集电极电流IC的温度阶数，；
Figure BDA0003697261550000051
K是玻尔兹曼常数，q是电子电荷；
当IC是IPTAT时，α≈1；当IC近似是零温度电流时，α≈0.
参考图2，在图2中的电流
Figure BDA0003697261550000052
其中，K是玻尔兹曼常数，q是电子电荷，且三极管Q1和三极管Q2的尺寸比为Q1:Q2＝1:N；
图1中的高阶补偿的带隙基准电压：
Figure BDA0003697261550000053
其中，VC为OP2电路的输出电压；
参考图1，在实施例中，NMOS管NZ1和电阻R301与NMOS管NZ2和电阻R302分别为相同的源极跟随器，实现了VA-VB＝VA1-VB1；电阻Rf1、电阻Rf2、电阻Rf3、电阻Rf4和OP2电路构成了减法器，实现了VA1-VB1＝VC；具体原理如下：
由基尔霍夫电流定律和MOS管栅极为高阻态可得(即流入OP2两个输入端IN和IP的电流几乎为0)：
Figure BDA0003697261550000054
Figure BDA0003697261550000055
由负反馈放大器的两个输入端虚短原理可知：IP＝IN，
令Rf1＝Rf2＝Rf3＝Rf4，上面两式化简可得：VB1-VA1＝VC＝VB-VA；
在高阶零温电流产生电路中，PMOS管P1的电流为HPREF/R2；
因为PMOS管P1和PMOS管P2的栅极电压和源极电压相等，且PMOS管P1的宽长比等于PMOS管P2，所以，PMOS管P1和PMOS管P2的电流相等，因此，三极管Q3的偏置电流为HPREF/R2，近似为零温电流，所以，三极管Q3的VBE电压中，α≈0，则：
Figure BDA0003697261550000056
图2中三极管Q1的偏置电流是PTAT电流，所以，三极管Q1的VBE电压中α≈1，则：
Figure BDA0003697261550000057
所以：
Figure BDA0003697261550000061
其中，VD是电阻R4和PMOS管P3漏极连接点的电压，所以，流过PMOS管P3的电流为VD/R4，因为PMOS管P3和PMOS管P4宽长比相同，且栅极电压和源极电压相等，流过PMOS管P4的电流等于PMOS管P3的电流。
将上述公式带入可得：
Figure BDA0003697261550000062
Figure BDA0003697261550000063
其中，VBE_Q4是α≈1的基射电压，所以可得：
Figure BDA0003697261550000064
通过，
Figure BDA0003697261550000065
和
Figure BDA0003697261550000066
即可得到零温度HPREF。
在实施例中，上述推导高阶补偿的带隙基准电压公式中，是理想情况下，实际上，由于受环境影响与元器件的性能影响，
Figure BDA0003697261550000067
和
Figure BDA0003697261550000068
两项式子不完全会等于0，
Figure BDA0003697261550000069
和
Figure BDA00036972615500000610
两项式子相加，在本次实例使用的工艺，所选温度范围内输出的基准电压最大和最小的偏差ΔV≈300uV,VG0一般为1.2V。
在实施例中，需要说明的是，温度系数通常以ppm/℃表示，对于基准电压而言,1ppm/℃表示当环境温度在某个参考点(通常是25℃)每变化1℃,输出电压偏离其标称值的百万分之一，HPREF的计算结果即为在某个温度范围内的偏差值；
PPM(温度系数)的计算公式如下：
Figure BDA00036972615500000611
其中，VG0是25℃时的HPREF电压值，125是选择了-40℃～85℃这个范围，由85-(-40)所得CRANGE＝125，所以，
Figure BDA0003697261550000071
参考图5，在实施例中，为了证明上述实施例推导的正确性，本发明通过EAD仿真软件工具，将图1所示的实际电路带入模拟仿真，仿真结果如图5所示，横坐标是温度，纵坐标是HPREF电压，B点是HPREF曲线在-40℃～85℃的最低点，A点是HPREF曲线在-40℃～85℃的最高点，ΔV≈0.2mV，典型值为1.161V，所以，仿真结果为1.4ppm/℃，本发明采用了一种全新高阶带隙基准电路架构，实现了温度系数小于2ppm/℃的带隙基准电路，由于HPREF温度系数越小，曲率补偿越明显，所以本发明在实现温度系数小于2ppm/℃情况下，曲率补偿的表现更加明显(基准电压表现为随着温度变化很小)。
在实施例中，所有的MOS管的指标是基于5V MOSFET的通用参数做参考，具体根据所选工艺有所变动。
尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换,凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种高阶曲率补偿的带隙基准电路，包括PTAT电流产生电路，所述PTAT电流产生电路输出与绝对温度成正比的电流IPTAT和偏置于PTAT电流的电压VBE；其特征在于：实现温度系数小于2ppm/℃的带隙基准电路；
所述带隙基准电路还包括：高阶零温电流产生电路和高阶带隙基准产生电路；
所述高阶带隙基准产生电路包括：PMOS管P2、PMOS管P3、PMOS管P4、NMOS管NZ1、NMOS管NZ2、放大器U2、OP2电路、放大器U3、OP3电路、电阻Rf1、电阻Rf2、电阻Rf3、电阻Rf4、电阻R301、电阻R302、电阻R4、电阻R5、电阻R6、三极管Q3和三极管Q4；
所述高阶零温电流产生电路包括：PMOS管P1、电阻R2、放大器U1和OP1电路；
所述IPTAT加载到电阻R6，所述VBE加载到NMOS管NZ1的栅极；
所述PMOS管P2、PMOS管P3和PMOS管P4的源极以及NMOS管NZ1、NMOS管NZ2的漏极耦接供电端VDD，所述PMOS管P2、PMOS管P1共栅极耦接放大器U1的输出端，所述PMOS管P2的漏极耦接三极管Q3的发射极，所述NMOS管NZ2的栅极也耦接到三极管Q3的发射极；
所述NMOS管NZ1的源极其中一路耦接电阻R301，且另一路通过耦接电阻Rf3耦接到放大器U2的第二路输入端；所述放大器U2的第二路输入端还耦接电阻Rf4，且所述放大器U2的第一路输入端与输出端之间耦接电阻Rf1，所述放大器U2的供电端耦接OP2电路；
所述放大器U2的输出端耦接到放大器U3的第一路输入端，所述放大器U3的供电端耦接OP3电路，且放大器U3的输出端耦接到PMOS管P3、PMOS管P4的栅极，且；
所述电阻R6与PTAT电流产生电路之间输出高阶补偿的带隙基准电压HPREF，且HPREF又反馈加载到放大器U1的第一路输入端；
所述PMOS管P1的漏极其中一路耦接到电阻R2，且另一路耦接到放大器U1的第二路输入端，所述放大器U1的供电端耦接OP1电路。
2.根据权利要求1所述的一种高阶曲率补偿的带隙基准电路，其特征在于：NMOS管NZ2的源极其中一路耦接到电阻R302，且另一路通过耦接电阻Rf2耦接到放大器U2的第一路输入端。
3.根据权利要求1所述的一种高阶曲率补偿的带隙基准电路，其特征在于：所述PMOS管P3的漏极其中一路耦接到放大器U3的第二路输入端，且另一路耦接电阻R4。
4.根据权利要求1所述的一种高阶曲率补偿的带隙基准电路，其特征在于：所述电阻R6通过耦接电阻R5耦接到三极管Q4的发射极，所述电阻R5与电阻R6组成分压电路，在电阻R5与电阻R6之间取一分压点耦接到PMOS管P4的漏极。
5.根据权利要求1所述的一种高阶曲率补偿的带隙基准电路，其特征在于：所述OP1电路和OP3电路采用相同电路结构，且所述OP1电路和OP3电路结构为一种NMOS作为输入的普通运算放大器。
6.根据权利要求1所述的一种高阶曲率补偿的带隙基准电路，其特征在于：所述OP2电路与所述OP1电路和OP3电路的采用的OP电路结构不同，所述OP2电路为一种PMOS作为输入的普通运算放大器。
7.根据权利要求1所述的一种高阶曲率补偿的带隙基准电路，其特征在于：所述OP1电路、OP2电路和OP3电路的正向输入端IP的电压与反向输入端IN的电压相等。
8.根据权利要求1所述的一种高阶曲率补偿的带隙基准电路，其特征在于：所述高阶补偿的带隙基准电压的计算公式为：
Figure FDA0003697261540000021
其中，VBE_Q4为三极管Q4偏置于PTAT电流的基极发射电压，VC为OP2电路输出电压。
9.根据权利要求1所述的一种高阶曲率补偿的带隙基准电路，其特征在于：带隙基准电路的温度系数小于2ppm/℃的计算公式为：
Figure FDA0003697261540000022
其中，ΔV是选择的温度范围内的HPREF最大和最小电压差值，VG0是三极管中的硅在零K温度下的带隙电压，VG0取1.2V。
10.根据权利要求1所述的一种高阶曲率补偿的带隙基准电路，其特征在于：所述NMOS管NZ1和电阻R301与NMOS管NZ2和电阻R302分别为相同的源极跟随器；且，
所述电阻Rf1、电阻Rf2、电阻Rf3、电阻Rf4和OP2电路构成了减法器。
CN202210683727.9A 2022-06-16 2022-06-16 一种高阶曲率补偿的带隙基准电路 Active CN114995571B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210683727.9A CN114995571B (zh) 2022-06-16 2022-06-16 一种高阶曲率补偿的带隙基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210683727.9A CN114995571B (zh) 2022-06-16 2022-06-16 一种高阶曲率补偿的带隙基准电路

Publications (2)

Publication Number Publication Date
CN114995571A true CN114995571A (zh) 2022-09-02
CN114995571B CN114995571B (zh) 2024-03-08

Family

ID=83034818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210683727.9A Active CN114995571B (zh) 2022-06-16 2022-06-16 一种高阶曲率补偿的带隙基准电路

Country Status (1)

Country Link
CN (1) CN114995571B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146730A1 (en) * 2007-12-06 2009-06-11 Industrial Technology Research Institue Bandgap reference circuit
CN102981545A (zh) * 2012-12-03 2013-03-20 东南大学 一种高阶曲率补偿的带隙基准电压电路
CN104714588A (zh) * 2015-01-05 2015-06-17 江苏芯力特电子科技有限公司 一种基于vbe线性化的低温漂带隙基准电压源
CN107045370A (zh) * 2017-06-20 2017-08-15 上海灿瑞科技股份有限公司 一种具有高阶温度补偿的带隙基准电压源电路
CN109062310A (zh) * 2018-07-13 2018-12-21 厦门芯豪科技有限公司 一种带高阶曲率补偿的低功耗带隙基准电路
CN109254612A (zh) * 2018-09-13 2019-01-22 重庆邮电大学 一种高阶温度补偿的带隙基准电路
CN109725672A (zh) * 2018-09-05 2019-05-07 南京浣轩半导体有限公司 一种带隙基准电路及高阶温度补偿方法
CN110377091A (zh) * 2019-08-16 2019-10-25 电子科技大学 一种高阶补偿带隙基准源

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146730A1 (en) * 2007-12-06 2009-06-11 Industrial Technology Research Institue Bandgap reference circuit
CN102981545A (zh) * 2012-12-03 2013-03-20 东南大学 一种高阶曲率补偿的带隙基准电压电路
CN104714588A (zh) * 2015-01-05 2015-06-17 江苏芯力特电子科技有限公司 一种基于vbe线性化的低温漂带隙基准电压源
CN107045370A (zh) * 2017-06-20 2017-08-15 上海灿瑞科技股份有限公司 一种具有高阶温度补偿的带隙基准电压源电路
CN109062310A (zh) * 2018-07-13 2018-12-21 厦门芯豪科技有限公司 一种带高阶曲率补偿的低功耗带隙基准电路
CN109725672A (zh) * 2018-09-05 2019-05-07 南京浣轩半导体有限公司 一种带隙基准电路及高阶温度补偿方法
CN109254612A (zh) * 2018-09-13 2019-01-22 重庆邮电大学 一种高阶温度补偿的带隙基准电路
CN110377091A (zh) * 2019-08-16 2019-10-25 电子科技大学 一种高阶补偿带隙基准源

Also Published As

Publication number Publication date
CN114995571B (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
US10599176B1 (en) Bandgap reference circuit and high-order temperature compensation method
CN106959723B (zh) 一种宽输入范围高电源抑制比的带隙基准电压源
US6891358B2 (en) Bandgap voltage reference circuit with high power supply rejection ratio (PSRR) and curvature correction
CN108052154B (zh) 一种无运放高阶低温漂带隙基准电路
CN110362144B (zh) 基于指数补偿的低温漂高电源抑制比带隙基准电路
CN109491440B (zh) 一种电压参考电路
CN101630176B (zh) 低电压cmos带隙基准电压源
CN102270008B (zh) 宽输入带曲率补偿的带隙基准电压源
CN110320954B (zh) 一种基于凹凸曲率补偿的低温漂带隙基准电路
CN216719001U (zh) 一种基于Brokaw结构的低温漂带隙基准电压源
CN107272817A (zh) 一种带预调制电压不含运放的电压模带隙基准电路
CN111045470B (zh) 一种低失调电压高电源抑制比的带隙基准电路
CN113157041A (zh) 一种宽输入带隙基准电压源
CN101149628B (zh) 一种基准电压源电路
CN115586809A (zh) 一种指数型温度补偿带隙基准电压源及其补偿方法
CN111026221A (zh) 一种工作在低电源电压下的电压基准电路
CN115857608B (zh) 耗尽管实现宽范围内高阶温度补偿的带隙基准源
CN108181968B (zh) 一种基准电压产生电路
CN215340874U (zh) 一种带隙基准的零温度系数电流产生电路
CN114995571A (zh) 一种高阶曲率补偿的带隙基准电路
CN113655841B (zh) 一种带隙基准电压电路
CN115840486A (zh) 一种曲率补偿带隙基准电路
CN111273722B (zh) 一种高电源抑制比的双环控制带隙基准电路
CN115016591B (zh) 一种低温漂的带隙基准电路
CN115016583B (zh) 一种低压带隙基准电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant