CN102147631B - 一种非带隙电压基准源 - Google Patents

Abstract

本发明公开了一种非带隙电压基准源。本发明的基准电压源，采用Vtn提取电路和Vtp提取电路分别提取正比于Vtn的电流和正比于Vtp的电流，通过两股电流在电流模基准电路上进行线性叠加，实现了Vtn和Vtp的相互补偿，进而产生零温度系数的基准电压。本发明利用PMOS和NMOS阈值电压的线性化，得到零温度系数的电压基准，使得基准电压源克服了传统基准源中V_BE非线性温度的影响。

Description

一种非带隙电压基准源

技术领域

本发明属于电子技术领域，特别涉及一种电压基准源（Voltage Reference）的设计。

背景技术

电压基准源广泛应用于振荡器、锁相环（PLL，Phase-Locked Loop）和数据转换器等各种模拟和数模混合集成电路中，其基准电压的温度系数（TC，Temperature Coefficient）和电源抑制比（PSRR，Power Supply Rejection Ratio）很大程度上决定了系统性能的优劣。

基于V_BE和热电压V_T如附图1所示，由于误差放大器的钳位作用，使得V_X与V_Y两点的电压基本相等，即V_X=V_Y=V_BE2，同时，两边电路中的电流也相等，则有：

$I_X=I_Y=\frac{V_{\mathrm{BE}2}-V_{\mathrm{BE}1}}{R_1}=\frac{V_T\ln N}{R_1}$

由于

则电流为正比于绝对温度（PTAT，Proporational To Absolute Temperature）电流，此电流经过电流镜的镜像以后，便成为整个芯片的偏置电流。

根据电流的表达式，可以得出带隙电压的表达式为：

由于V_T为正温度系数，同时V_BE2为负温度系数，合理的调节系数

的大小，便可以在一定温度下实现基准随温度的变化为零，从而为整个芯片提供了一个随温度变化很小的基准参考电压。

然而由于V_BE的非线性，只进行一阶补偿，基准电压的温度系数较大，为了获得更好的温度特性，需对V_BE进行高阶补偿，但这会使基准源的电路更复杂，功耗更大。此外，为了使带隙基准与标准CMOS工艺兼容，从而选择衬底PNP来产生V_T，其中，NMOS管的阈值电压为Vtn，PMOS管的阈值电压为Vtp。如果选择工作在亚阈区的MOS管得到V_T，虽然能够实现低功耗，但MOS管的亚阈区特性受工艺偏差影响较大。在文献“Ka Nang Leung,PhilioK.T.Mok A CMOS Voltage Reference Based on Weighted△V_GS for CMOS Low-DropoutLinear Regulators..IEEE J Solid-State Circuits,2003,38(1):146-150”也提出了基于△V_GS的电压基准，但温度系数较大。同时还有人提出了基于阈值电压的基准电压，但电路结构复杂，工作电压高，功耗大，并且输出电压为2.67V，不便于低压系统应用。

发明内容

本发明的目的是为了解决现有的基准电压源存在的问题，提出了一种非带隙电压基准源。

本发明的技术方案是：一种非带隙电压基准源，包括第一启动电路、第二启动电路、Vtn提取电路、Vtp提取电路和电流模基准电路，其中，所述的第一启动电路用于使Vtp提取电路正常工作，所述的第二启动电路用于使Vtn提取电路正常工作，所述Vtn提取电路用于提取正比于Vtn的电流，所述Vtp提取电路用于提取正比于Vtp的电流，所述电流模基准电路用于镜像正比于Vtn和Vtp的电流，产生基准电压，其中，所述Vtn为NMOS管的阈值电压，所述Vtp为PMOS管的阈值电压。

所述Vtn提取电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第二电阻；其中，第一PMOS管的栅极与第三PMOS管的栅极相连，第一PMOS管的源极与第三PMOS管的源极接电源电压，第一PMOS管的漏极与第二PMOS管的源极相连，第三PMOS管的漏极与第四PMOS管的源极相连，第三PMOS管的栅极与漏极连接；第二PMOS管的栅极与第四PMOS管的栅极相连，并且第四PMOS管的栅极与漏极相连；第二PMOS管的漏极与第一NMOS管的漏极相连，第四PMOS管的漏极与第三NMOS管的漏极相连，第一NMOS管的源极与第二NMOS管的漏极相连，第三NMOS管的源极与第二电阻的一端相连，而第二电阻的另一端和第二NMOS管的源极接地，并且第一NMOS管的栅极与漏极连接，第二NMOS管的栅极与漏极连接，第三NMOS管的源极为输出端，第三NMOS管的栅极与第一NMOS管的栅极相连。

所述Vtp提取电路包括第五PMOS管、第六PMOS管、第七PMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管和第一电阻；其中，第五PMOS管的源极和第一电阻的一端接电源电压，第五PMOS管的漏极与第七PMOS管的源极相连，第六PMOS管的源极与第一电阻的另一端相连，第六PMOS管的漏极与第四NMOS管的漏极相连，第六PMOS管的栅极与第七PMOS管的栅极相连，第七PMOS管的漏极与第六NMOS管的漏极相连，并且第五PMOS管的栅极与漏极相连，第七PMOS管的栅极与漏极相连；第四NMOS管的源极与第五NMOS管的漏极相连，第六NMOS管的源极与第七NMOS管的漏极相连，第四NMOS管的栅极与第六NMOS管的栅极相连，第五NMOS管的源极与第七NMOS管的源极接地，二者的栅极相连，同时第四NMOS管的栅极与漏极相连，第五NMOS管的栅极与漏极相连。

本发明的有益效果：本发明提出的非带隙电压基准源，采用Vtn提取电路和Vtp提取电路分别提取正比于Vtn的电流和正比于Vtp的电流，通过两股电流在电流模基准电路上进行线性叠加，实现了Vtn和Vtp的相互补偿，进而产生零温度系数的基准电压。本发明利用PMOS和NMOS阈值电压的线性化，得到零温度系数的电压基准，使得电压基准源克服了传统基准源中V_BE非线性温度的影响。

附图说明

图1为传统的带隙基准电压基准源原理图。

图2本发明的电压基准源的结构框图。

图3为本发明的电压基准源的电路原理图。

图4为本发明的电压基准源的阈值电压的提取电路。

图5为本发明的电压基准源的等效示意图。

图6为本发明实施例的电压基准源的V_X的温度特性和dV_X/dT的温度特性曲线图。

图7为本发明实施例的电压基准源的V_y的温度特性和dV_y/dT的温度特性曲线图

图8为本发明实施例的电压基准源的电源抑制比示意图。

图9为本发明实施例的电压基准源的温度特性曲线图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步阐述。

本发明所设计的非带隙电压基准源结构框图如图2所示，包括第一启动电路101、第二启动电路102、Vtn提取电路103、Vtp提取电路104和电流模基准电路105，其中，所述的第一启动电路101用于使Vtp提取电路104正常工作，所述的第二启动电路102用于使Vtn提取电路103正常工作，所述Vtn提取电路103用于提取正比于Vtn的电流，所述Vtp提取电路104用于提取正比于Vtp的电流，所述电流模基准电路105用于镜像正比于Vtn和Vtp的电流，产生基准电压。

启动电路只在电路上电时发挥作用，当电路启动完成以后，启动模块停止工作，避免了启动电路对后面电路的影响。启动电路使得Vtp和Vtn提取电路正常工作，提取正比于Vtn和Vtp的电流。电流模基准电路主要是镜像正比于Vth的电流，通过两股电流在电阻上的线性叠加，实现Vtn和Vtp的补偿，产生基准电压。

如图3所示，第一启动电路101和第二启动电路102分别由五个晶体管构成。启动电路结构简单有效。第一启动电路101的四个晶体管MS1、MS2、MS3和MS4为反相器接法，四个管子的栅极连接在一起，并且栅极连接Vtp提取电路104的D点，以及电流模基准电路的MP9管，MS1和MS2漏极连接，并与MS5的栅极相连，MS5的漏极与Vtp提取电路104的C点相连。第二启动电路102的四个晶体管MS6、MS7、MS8和MS9为反相器接法，四个晶体管的栅极连接在一起，并且栅极连接Vtn提取电路103的B点，以及电流模基准电路105的MN8管，MS8和MS9漏极连接，并与MS10的栅极相连，MS10的漏极与Vtn提取电路的A点相连。第一启动电路101的N管MS2、MS3、MS4和第二启动电路102的P管MS6、MS7、MS8采用三个管子串联，是为了增加L（即MOS管的栅长），合理设置反相器的翻转点，使得基准电路正常工作时，反相器的导通电流小，有助于降低功耗。

电流模基准电路105由两个P管MP8、MP9，两个N管MN8、MN9以及一个电阻R3组成，镜像与Vtp和Vtn正比的电流，叠加在R3上产生基准电压。其中，MP8管的栅极和MP9管的栅极分别与Vtp提取电路中的第五PMOS管的栅极和第七PMOS管的栅极相连，MP8的源极与电源电压相连，MP8管的漏极与MP9管的源极相连，MP9管的漏极与MN8管的漏极相连，同时与R3电阻的一端相连，R3电阻的另一端接地，MN8管的源极与MN9管的漏极相连，MN9管的源极接地，MN8管的栅极和MN9管的栅极分别连接于Vtn提取电路中的第一NMOS管的栅极和源极。

整体电路中的电阻R1、R2和R3采用相同的高阻值电阻，可以消除电阻温度特性对基准电压的影响，此外，高阻值电阻可以节省芯片面积，降低芯片成本。

如图4所示，Vtn提取电路103包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3和第二电阻R2。其中，第一PMOS管MP1的栅极与第三PMOS管MP3的栅极相连，第一PMOS管的源极与第三PMOS管的源极接电源电压，第一PMOS管MP1的漏极与第二PMOS管MP2的源极相连，第三PMOS管MP3的漏极与第四PMOS管MP4的源极相连，第二PMOS管的栅极与第四PMOS管的栅极相连，并且第四PMOS管的栅极与漏极相连；第二PMOS管MP2的漏极与第一NMOS管MN1的漏极相连，第四PMOS管MP4的源极与第三NMOS管MN3的漏极相连，第一NMOS管MN1的源极与第二NMOS管MN2的漏极相连，第一NMOS管MN1的栅极与第二NMOS管MN2的栅极相连，第三NMOS管MN3的源极与第二电阻的一端相连，第二电阻R2的另一端和第二NMOS管MN2的源极接地，并且第一NMOS管的栅极与与漏极连接、第二NMOS管的栅极与漏极连接，第三NMOS管的源极为输出端。

通过自偏置结构的电路产生与电源电压无关的电流，MP1、MP2和MP3、MP4组成CASCODE结构，使得电流镜像更精确，有助于提高电源抑制比PSRR。其中MP3和MP4的宽长比相等，MP1和MP2的宽长比相等，并且MP3和MP4的宽长比是MP1和MP2的4倍，从而使得流过MN1、MN2和MN3的电流为I_DS1=I_DS2=1/4I_DS3。此外，为了兼容数字CMOS工艺，MN1和MN3的衬底都接地。为了减小衬偏效应的影响，把MN1、MN2和MN3的宽长比都设置为其它NMOS管宽长比的4倍。增大宽长比，可以减小MN2的V_GS，此外，I_DS1=I_DS2=1/4I_DS3，在宽长比相同的情况下，可以近一步缩小MN2的V_GS和V_X的差距，使得MN1与MN3的源端电压更加近似相等，从而减小衬偏效应的影响。

如图4所示，Vtp提取电路104包括第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7和第一电阻R1。其中，第五PMOS管MP5的源极和第一电阻R1的一端接电源电压，第五PMOS管MP5的漏极与第七PMOS管的源极相连，第六PMOS管MP6的源极与第一电阻R1的另一端相连，第六PMOS管MP6的漏极与第四NMOS管MN4的漏极相连，第六PMOS管MP6的栅极与第七PMOS管MP7的栅极相连，第七PMOS管MP7的漏极与第六NMOS管MN6的漏极相连，并且第五PMOS管的栅极与漏极相连，第七PMOS管MP7的栅极与漏极相连；第四NMOS管MN4的源极与第五NMOS管MN5的漏极相连，第六NMOS管MN6的源极与第七NMOS管MN7的漏极相连，第四NMOS管的栅极与第五NMOS管的栅极相连，第五NMOS管MN5的源极与第七NMOS管MN7的源极接地，二者的栅极相连，同时第四NMOS管MN4的栅极与漏极相连，第五NMOS管MN5的栅极与漏极相连。

本发明非带隙电压基准源采用两种相似的电路结构提取正比于Vtn的电流和正比于Vtp的电流，通过两股电流在公共电阻上的线性叠加，实现Vtn和Vtp的相互补偿。电路结构简单，工作电压低，功耗小，并且输出电压仅为597.3mV，便于低压系统应用。

MOS管阈值电压的表达式为：

$V_t={\mathrm{\φ}}_{\mathrm{ms}}+2{\mathrm{\φ}}_f-\frac{Q_{\mathrm{SS}}}{C_{\mathrm{OX}}}+\mathrm{\γ}(\sqrt{2{\mathrm{\φ}}_f+V_{\mathrm{SB}}}-\sqrt{2{\mathrm{\φ}}_f})$ 公式(1)

其中， $\mathrm{\γ}=\sqrt{2\mathrm{q\ϵ}{N}_A}/C_{\mathrm{ox}},$ ${\mathrm{\φ}}_f=\frac{\mathrm{kT}}{q}\ln [N_A\exp \left(\frac{E_g}{2\mathrm{kT}}\right)/\sqrt{N_C{N}_V}],$ φ_ms是费米势力，φ_f是费米能级，Q_SS是栅氧化层电荷，C_OX是单位面积的栅氧化层电容，q是电子电荷量，ε是介电常数，N_A是掺杂浓度，E_g是禁带宽度，N_C是导带有效状态密度，N_V是价带有效状态密度，k代表玻尔兹曼常数，T是绝对温度。

假设φ_ms、Q_SS和C_OX与温度无关，对阈值电压求温度T的导数有：

$\frac{d{V}_t}{\mathrm{dT}}=2\frac{d{\mathrm{\φ}}_f}{\mathrm{dx}}+\mathrm{\γ}(2\frac{d{\mathrm{\φ}}_f}{\mathrm{dT}}+\frac{{\mathrm{dV}}_{\mathrm{SB}}}{\mathrm{dT}})/2\sqrt{2{\mathrm{\φ}}_f+V_{\mathrm{SB}}}$ 公式(2)

对费米能级求温度T的倒数有：

$\frac{d{\mathrm{\φ}}_f}{\mathrm{dT}}=\frac{\mathrm{kT}}{q}(-\frac{E_g}{2k{T}^2})+\frac{k}{q}[N_A\exp \left(\frac{E_g}{2\mathrm{kT}}\right)/\sqrt{N_C{N}_V}]$ 公式(3)

整理得：

$\frac{d{\mathrm{\φ}}_f}{\mathrm{dT}}=-\frac{E_g}{2\mathrm{qT}}+\frac{{\mathrm{\φ}}_f}{T}$ 公式(4)

把公式（4）代入公式（2）有：

$\frac{d{V}_t}{\mathrm{dT}}=-\frac{1}{T}(\frac{E_g}{2q}-{\mathrm{\φ}}_f)(2+\frac{\mathrm{\γ}}{\sqrt{2{\mathrm{\φ}}_f+V_{\mathrm{SB}}}})+\frac{\mathrm{\γ}}{\sqrt{2{\mathrm{\φ}}_f+V_{\mathrm{SB}}}}\frac{d{V}_{\mathrm{SB}}}{\mathrm{dT}}$ 公式(5)

假设V_SB=0，则：

$\frac{d{V}_t}{\mathrm{dT}}=-\frac{1}{T}(\frac{E_g}{2q}-{\mathrm{\φ}}_f)(2+\frac{\mathrm{\γ}}{\sqrt{2{\mathrm{\φ}}_f}})$ 公式(6)

因此，阈值电压与温度不是线性关系，温度系数绝对值会随着温度的增加而减小，与三极管基极发射极电压降V_BE的温度系数相反。

Vtn和Vtp近似与温度成近似线性关系，因此两者相互补偿，可以得到温度特性较好的基准电压。图5给出了电压基准源的等效示意图。首先产生两路分别与PMOS和NMOS阈值电压成正比的电压Vtp和Vtn，通过设置合理的系数K₁，K₂，使得两者的温度系数相抵消，从而得到低温度系数或零温度系数的基准电压。

标准CMOS工艺，P衬底掺杂浓度低于N阱的掺杂浓度，由于N管做在P衬底中，P管做在N阱中，因此N_A大于N_D，φ_{f_N}小于φ_{f_P}，带入公式（5）得|dV_tn/dT|>|dV_tp/dT|，又由于|V_tp|>V_tn,因此：

V_REF=K₁V_tp-K₂V_tn    公式(7)

当即K₁/K₂=K_tn/K_tp，得到零温基准电压。

由图4可得：

V_GS1+V_GS2=V_GS3+V_X    公式(8)

这里，V_GS1、V_GS2、V_GS3分别表示MN1、MN2、MN3管的栅源电压，V_X为电阻R2上的电压。

对于每一个MOS管，由平方律公式：

$I_{\mathrm{DS}}=\frac{1}{2}K{(V_{\mathrm{GS}}-V_{\mathrm{tn}})}^2(K={\mathrm{\μ}}_n{C}_{\mathrm{OX}}\left(\frac{W}{L}\right))$ 公式(9)

可得：

$V_{\mathrm{GS}}=V_{\mathrm{tn}}+\sqrt{\frac{{2I}_{\mathrm{DS}}}{K}}$ 公式(10)

把公式（10）代入公式（8），即有

$V_X=(V_{\mathrm{tn}1}+\sqrt{\frac{{2I}_{\mathrm{DS}1}}{K_1}})+(V_{\mathrm{tn}3}+\sqrt{\frac{{2I}_{\mathrm{DS}2}}{K_2}})-(V_{\mathrm{tn}3}+\sqrt{\frac{{2I}_{\mathrm{DS}3}}{K_3}})$ 公式(11)

这里，I_DS1、I_DS2、I_DS3分别表示流过MN1、MN2、MN3管的电流。

又：I_DS1=I_DS2=1/4I_DS3和K₁=K₂=K₃，则：

V_X=V_tn1+V_tn2-V_tn3    公式(12)

忽略衬偏效应的影响，因此V_X=V_tn，即在X点提取出NMOS的阈值电压。V_X和dV_X/dT的温度特性仿真曲线如图6所示，V_X随着温度的增加，近似线性的减小，dV_X/dT的绝对值随着温度的增加，逐渐减小，与理论分析一致。

同理分析图(4)可得：

V_DD-V_Y=|V_tp1|+|V_tp2|-|V_tp3|    公式(13)

忽略衬偏效应，因此V_DD-V_Y=|V_tp|。V_DD-V_Y和d(V_DD-V_Y)/dT的温度特性仿真曲线如图7所示，V_DD-V_Y随着温度的增加，近似线性的减小，d(V_DD-V_Y)/dT的绝对值随着温度的增加，逐渐减小，并且|dV_tn/dT|>|dV_tp/dT|与理论分析吻合。

由Vtn提取电路分析知道，流过R1的电流为(V_DD-V_Y)/R1，流过R2的电流为V_X/R2，(V_DD-V_Y)/R1通过MP8和MP9镜像与V_X/R2通过MN8和MN9镜像，叠加在R3上产生基准电压。MP8和MP9与MP1和MP2的镜像比例为A，MN8和MN9与MN1和MN2的镜像比例为B，则R3上的压降为：

$V_{\mathrm{REF}}=(A\frac{\left|V_{\mathrm{tp}}\right|}{R1}-B\frac{V_{\mathrm{tn}}}{R2})R3$ 公式(14)

由于Vtn和Vtp的提取电路，都存在衬偏效应，两者相减，几乎可以抵消，因此忽略衬偏效应对基准电压的影响是合理的。

对基准电压求温度的导数有：

$\frac{{\mathrm{dV}}_{\mathrm{REF}}}{\mathrm{dT}}=\frac{A\×R3}{R1}(\frac{d\left|V_{\mathrm{tp}}\right|}{\mathrm{dT}}-\frac{B\×R1}{A\×R2}\frac{{\mathrm{dV}}_{\mathrm{tn}}}{\mathrm{dT}})$ 公式(15)

系数A×R3/R1用来设置基准电压的输出值，满足不同应用系统；系数(B×R3)/(A×R2)用来补偿V_tn和V_tp的温度系数，从而实现零温电压。图8是3.6V电源电压条件下电压基准源的电源抑制比，低频时为73dB。图9给出了电压基准源的温度特性，由于阈值电压的温度系数不是绝对的线性，而是随着温度的升高逐渐减小，并且|dV_tn/dT|>|dV_tp/dT|，因此基准电压的温度系数不是零。在0~130℃温度范围内，基准电压变化1mV，即温度系数为13ppm。

由于自偏置结构存在两个平衡点，即零点和正常工作点。因此图3中，设计了第一启动电路101和第二启动电路102，避免了自偏置结构上电时工作在零点。图3中，电路上电时，如果B点电平为低，经过MS6、MS7、MS8和MS9组成的反相器，输出高电平到MS10的栅，MS10开启，A点被拉低，MP4和MP5导通，电流灌入MN1和MN3，B点抬高，MN1、MN2和MN3开启，电路摆脱零点，Vtn提取电路开始正常工作。此时，B点电位为2V_GS，经过反相器输出为低，MS10关断，启动电路不工作。同理分析，第一启动电路101能够使得Vtp提取电路正常工作，因此整个电压基准能够正常工作。第一启动电路101的N管和第二启动电路102的P管采用三个管子串联，是为了增加L，合理设置反相器的翻转点，使得基准电路正常工作时，反相器的导通电流小，有助于降低功耗。

本发明利用CMOS阈值电压和温度的线性关系，利用阈值电压温度系数的相抵消而得到零温度系数的电压基准。设计电路中不涉及双极晶体管，从而避免了其带来的温度影响。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (3)

1.一种非带隙电压基准源，其特征在于，包括第一启动电路、第二启动电路、Vtn提取电路、Vtp提取电路和电流模基准电路，其中，所述的第一启动电路用于使Vtp提取电路正常工作，所述的第二启动电路用于使Vtn提取电路正常工作，所述Vtn提取电路用于提取正比于Vtn的电流，所述Vtp提取电路用于提取正比于Vtp的电流，所述电流模基准电路用于镜像正比于Vtn和Vtp的电流，产生基准电压，其中，所述Vtn为NMOS管的阈值电压，所述Vtp为PMOS管的阈值电压；

所述Vtn提取电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第二电阻；其中，第一PMOS管的栅极与第三PMOS管的栅极相连，第一PMOS管的源极与第三PMOS管的源极接电源电压，第一PMOS管的漏极与第二PMOS管的源极相连，第三PMOS管的漏极与第四PMOS管的源极相连，第三PMOS管的栅极与漏极连接；第二PMOS管的栅极与第四PMOS管的栅极相连，并且第四PMOS管的栅极与漏极相连；第二PMOS管的漏极与第一NMOS管的漏极相连，第四PMOS管的漏极与第三NMOS管的漏极相连，第一NMOS管的源极与第二NMOS管的漏极相连，第三NMOS管的源极与第二电阻的一端相连，而第二电阻的另一端和第二NMOS管的源极接地，并且第一NMOS管的栅极与漏极连接，第二NMOS管的栅极与漏极连接，第三NMOS管的源极为输出端，第三NMOS管的栅极与第一NMOS管的栅极相连；

所述的Vtp提取电路包括第五PMOS管、第六PMOS管、第七PMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管和第一电阻；其中，第五PMOS管的源极和第一电阻的一端接电源电压，第五PMOS管的漏极与第七PMOS管的源极相连，第六PMOS管的源极与第一电阻的另一端相连，第六PMOS管的漏极与第四NMOS管的漏极相连，第六PMOS管的栅极与第七PMOS管的栅极相连，第七PMOS管的漏极与第六NMOS管的漏极相连，并且第五PMOS管的栅极与漏极相连，第七PMOS管的栅极与漏极相连；第四NMOS管的源极与第五NMOS管的漏极相连，第六NMOS管的源极与第七NMOS管的漏极相连，第四NMOS管的栅极与第六NMOS管的栅极相连，第五NMOS管的源极与第七NMOS管的源极接地，二者的栅极相连，同时第四NMOS管的栅极与漏极相连，第五NMOS管的栅极与漏极相连。

2.根据权利要求1所述的非带隙电压基准源，其特征在于，所述的电流模基准电路由PMOS管MP8、MP9，NMOS管MN8、MN9以及电阻R3组成，其中，MP8管的栅极和MP9管的栅极分别与Vtp提取电路中的第五PMOS管的栅极和第七PMOS管的栅极相连，MP8的源极与电源电压相连，MP8管的漏极与MP9管的源极相连，MP9管的漏极与MN8管的漏极相连，同时与R3电阻的一端相连，R3电阻的另一端接地，MN8管的源极与MN9管的漏极相连，MN9管的源极接地，MN8管的栅极和MN9管的栅极分别连接于Vtn提取电路中的第一NMOS管的栅极和源极。

3.根据权利要求1所述的非带隙电压基准源，其特征在于，所述的第三PMOS管和第四PMOS管的宽长比相等，第一PMOS管和第二PMOS管的宽长比相等，并且第三PMOS管和第四PMOS管的宽长比是第一PMOS管和第二PMOS管的4倍。

Images