CN103399606B - 一种低压非带隙基准电压源 - Google Patents

Abstract

本发明涉及集成电路技术。本发明公开了一种低压非带隙基准电压源。本发明的技术方案是，一种低压非带隙基准电压源，包括由CMOS晶体管电路构成的启动电路、第一电流产生电路、第二电流产生电路、第三电流产生电路和叠加输出电路。所述启动电路为整个电路提供启动偏置电压，所述第一电流产生电路产生一股与温度成正比的电流I_PTAT，所述第二电流产生电路产生一股与过驱动电压成正比的电流I_PTOD，所述第三电流产生电路产生一股与阈值电压成正比的电流I_PTTV，所述电流I_PTTV与温度成反比，所述叠加输出电路将电流I_PTAT与电流I_PTTV叠加输出基准电压V_REF。本发明的低压非带隙基准电压源工作电压低、输出可调、受工艺影响小、芯片面积小。

Description

一种低压非带隙基准电压源

技术领域

本发明涉及集成电路技术，特别涉及用于集成电路的低压非带隙基准电压源。

背景技术

基准电压源是集成电路芯片中非常重要的单元模块电路，它为芯片中诸多功能模块提供高精度的基准电压，如振荡器、锁相环、数模转换器等电路。基准电压的稳定性直接决定着整个电路性能的优劣。为了满足电路在恶劣的外部温度环境下可以正常工作，基准电压源必须具有非常高的温度稳定性，即非常小的温度系数。

传统的带隙基准电压源的工作原理是利用具有正温系数的热电压VT，与具有负温系数的双极型晶体管基极发射极电压VBE相互抵消，即基准电压VREF＝VBE+KVT，从而实现高温度稳定性的基准电压，其中系数K通过修调集成电路中的电阻阻值进行校正。但是由于VBE与温度的非线性关系，高阶温度系数导致基准电压在高温时出现较大偏差，往往需要进行复杂的高阶温度补偿设计。大大增加了电路设计难度，并且由于使用BJT(双极型晶体管)器件，芯片的面积比较大。正如文献“Ze-Kun Zhou,Yue Shi,Pei-Sheng Zhu,et al.A 1.6-V 25-uA5-ppm/℃Curvature-Compensated Bandgap Reference,IEEE TRANSACTIONS ON CIRCUITSAND SYSTEMS:2012,677-684.”中提出了一种带隙基准电压源，采用高阶曲率补偿技术对高温时的非线性问题进行了补偿，得到了较低的温度系数，但可以看出电路设计难度较大，并且实现BJT器件需要较大的芯片面积。为了避免带隙基准所带来的问题，非带隙CMOS基准电压源逐渐成为了研究者的热门研究方向，正如文献“Ueno,K.,Hirose,T.,Asai,T.,Amemiya,Y.A 300nW,7ppm/℃CMOS Voltage Reference Circuit based on Subthreshold MOSFETs,IEEEJournal of Solid-State Circuits:2009,2047-2054.”中提出的一种非带隙CMOS基准电压源，阈值电压提取电路所需要的最低工作电压受到限制，而且其输出基准电压固定为阈值电压V_TH0，不仅没有可调性，而且受工艺影响很大。

发明内容

本发明的目的是为了解决现有基准电压源存在的上述问题，提出了一种低压非带隙基准电压源。

本发明的技术方案是，一种低压非带隙基准电压源，包括由CMOS晶体管电路构成的启动电路、第一电流产生电路、第二电流产生电路、第三电流产生电路和叠加输出电路；所述CMOS晶体管电路包括十四只NMOS、十八只PMOS管、七只电阻和五只电容，具体连接关系如下：

第一至第十八PMOS管的源极接电源电压；第一PMOS管的栅极、第一电容的一端、第二电容的一端、第一至第五电阻的一端、第七电阻的一端、第一NMOS管的源极、第二NMOS管的源极以及第四至第十四NMOS管的源极均接地电位；第一PMOS管的漏极、第二PMOS管的栅极均与第一电容的另一端相连接；第二PMOS管的漏极、第四PMOS管的漏极、第二NMOS管的漏极、第一NMOS管的栅极均与第二电容的另一端相连接；第三PMOS管的栅极与漏极相连接，并与第四PMOS管、第五PMOS管、第六PMOS管、第九PMOS管、第十八PMOS管的栅极以及第一NMOS管的漏极相连接；第五PMOS管的漏极与第三NMOS管的栅极和漏极均相连接；第三NMOS管的源极与第一电阻的另一端相连接；第六PMOS管的漏极、第四NMOS管的漏极、第五NMOS管的栅极均与第三电容的一端相连接；第三电容的另一端与第三电阻的另一端相连接；第七PMOS管的漏极、第四NMOS管的栅极均与第二电阻的另一端相连接；第七PMOS管的栅极、第八PMOS管的栅极和漏极、第五NMOS管的漏极均与第十三PMOS管的栅极相连接；第九PMOS管的漏极、第六NMOS管的漏极、第七NMOS管的栅极均与第四电容的一端相连接；第四电容的另一端均与第五电阻的另一端相连接；第十PMOS管的漏极、第六NMOS管的栅极均与第四电阻的另一端相连接；第十PMOS管的栅极、第十二PMOS管的栅极、第十四PMOS管的栅极、第十一PMOS管的栅极和漏极均与第七NMOS管的漏极相连接；第八NMOS管的栅极与漏极、第十二PMOS管的漏极均与第九NMOS管的栅极相连接；第十三PMOS管的漏极、第九NMOS管的漏极、第十NMOS管的栅极和漏极均与第十一NMOS管的栅极相连接；第十四PMOS管的漏极、第十一NMOS管的漏极、第十二NMOS管的漏极、第五电容的一端均与第十四NMOS管的栅极相连接；第五电容的另一端与第六电阻的一端相连接；第十二NMOS管的栅极、第十三NMOS管的栅极和漏极、第十五PMOS管的漏极均与第六电阻的另一端相连接；第十六PMOS管的栅极和漏极、第十四NMOS管的漏极均与第十七PMOS管的栅极相连接；第十七、第十八PMOS管的漏极均与第七电阻的另一端相连接，输出基准电压V_REF。

所述启动电路为整个电路提供启动偏置电压，所述第一电流产生电路产生一股与温度成正比的电流I_PTAT，所述第二电流产生电路产生一股与过驱动电压成正比的电流I_PTOD，所述第三电流产生电路产生一股与阈值电压成正比的电流I_PTTV，所述电流I_PTTV与温度成反比，所述叠加输出电路将电流I_PTAT与电流I_PTTV叠加输出基准电压V_REF。

所述基准电压V_REF满足：在0℃～90℃之间，输入电压为1V时，其平均值为603.53mV，温度系数为4.97ppm/℃。

本发明的有益效果是，工作电压低、输出可调、受工艺影响小、芯片面积小。本发明的基准电压源与CMOS工艺完全兼容，不仅摆脱了传统带隙基准电压源对于双极型晶体管的依赖，克服了非线性、版图面积大以及与CMOS兼容性差等问题，而且摆脱了传统非带隙基准电压源工作电压高，输出电压固定，受工艺影响较大等问题。首先，本发明的基准电压源中没有采用双极性晶体管，不仅克服了V_BE随温度的非线性关系问题，还使电路与CMOS工艺完全兼容，节省芯片面积；其次，本发明的基准电压源中多个支路工作在亚阈值工作区，而且启动电路正常工作时不消耗静态电流，减小了功耗。另外，本发明的基准电压源相比传统CMOS基准电压源而言可以工作在超低的工作电压下，输出电压可调且工艺稳定性好。

附图说明

图1是本发明的电路结构框图；

图2是本发明的电路图；

图3是基准电压源的输出电压温度曲线图。

其中，N1～N14分别为第一至第十四NMOS管；P1～P18分别为第一至第十八PMOS管；R1～R7分别为第一至第七电阻；C1～C5分别为第一至第五电容。

具体实施方式

下面结合附图和具体实施例对本发明做进一步详细描述。

本发明的低压非带隙基准电压源，其有源原件全部采用CMOS晶体管，电路结构框图如图1所示，包括由CMOS晶体管电路构成的启动电路、第一电流产生电路、第二电流产生电路、第三电流产生电路和叠加输出电路。启动电路的作用是为整个电路提供启动偏置电压；第一电流产生电路用于产生一股与温度成正比的电流I_PTAT；第二电流产生电路用于产生一股与过驱动电压成正比的电流I_PTOD；第三电流产生电路用于产生一股与阈值电压成正比的电流I_PTTV，由于阈值电压与温度成反比关系，所以电流I_PTTV与温度成反比。叠加输出电路将电流I_PTAT与电流I_PTTV叠加输出基准电压V_REF。

实施例

本例电路结构如图2所示，包括：14只NMOS管(N1～N14)、18只PMOS管(P1～P18)、7只电阻(R1～R7)和5只电容(C1～C5)。电路具体连接关系如下：

PMOS管P1～P18的源极均接电源电压VDD；PMOS管P1的栅极、电容C1的一端、电容C2的一端、电阻R1～R5的一端、电阻R7的一端、NMOS管N1、N2的源极以及NMOS管N4～N14的源极均接地电位VSS；PMOS管P1的漏极、PMOS管P2的栅极均与电容C1的另一端相连接；PMOS管P2、P4的漏极、NMOS管N2的漏极、NMOS管N1的栅极均与电容C2的另一端相连接；PMOS管P3的栅极与漏极相连接，并与PMOS管P4、P5、P6、P9、P18的栅极以及NMOS管N1的漏极相连接；PMOS管P5的漏极与NMOS管N3的栅极和漏极均相连接；NMOS管N3的源极与电阻R1的另一端相连接；PMOS管P6的漏极、NMOS管N4的漏极、NMOS管N5的栅极均与电容C3的一端相连接；电容C3的另一端与电阻R3的另一端相连接；PMOS管P7的漏极、NMOS管N4的栅极均与电阻R2的另一端相连接；PMOS管P7的栅极、PMOS管P8的栅极和漏极、NMOS管N5的漏极均与PMOS管P13的栅极相连接；PMOS管P9的漏极、NMOS管N6的漏极、NMOS管N7的栅极均与电容C4的一端相连接；电容C4的另一端与电阻R5的另一端相连接；PMOS管P10的漏极、NMOS管N6的栅极均与电阻R4的另一端相连接；PMOS管P10、P12、P14的栅极以及PMOS管P11的栅极和漏极均与NMOS管N7的漏极相连接；NMOS管N8的栅极与漏极、PMOS管P12的漏极均与NMOS管N9的栅极相连接；PMOS管P13的漏极、NMOS管N9的漏极、NMOS管N10的栅极和漏极均与NMOS管N11的栅极相连接；PMOS管P14的漏极、NMOS管N11的漏极、NMOS管N12的漏极、电容C5的一端均与NMOS管N14的栅极相连接；电容C5的另一端与电阻R6的一端相连接；NMOS管N12的栅极、NMOS管N13的栅极和漏极、PMOS管P15的漏极均与电阻R6的另一端相连接；PMOS管P16的栅极和漏极、NMOS管N14的漏极均与PMOS管P17的栅极相连接；PMOS管P17、P18的漏极均与电阻R7的另一端相连接，输出基准电压V_REF。

其中，电容C1和PMOS管P1、P2组成启动电路。当VDD由0开始上升时，由于PMOS管P2栅极电压较低，PMOS管P2向电路注入电流，使基准摆脱简并状态。随着PMOS管P1不断向C1电容充电，PMOS管P2的栅极电压不断升高并逐渐关闭，启动结束，电路进入正常工作状态，此后启动电路没有静态电流。

电阻R1、NMOS管N1、N2、N3和PMOS管P3、P4、P5组成第一电流产生电路。其中R1、P4、P5、N2、N3构成的电路结构生成与温度成正比关系的电流I_PTAT；PPMOS管3、NMOS管N1、电容C2构成电压箝位电路，可以减小图2中A点与B点的电压差异，从而改善该电路的输出基准电压随电源VDD变化幅度，也在一定程度上改善了基准电路的PSRR性能。

电阻R2～R5、电容C3～C4、NMOS管N4～N10和PMOS管P6～P13组成第二电流产生电路，生成与过驱动电压V_OV成正比关系的电流I_PTOD。其中PMOS管P6～P8、NMOS管N4～N5以及电阻R2～R3、电容C3组成的电路结构生成一股与V_TH+2V_OV成正比的电流I_VTH+2VOV(V_OV为MOS管的过驱动电压)；PMOS管P9～P11、NMOS管N6～N7以及电阻R4～R5、电容C4组成的电路结构生成一股与V_TH+V_OV成正比的电流I_VTH+VOV；PMOS管P12～P13、NMOS管N8～N104组成的电路结构实现电流减法功能，最终得到一股与过驱动电压V_OV成正比的电流I_PTOD。

PMOS管P14～P16、NMOS管N11～N14以及电阻R6、电容C5组成的电路，将I_VTH+VOV与I_PTOD做减法运算后最终得到一股与阈值电压V_TH成正比的电流，即得到电流I_PTTV。

电阻R7和PMOS管P17、P18组成叠加输出电路，叠加输出电路将电流I_PTAT与电流I_PTTV进行叠加，流过电阻R7输出基准电压V_REF。

下面描述本发明的具体工作原理以及推导过程：

首先，假设V_DSPi为PMOS管Pi的漏源电压，V_GSPi为PMOS管Pi的栅源电压，I_DNi和I_Dpi分别为NMOS管Ni和PMOS管Pi的漏极电流，(W/L)_Pi为PMOS管Pi的宽长比，V_THN和V_THP分别为NMOS管和PMOS管的阈值电压。

本发明低压非带隙基准电压源中，设置NMOS管N2、N3工作在亚阈值区，且I_DN2＝I_DN3，则PTAT电流为

$I_{\mathrm{PTAT}}=\frac{V_{\mathrm{GSMN}2}-V_{\mathrm{GSMN}3}}{R_1}=\frac{n{V}_T}{R_1}\ln [{\left(\frac{W}{L}\right)}_{N2}/{\left(\frac{W}{L}\right)}_{N3}]=n\frac{\mathrm{kT}}{q{R}_1}\ln [{\left(\frac{W}{L}\right)}_{N2}/{\left(\frac{W}{L}\right)}_{N3}]---\left(1\right)$

其中，V_T为热电压，且V_T＝kT/q，n为一个与偏置电压相关的参数，k为波尔兹曼常数，q为电子的电量。

设置NMOS管N4、N6工作于饱和区，I_DN4＝I_DN6＝I₀，且(W/L)_N6＝4(W/L)_N4＝4(W/L)₀，则NMOS管N4、N6的过驱动电压V_OVN4和V_OVN6分别为

$V_{\mathrm{OVN}4}=\sqrt{\frac{2I_0}{\mathrm{\μ}{C}_{\mathrm{OX}}{(W/L)}_{N4}}}=\sqrt{\frac{2I_0}{\mathrm{\μ}{C}_{\mathrm{OX}}{(W/L)}_0}}=2V_{\mathrm{OV}}---\left(2\right)$

$V_{\mathrm{OVN}6}=\sqrt{\frac{2I_0}{\mathrm{\μ}{C}_{\mathrm{OX}}{(W/L)}_{N6}}}=\sqrt{\frac{2I_0}{4\mathrm{\μ}{C}_{\mathrm{OX}}{(W/L)}_0}}=V_{\mathrm{OV}}---\left(3\right)$

其中，μ为电子迁移率，C_OX为单位面积栅氧化物电容。

进而得到流过电阻R2和R4的电流分别为

$I_{R2}=\frac{V_{\mathrm{GSN}4}}{R_2}=\frac{V_{\mathrm{THN}}+V_{\mathrm{OVN}4}}{R_2}=\frac{V_{\mathrm{THN}}+2V_{\mathrm{OV}}}{R_2}---\left(4\right)$

$I_{R4}=\frac{V_{\mathrm{GSN}6}}{R_4}=\frac{V_{\mathrm{THN}}+V_{\mathrm{OVN}6}}{R_4}=\frac{V_{\mathrm{THN}}+V_{\mathrm{OV}}}{R_4}---\left(5\right)$

通过设置各个电流镜的尺寸比例，且R2＝R4＝R0，使得P16的电流为

$I_{\mathrm{DP}16}=\frac{V_{\mathrm{TH}}}{R_0}---\left(6\right)$

其中，|V_TH|＝|V_TH(T₀)|-α_VT(T-T₀)，α_VT为阈值电压温度系数的绝对值。

最终，通过镜像作用得到I_DP16＝I_DP17＝I_PTTV，I_DP18＝mI_DP5＝mI_PTAT，通过叠加输出电路得到基准电压V_REF为

$V_{\mathrm{REF}}=(I_{\mathrm{PTTV}}+m{I}_{\mathrm{PTAT}})R_7=\{\frac{V_{\mathrm{TH}}}{R_0}+\mathrm{mn}\frac{\mathrm{kT}}{q{R}_1}\ln [{\left(\frac{W}{L}\right)}_{N2}/{\left(\frac{W}{L}\right)}_{N3}\left]\right\}{R}_7=\mathrm{AT}+B---\left(7\right)$

其中，A表示基准电压V_REF的温度系数，B表示基准电压不随温度变化的电压成分。

$A=\mathrm{mn}\frac{k}{q{R}_1}\ln [{\left(\frac{W}{L}\right)}_{N2}/{\left(\frac{W}{L}\right)}_{N3}]-\frac{{\mathrm{\α}}_{\mathrm{VT}}}{R_0}---\left(8\right)$

$B=\frac{V_{\mathrm{THN}}\left(T_0\right)+{\mathrm{\α}}_{\mathrm{VT}}{T}_0}{R_0}---\left(9\right)$

可以看出，通过调整NMOS管N2、N3的尺寸大小(宽长比W/L)、镜像比例系数m、电阻R0、R1、R7的大小，就可以使温度系数A接近0，从而可以得到温度系数很低，甚至与温度无关的基准电压V_REF，且基准电压V_REF大小可调。

本实施例在标准0.5μm CMOS工艺下获得的的温度特性曲线如图3所示，温度在0～90℃之间，输入电压为1V时，输出基准电压V_REF平均值为603.53mV，整个温度范围内电压变化仅为0.27mV，即输出电压的温度系数为4.97ppm/℃。

Claims (3)

1.一种低压非带隙基准电压源，包括由CMOS晶体管电路构成的启动电路、第一电流产生电路、第二电流产生电路、第三电流产生电路和叠加输出电路；所述CMOS晶体管电路包括十四只NMOS、十八只PMOS管、七只电阻和五只电容，具体连接关系如下：

第一至第十八PMOS管的源极接电源电压；第一PMOS管的栅极、第一电容的一端、第二电容的一端、第一至第五电阻的一端、第七电阻的一端、第一NMOS管的源极、第二NMOS管的源极以及第四至第十四NMOS管的源极均接地电位；第一PMOS管的漏极、第二PMOS管的栅极均与第一电容的另一端相连接；第二PMOS管的漏极、第四PMOS管的漏极、第二NMOS管的漏极、第一NMOS管的栅极均与第二电容的另一端相连接；第三PMOS管的栅极与漏极相连接，并与第四PMOS管、第五PMOS管、第六PMOS管、第九PMOS管、第十八PMOS管的栅极以及第一NMOS管的漏极相连接；第五PMOS管的漏极与第三NMOS管的栅极和漏极均相连接；第三NMOS管的源极与第一电阻的另一端相连接；第六PMOS管的漏极、第四NMOS管的漏极、第五NMOS管的栅极均与第三电容的一端相连接；第三电容的另一端与第三电阻的另一端相连接；第七PMOS管的漏极、第四NMOS管的栅极均与第二电阻的另一端相连接；第七PMOS管的栅极、第八PMOS管的栅极和漏极、第五NMOS管的漏极均与第十三PMOS管的栅极相连接；第九PMOS管的漏极、第六NMOS管的漏极、第七NMOS管的栅极均与第四电容的一端相连接；第四电容的另一端均与第五电阻的另一端相连接；第十PMOS管的漏极、第六NMOS管的栅极均与第四电阻的另一端相连接；第十PMOS管的栅极、第十二PMOS管的栅极、第十四PMOS管的栅极、第十一PMOS管的栅极和漏极均与第七NMOS管的漏极相连接；第八NMOS管的栅极与漏极、第十二PMOS管的漏极均与第九NMOS管的栅极相连接；第十三PMOS管的漏极、第九NMOS管的漏极、第十NMOS管的栅极和漏极均与第十一NMOS管的栅极相连接；第十四PMOS管的漏极、第十一NMOS管的漏极、第十二NMOS管的漏极、第五电容的一端均与第十四NMOS管的栅极相连接；第五电容的另一端与第六电阻的一端相连接；第十二NMOS管的栅极、第十三NMOS管的栅极和漏极、第十五PMOS管的漏极均与第六电阻的另一端相连接；第十六PMOS管的栅极和漏极、第十四NMOS管的漏极均与第十七PMOS管的栅极相连接；第十七、第十八PMOS管的漏极均与第七电阻的另一端相连接，输出基准电压V_REF。

2.根据权利要求1所述的一种低压非带隙基准电压源，其特征在于，所述启动电路为整个电路提供启动偏置电压，所述第一电流产生电路产生一股与温度成正比的电流I_PTAT，所述第二电流产生电路产生一股与过驱动电压成正比的电流I_PTOD，所述第三电流产生电路产生一股与阈值电压成正比的电流I_PTTV，所述电流I_PTTV与温度成反比，所述叠加输出电路将电流I_PTAT与电流I_PTTV叠加输出基准电压V_REF。

3.根据权利要求1所述的一种低压非带隙基准电压源，其特征在于，所述基准电压V_REF满足：在0℃～90℃之间，输入电压为1V时，其平均值为603.53mV，温度系数为4.97ppm/℃。