CN113376423A - 一种电压检测电路 - Google Patents

Abstract

本发明提供一种电压检测电路，其包括：带隙基准电压产生电路，其用于产生带隙基准电压，其包括运算放大器、双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3和双极型晶体管Q4，第一电流源和第二电流源，第一分压电路，其基于受检输入电压产生第一检测电压；第二分压电路，其基于受检输入电压产生第二检测电压；第一比较器，其第一输入端接收带隙基准电压，其第二输入端接收第一检测电压；第二比较器，其第二输入端接收带隙基准电压，其第一输入端接收第二检测电压。与现有技术相比，本发明的一个目的是提高充电过压保护阈值精度和放电过压保护阈值；其另一目的是尽可能复用双极型晶体管，从而减少双极型晶体管的数量，有效的节省了器件面积，降低成本。

Description

一种电压检测电路

【技术领域】

本发明涉及集成电路技术领域，特别涉及一种电压检测电路。

【背景技术】

请参考图1所示，其为现有技术中的一种电池保护电路里实现充电过压保护和放电过流保护的电压检测电路的电路示意图，其中实现了共用双极型晶体管(图1中的Q1和Q2)，通过共用双极型晶体管可以节省芯片面积，因为一般双极型晶体管面积比较大。图1中包括PMOS管MP1、电阻R1～R7、运算放大器OP、比较器Comp1和Comp2。图1中的带隙基准电压BG满足VBG＝Vbe1+[(Vbe2-Vbe1)+Vos].R1/R3,其中VBG为节点BG的电压值，Vbe1为双极型晶体管Q1的基极-发射极电压，Vbe2为双极型晶体管Q2的基极-发射极电压，Vos为运算放大器OP的等效输入失调电压，R1为电阻R1的电阻值，R3为电阻R3的电阻值。Voc的阈值可以通过VBG.(R4+R5)/R5来计算，其中VBG为节点BG的电压值，R4为电阻R4的电阻值，R5为电阻R5的电阻值；Vod的阈值可以通过VBG.(R6+R7)/R7来计算，其中VBG为节点BG的电压值，R6为电阻R6的电阻值，R7为电阻R7的电阻值。Comp1的输出结果OC为高电平时表示出现充电过压；当OC为低电平时表示未出现充电过压。Comp2的输出结果OD为高电平时表示出现放电过压；当OD为低电平时表示未出现放电过压。随着技术不断发展，为了让电池充得更满和同时提高电池安全性，市场上需要更高精度的充电过压保护阈值。

因此，有必要提出一种改进的技术方案来克服上述问题。

【发明内容】

本发明的目的在于提供一种电压检测电路，其一个目的是进一步提高充电过压保护阈值精度和放电过压保护阈值，从而使电池充得更满，同时提高电池安全性；其另一目的是尽可能复用双极型晶体管，从而减少双极型晶体管的数量，有效的节省了器件面积，降低成本。

根据本发明的一个方面，本发明提供一种电压检测电路，其包括：带隙基准电压产生电路，其用于产生带隙基准电压BG，其包括运算放大器OP、双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3和双极型晶体管Q4，第一电流源I1和第二电流源I2，第一分压电路，其基于受检输入电压产生第一检测电压；第二分压电路，其基于所述受检输入电压产生第二检测电压；第一比较器Comp1，其第一输入端接收所述带隙基准电压BG，其第二输入端接收所述第一检测电压；第二比较器Comp2，其第二输入端接收所述带隙基准电压BG，其第一输入端接收所述第二检测电压。

进一步的，所述带隙基准电压产生电路还包括电阻R1、R2和R3，第一电流源I1给双极型晶体管Q1提供电流，第二电流源I2给双极型晶体管Q2提供电流，电阻R1连接于连接节点BG和连接节点A之间，电阻R2连接于连接节点BG和连接节点E之间，所述运算放大器OP的第一输入端与所述连接节点A相连，其第二输入端与所述连接节点E相连，电阻R3连接于所述连接节点B和连接节点A之间，所述连接节点B连接至双极型晶体管Q3，连接节点E连接至双极型晶体管Q4；双极型晶体管Q1和双极型晶体管Q3层叠，双极型晶体管Q2和双极型晶体管Q4层叠，使得电阻R3上的压差等于(Vbe2-Vbe1)+(Vbe4-Vbe3)，其中Vbe2为双极型晶体管Q2的基极-发射极压差，Vbe1为双极型晶体管Q1的基极-发射极压差，Vbe3为双极型晶体管Q3的基极-发射极压差，Vbe4为双极型晶体管Q4的基极-发射极压差。

进一步的，所述带隙基准电压产生电路还包括MOS晶体管MP1，所述MOS晶体管MP1的第一连接端与输入电压端VIN相连，其控制端与运算放大器OP的输出端相连，其第二连接端与连接节点BG相连；所述双极型晶体管Q3的第一连接端与所述连接节点B相连，其第二连接端接地，其控制端与所述连接节点G相连；所述第一电流源I1的输入端与所述输入电压端VIN相连，其输出端与所述连接节点G相连；所述双极型晶体管Q1的第一连接端与所述连接节点G相连，其第二连接端和其控制端均接地；所述双极型晶体管Q4的第一连接端与连接节点E相连，其第二连接端接地，其控制端与连接节点F相连；所述第二电流源I2的输入端与所述输入电压端VIN相连，其输出端与所述连接节点F相连；所述双极型晶体管Q2的第一连接端与所述连接节点F相连，其第二连接端和其控制端均接地，其中，所述连接节点BG上的电压为带隙基准电压BG。

进一步的，所述输入电压端VIN的电压为电芯电压；所述输入电压端VIN的电压被称为受检输入电压，所述MOS晶体管MP1为PMOS晶体管，所述MOS晶体管MP1的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极。

进一步的，所述双极型晶体管Q1、Q2、Q3和Q4为PNP双极型晶体管，所述双极型晶体管Q1、Q2、Q3和Q4的第一连接端、第二连接端和控制端分别为所述PNP双极型晶体管的射极、集电极和基极；所述双极型晶体管Q1的发射极面积大于所述双极型晶体管Q2的发射极面积，所述双极型晶体管Q3的发射极面积大于所述双极型晶体管Q4的发射极面积。

进一步的，所述双极型晶体管Q1的发射极面积是双极型晶体管Q2的4倍，所述双极型晶体管Q3的发射极面积是双极型晶体管Q4的4倍；所述运算放大器OP的第一输入端和第二输入端分别为其正相输入端和反相输入端，所述第一分压电路包括电阻R4和R5，所述电阻R4和R5依次串联于所述输入电压端VIN和接地端之间，所述电阻R3和R4之间的连接节点C的电压为所述第一检测电压；所述第二分压电压包括电阻R6和R7，所述电阻R6和R7依次串联于所述输入电压端VIN和接地端之间，所述电阻R6和R7之间的连接节点D的电压为所述第二检测电压，所述电阻R1和R2的阻值相等；所述电阻R1和R3采用相同温度类型的电阻，第一比较器比较所述带隙基准电压BG和所述第一检测电压，得到第一比较结果，第二比较器比较所述带隙基准电压BG和所述第二检测电压，得到第二比较结果。

根据本发明的另一个方面，本发明提供一种电压检测电路，其包括：带隙基准电压产生电路，其用于产生带隙基准电压BG，其包括双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3、双极型晶体管Q4、第一电流源I1和第二电流源I2，多个第一开关器件，多个第二开关器件，其中，第一开关器件和第二开关器件的导通和截止相反；第一分压电路，其基于受检输入电压产生第一检测电压；第二分压电路，其基于所述受检输入电压产生第二检测电压；第一比较器Comp1，其第一输入端接收所述带隙基准电压BG，其第二输入端接收所述第一检测电压；第二比较器Comp2，其第二输入端接收所述带隙基准电压BG，其第一输入端接收所述第二检测电压。

进一步的，当所述多个第一开关器件导通时，所述带隙基准电压产生电路处于第一工作模式，此时，所述带隙基准电压产生电路由双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3、双极型晶体管Q4、第一电流源I1和第二电流源I2组成；当所述多个第二开关器件导通时，所述带隙基准电压产生电路处于第二工作模式，此时，所述带隙基准电压产生电路由双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3和双极型晶体管Q4组成。

进一步的，所述带隙基准电压产生电路还包括MOS晶体管MP1、以及电阻R1、R2和R3，当所述多个第一开关器件导通时，所述带隙基准电压产生电路处于第一工作模式，此时，所述带隙基准电压产生电路由双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3、双极型晶体管Q4、第一电流源I1、第二电流源I2、MOS晶体管MP1、以及电阻R1、R2和R3组成；当所述多个第二开关器件导通时，所述带隙基准电压产生电路处于第二工作模式，此时，所述带隙基准电压产生电路由双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3、双极型晶体管Q4、MOS晶体管MP1、以及电阻R1、R2和R3组成。

进一步的，当所述多个第一开关器件导通时，第一电流源I1给双极型晶体管Q1提供电流，第二电流源I2给双极型晶体管Q2提供电流，电阻R1连接于连接节点BG和连接节点A之间，电阻R2连接于连接节点BG和连接节点E之间，所述运算放大器OP的第一输入端与所述连接节点A相连，其第二输入端与所述连接节点E相连，电阻R3连接于所述连接节点B和连接节点A之间，连接节点B连接至双极型晶体管Q3，连接节点E连接至双极型晶体管Q4；双极型晶体管Q1和双极型晶体管Q3层叠，双极型晶体管Q2和双极型晶体管Q4层叠，使得电阻R3上的压差等于(Vbe2-Vbe1)+(Vbe4-Vbe3)，其中Vbe2为双极型晶体管Q2的基极-发射极压差，Vbe1为双极型晶体管Q1的基极-发射极压差，Vbe3为双极型晶体管Q3的基极-发射极压差，Vbe4为双极型晶体管Q4的基极-发射极压差；当所述多个第二开关器件导通时，电阻R1连接于连接节点BG和连接节点A之间，电阻R2连接于连接节点BG和连接节点F之间，所述运算放大器OP的第一输入端与所述连接节点A相连，其第二输入端与所述连接节点F相连，电阻R3连接于所述连接节点B和连接节点A之间，连接节点F连接至双极型晶体管Q2，双极型晶体管Q1、双极型晶体管Q3、双极型晶体管Q4并联于连接节点B。

进一步的，所述第一开关器件为五个，分别为第一开关器件S1、S3、S6、S8和S9；所述第二开关器件为五个，分别为第二开关器件S2、S4、S5、S7和S10；所述MOS晶体管MP1的第一连接端与输入电压端VIN相连，其控制端与运算放大器OP的输出端相连，其第二连接端与连接节点BG相连；所述电阻R1连接于连接节点BG和连接节点A之间；所述电阻R3连接于连接节点A和连接节点B之间；所述双极型晶体管Q3的第一连接端与连接节点B相连，其第二连接端接地，其控制端经第二开关器件S4接地；所述第一电流源I1的输入端与所述输入电压端VIN相连，其输出端经第一开关器件S1与连接节点G相连；所述双极型晶体管Q1的第一连接端与所述连接节点G相连，其第二连接端和其控制端均接地；第二开关器件S2连接于所述连接节点G和所述连接节点B之间；所述第一开关器件S3连接于所述连接节点G和所述双极型晶体管Q3的控制端之间；所述电阻R2一端与所述连接节点BG相连，其另一端经第一开关器件S8与连接节点E相连；所述双极型晶体管Q4的第一连接端与所述连接节点E相连，其第二连接端接地，其控制端经第二开关器件S5接地；所述第二电流源I2的输入端与所述输入电压端VIN相连，其输出端经第一开关器件S9与所述连接节点F相连；所述双极型晶体管Q2的第一连接端与所述连接节点F相连，其第二连接端和其控制端均接地；所述第二开关器件S7连接于所述连接节点F和所述电阻R2的另一端之间；第二开关器件S10连接于所述连接节点B和所述连接节点E之间；第一开关器件S6连接于所述连接节点F与所述双极型晶体管Q4的控制端之间；所述运算放大器OP的第一输入端与所述连接节点A相连，其第二输入端与所述电阻R2的另一端之间，其中，连接节点BG上的电压为带隙基准电压BG。

进一步的，所述输入电压端VIN的电压为电芯电压；所述输入电压端VIN的电压被称为受检输入电压，所述MOS晶体管MP1为PMOS晶体管，所述MOS晶体管MP1的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极。

进一步的，所述双极型晶体管Q1、Q2、Q3和Q4为PNP双极型晶体管，所述双极型晶体管Q1、Q2、Q3和Q4的第一连接端、第二连接端和控制端分别为所述PNP双极型晶体管的射极、集电极和基极；所述双极型晶体管Q1的发射极面积大于所述双极型晶体管Q2的发射极面积，所述双极型晶体管Q3的发射极面积大于所述双极型晶体管Q4的发射极面积。

进一步的，所述双极型晶体管Q1的发射极面积是双极型晶体管Q2的4倍，所述双极型晶体管Q3的发射极面积是双极型晶体管Q4的4倍；所述运算放大器OP的第一输入端和第二输入端分别为其正相输入端和反相输入，所述第一分压电路包括电阻R4和R5，所述电阻R4和R5依次串联于所述输入电压端VIN和接地端之间，所述电阻R3和R4之间的连接节点C的电压为所述第一检测电压；所述第二分压电压包括电阻R6和R7，所述电阻R6和R7依次串联于所述输入电压端VIN和接地端之间，所述电阻R6和R7之间的连接节点D的电压为所述第二检测电压，所述电阻R1和R2的阻值相等；所述电阻R1和R3采用相同温度类型的电阻，第一比较器比较所述带隙基准电压BG和所述第一检测电压，得到第一比较结果，第二比较器比较所述带隙基准电压BG和所述第二检测电压，得到第二比较结果。

与现有技术相比，本发明通过设置充电过压检测电路和放电过压检测电路共用带隙基准电压产生电路，并且通过在带隙基准电压产生电路中层叠双极型晶体管以减小运算放大器OP输入失调引入的误差，从而提高带隙基准电压BG的精度。这样本发明一方面可以进一步提高充电过压保护阈值精度和放电过压保护阈值，从而使电池充得更满，同时提高电池安全性；其另一方面可以尽可能复用双极型晶体管，从而减少双极型晶体管的数量，有效的节省了器件面积，降低成本。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1为现有技术中的一种电池保护电路里实现充电过压保护和放电过流保护的电压检测电路的电路示意图；

图2为本发明在一个实施例中的电压检测电路的电路示意图；

图3为本发明在另一个实施例中的电压检测电路的电路示意图；

图4为图3所示的电压检测电路在带隙基准电压产生电路第二工作模式时的有效电路示意图。

【具体实施方式】

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。

请参考图2所示，其为本发明在一个实施例中的电压检测电路的电路示意图。图2所示的电压检测电路包括：带隙基准电压产生电路210、第一分压电路220、第二分压电路230、第一比较器Comp1和第二比较器Comp2。

带隙基准电压产生电路210用于产生带隙基准电压BG，其包括运算放大器OP、双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3、双极型晶体管Q4，第一电流源I1、第二电流源I2、PMOS晶体管MP1，以及电阻R1、R2和R3。

在一个实施例中，第一电流源I1给双极型晶体管Q1提供电流，第二电流源I2给双极型晶体管Q2提供电流，电阻R1连接于连接节点BG和连接节点A之间，电阻R2连接于连接节点BG和连接节点E之间，所述运算放大器OP的第一输入端与所述连接节点A相连，其第二输入端与所述连接节点E相连，电阻R3连接于所述连接节点B和连接节点A之间，所述连接节点B连接至双极型晶体管Q3连接节点E连接至双极型晶体管Q4；双极型晶体管Q1和双极型晶体管Q3层叠，双极型晶体管Q2和双极型晶体管Q4层叠，使得电阻R3上的压差等于(Vbe2-Vbe1)+(Vbe4-Vbe3)，其中Vbe2为双极型晶体管Q2的基极-发射极压差，Vbe1为双极型晶体管Q1的基极-发射极压差，Vbe3为双极型晶体管Q3的基极-发射极压差，Vbe4为双极型晶体管Q4的基极-发射极压差。

如图2所示，带隙基准电压产生电路210中各器件的更为具体连接关系为：PMOS晶体管MP1的源极与输入电压端VIN相连，其栅极与运算放大器OP的输出端相连，其漏极与连接节点BG相连；电阻R1连接于连接节点BG和连接节点A之间；电阻R3连接于连接节点A和连接节点B之间；双极型晶体管Q3的第一连接端与连接节点B相连，其第二连接端接地，其控制端与连接节点G相连；第一电流源I1的输入端与输入电压端VIN相连，其输出端与连接节点G相连；双极型晶体管Q1的第一连接端与连接节点G相连，其第二连接端和其控制端均接地；电阻R2连接于连接节点BG和连接节点E之间；双极型晶体管Q4的第一连接端与连接节点E相连，其第二连接端接地，其控制端与连接节点F相连；第二电流源I2的输入端与输入电压端VIN相连，其输出端与连接节点F相连；双极型晶体管Q2的第一连接端与连接节点F相连，其第二连接端和其控制端均接地；运算放大器OP的第一输入端与连接节点A相连，其第二输入端与连接节点E相连。其中，连接节点BG上的电压为带隙基准电压BG；输入电压端VIN的电压为电芯电压，此实施例中也可以被称为受检输入电压。

在图2所示的具体实施例中，双极型晶体管Q1、Q2、Q3和Q4可以采用普通的CMOS工艺中寄生的PNP双极型晶体管，双极型晶体管Q1、Q2、Q3和Q4的第一连接端、第二连接端和控制端分别为PNP双极型晶体管的射极、集电极和基极。一般设计双极型晶体管Q1的发射极面积大于双极型晶体管Q2的发射极面积，双极型晶体管Q3的发射极面积大于双极型晶体管Q4的发射极面积。在一个实施例中，双极型晶体管Q1的发射极面积是双极型晶体管Q2的4倍，双极型晶体管Q3的发射极面积是双极型晶体管Q4的4倍。运算放大器OP的第一输入端和第二输入端分别为其正相输入端和反相输入端。

在其他实施例中，所述PMOS晶体管MP1也可以采用NMOS晶体管，双极型晶体管也可以采用NPN双极型晶体管，具体的连接关系为了避免重复就不再介绍了。

以下具体介绍图2所示的带隙基准电压产生电路210的工作原理。

与图1相比，图2所示的带隙基准电压产生电路210通过层叠双极型晶体管(例如，双极型晶体管Q3与Q1层叠；双极型晶体管Q4与Q2层叠)，可以提高电阻R3上的电压值，由此可以减小运算放大器OP输入失调引入的误差。运算放大器OP形成负反馈，调整满足其正负输入端的电压相等，这样使得A点(或连接节点A)的电压等于Vbe2+Vbe4，其中Vbe2为双极型晶体管Q2的基极-发射极电压，Vbe4为双极型晶体管Q4的基极-发射极电压。而B点(或连接节点B)的电压等于Vbe1+Vbe3，其中Vbe1为双极型晶体管Q1的基极-发射极电压，Vbe3为双极型晶体管Q3的基极-发射极电压。电阻R3上的电压差为(Vbe2+Vbe4)-(Vbe1+Vbe3)＝(Vbe2-Vbe1)+(Vbe4-Vbe3)。而图1中电阻R3上的电压差为(Vbe2-Vbe1)。如果设计(Vbe4-Vbe3)＝(Vbe2-Vbe1)，可见电阻R3上的电压差增加了2倍。电阻R3的电流等于[(Vbe2-Vbe1)+(Vbe4-Vbe3)]/R3＝2(Vbe2-Vbe1)/R3，其中Vbe2是双极型晶体管Q2的基极-发射极电压，Vbe1是双极型晶体管Q1的基极-发射极电压，Vbe3是双极型晶体管Q3的基极-发射极电压，Vbe4是双极型晶体管Q4的基极-发射极电压，R3是电阻R3的电阻值。(Vbe2-Vbe1)为正温度系数电压。如果电阻R1和R2的电阻值相等，可以实现双极型晶体管Q3和Q4的电流相等，因为电阻R1的电压等于电阻R2的电压，如果电流源I1的电流值等于电流源I2的电流值，可以实现双极型晶体管Q1和Q2的电流相等。A点(或连接节点A)的电压为Vbe2+Vbe4，为负温度系数。电阻R1上的电压VR1为[2(Vbe2-Vbe1)/R3].R1，其中R1为电阻R1的电阻值，电阻R1和R3采用相同类型的电阻，则其温度系数可以抵消，因此电阻R1上的电压为正温度系数。连接节点BG的电压VBG

VBG＝(Vbe2+Vbe4)+[2(Vbe2-Vbe1)].R1/R3， 公式(1)

通过合适的R3/R1的比值，可以实现正温度系数电压VR1和负温度系数的电压Vbe2的温度系数相等而抵消，从而实现零温度系数的BG电压值。

考虑运算放大器OP输入失调电压的影响，公式(1)修正为：

VBG＝(Vbe2+Vbe4)+[2(Vbe2-Vbe1)+Vos].R1/R3 公式(2)

如果设计Vbe2＝Vbe4，

公式(2)简化为:

VBG＝2Vbe2+[2(Vbe2-Vbe1)+Vos].R1/R3 公式(3)

而图1中的带隙基准电压VBG＝Vbe1+[(Vbe2-Vbe1)+Vos].R1/R3，由此可见，图2中的带隙基准电压VBG大于图1中的带隙基准电压VBG。

第一分压电路220基于输入电压端VIN的电压进行采样以产生第一检测电压。在图2所示的实施例中，所述第一分压电路220包括依次串联于输入电压端VIN和接地端的电阻R4和R5，所述第一检测电压为电阻R4和R5之间的连接节点C上的电压。

第二分压电路230基于输入电压端VIN的电压进行采样以产生第二检测电压。在图2所示的实施例中，所述第二分压电路230包括依次串联于输入电压端VIN和接地端的电阻R6和R7，所述第二检测电压为电阻R6和R7之间的连接节点D上的电压。

第一比较器Comp1的第一输入端与节点BG连接，以接收带隙基准电压BG，其第二输入端与节点C相连，以接收第一检测电压。第一比较器Comp1用于比较带隙基准电压BG和第一检测电压的大小，并基于比较结果输出相应的控制信号(或充电过压保护信号)OC。

第二比较器Comp2的第一输入端与节点BG连接，以接收带隙基准电压BG，其第二输入端与节点D相连，以接收第二检测电压。第二比较器Comp2用于比较带隙基准电压BG和第二检测电压的大小，并基于比较结果输出相应的控制信号(或放电过压保护信号)OD。

在图2所示的具体实施例中，第一比较器Comp1的第一输入端和第二输入端分别为其负相输入端和其正相输入端；第二比较器Comp2的第一输入端和第二输入端分别为其正相输入端和其负相输入端。

其中，带隙基准电压产生电路210、第一分压电路220和第一比较器Comp1构成充电过压检测电路。输入电压端VIN为电芯电压，经过电阻R4和R5的分压得到第一检测电压，第一比较器Comp1将第一检测电压和带隙基准电压BG进行比较，当C点电压(即第一检测电压)超过带隙基准电压BG时，第一比较器Comp1输出的控制信号OC翻转，利用这个状态变化可以实现充电过压的判断。因为带隙基准电压产生电路210产生的带隙基准电压BG很准确，电阻R4与R5的分压比例很准确，因此实现OC检测(或充电过压检测)的充电过压阈值Voc比较准确。

同理，带隙基准电压产生电路210、第二分压电路230和第二比较器Comp2构成放电过压检测电路。输入电压端VIN为电芯电压，经过电阻R6和R7的分压得到第二检测电压，第二比较器Comp2将第二检测电压和带隙基准电压BG进行比较，当D点电压(即第二检测电压)低于带隙基准电压BG时，第二比较器Comp2输出的控制信号OD翻转，利用这个状态变化可以实现放电过压的判断。因为带隙基准电压产生电路210产生的带隙基准电压BG很准确，电阻R6与R7的分压比例很准确，因此实现OD检测(或放电过压检测)的放电过压阈值Vod比较准确。

综上所述，图2所示的电压检测电路，一方面通过层叠双极型晶体管(例如，双极型晶体管Q3与Q1层叠；双极型晶体管Q4与Q2层叠)，可以提高电阻R3上的电压值，由此可以减小运算放大器OP输入失调引入的误差，进而提高充电过压保护阈值精度和放电过压保护阈值精度，从而使电池充得更满，同时提高电池安全性；另一方面通过尽可能复用双极型晶体管(例如，双极型晶体管Q1、Q2、Q3、Q4在充电过压检测电路和放电过压检测电路中被复用)，从而减少双极型晶体管的数量，有效的节省了器件面积，降低成本。

需要特别说明的是，图2所示的电压检测电路的一个缺点是：无法满足较低的放电过压阈值Vod的应用，当输入电压端VIN的电压较低(在放电过压阈值Vod附近，例如2V)时，由于叠层结构导致其所需最低工作电压较大而无法工作。图3可以解决此问题，适用于较低放电过压阈值Vod应用中工作。

请参考图3所示，其为本发明在另一个实施例中的电压检测电路的电路示意图。图3所示的电压检测电路包括：带隙基准电压产生电路310、第一分压电路320、第二分压电路330、第一比较器Comp1和第二比较器Comp2。其中，图3所示的第一分压电路320、第二分压电路330、第一比较器Comp1和第二比较器Comp2与图2所示的第一分压电路220、第二分压电路230、第一比较器Comp1和第二比较器Comp2的结构及功能基本相同，具体请参见前述对图2的相关描述，在此不在赘述。

所述带隙基准电压产生电路用于产生带隙基准电压BG，其包括双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3、双极型晶体管Q4、第一电流源I1和第二电流源I2，多个第一开关器件，多个第二开关器件，其中，第一开关器件和第二开关器件的导通和截止相反。当所述多个第一开关器件导通时，所述带隙基准电压产生电路处于第一工作模式，此时，所述带隙基准电压产生电路由双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3、双极型晶体管Q4、第一电流源I1和第二电流源I2组成；当所述多个第二开关器件导通时，所述带隙基准电压产生电路处于第二工作模式，此时，所述带隙基准电压产生电路由双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3和双极型晶体管Q4组成。

所述带隙基准电压产生电路还包括MOS晶体管MP1、以及电阻R1、R2和R3。当所述多个第一开关器件导通时，所述带隙基准电压产生电路处于第一工作模式，此时，所述带隙基准电压产生电路由双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3、双极型晶体管Q4、第一电流源I1、第二电流源I2、MOS晶体管MP1、以及电阻R1、R2和R3组成；当所述多个第二开关器件导通时，所述带隙基准电压产生电路处于第二工作模式，此时，所述带隙基准电压产生电路由双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3、双极型晶体管Q4、MOS晶体管MP1、以及电阻R1、R2和R3组成。

当所述多个第一开关器件导通时，第一电流源I1给双极型晶体管Q1提供电流，第二电流源I2给双极型晶体管Q2提供电流，电阻R1连接于连接节点BG和连接节点A之间，电阻R2连接于连接节点BG和连接节点E之间，所述运算放大器OP的第一输入端与所述连接节点A相连，其第二输入端与所述连接节点E相连，电阻R3连接于所述连接节点B和连接节点A之间，连接节点B连接至双极型晶体管Q3，连接节点E连接至双极型晶体管Q4；双极型晶体管Q1和双极型晶体管Q3层叠，双极型晶体管Q2和双极型晶体管Q4层叠，使得电阻R3上的压差等于(Vbe2-Vbe1)+(Vbe4-Vbe3)，其中Vbe2为双极型晶体管Q2的基极-发射极压差，Vbe1为双极型晶体管Q1的基极-发射极压差，Vbe3为双极型晶体管Q3的基极-发射极压差，Vbe4为双极型晶体管Q4的基极-发射极压差；

当所述多个第二开关器件导通时，电阻R1连接于连接节点BG和连接节点A之间，电阻R2连接于连接节点BG和连接节点F之间，所述运算放大器OP的第一输入端与所述连接节点A相连，其第二输入端与所述连接节点F相连，电阻R3连接于所述连接节点B和连接节点A之间，连接节点F连接至双极型晶体管Q2，双极型晶体管Q1、双极型晶体管Q3、双极型晶体管Q4并联于连接节点B。

具体的，与图2相比，图3所示的带隙基准电压产生电路310除了包括运算放大器OP、双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3、双极型晶体管Q4，第一电流源I1、第二电流源I2、PMOS晶体管MP1，以及电阻R1、R2和R3以外，其还包括多个开关S1～S10。

如图3所示，带隙基准电压产生电路310中各器件的具体连接关系为：PMOS晶体管MP1的源极与输入电压端VIN相连，其栅极与运算放大器OP的输出端相连，其漏极与连接节点BG相连；电阻R1连接于连接节点BG和连接节点A之间；电阻R3连接于连接节点A和连接节点B之间；双极型晶体管Q3的第一连接端与连接节点B相连，其第二连接端接地，其控制端经开关S4接地；第一电流源I1的输入端与输入电压端VIN相连，其输出端经开关S1与连接节点G相连；双极型晶体管Q1的第一连接端与连接节点G相连，其第二连接端和其控制端均接地；开关S2连接于连接节点G和连接节点B之间；开关S3连接于连接节点G和双极型晶体管Q3的控制端之间；电阻R2一端与连接节点BG相连，其另一端经开关S8与连接节点E相连；双极型晶体管Q4的第一连接端与连接节点E相连，其第二连接端接地，其控制端经开关S5接地；第二电流源I2的输入端与输入电压端VIN相连，其输出端经开关S9与连接节点F相连；双极型晶体管Q2的第一连接端与连接节点F相连，其第二连接端和其控制端均接地；开关S7连接于连接节点F和电阻R2的另一端之间；开关S10连接于连接节点B和连接节点E之间；开关S6连接于连接节点F与双极型晶体管Q4的控制端之间；运算放大器OP的第一输入端与连接节点A相连，其第二输入端与电阻R2的另一端之间。其中，连接节点BG上的电压为带隙基准电压BG；输入电压端VIN的电压为电芯电压，此实施例中也可以被称为受检输入电压。

其中，开关S1、S3、S6、S8和S9的控制端均与驱动信号CK1相连，开关S1、S3、S6、S8和S9称为上文所述的第一开关器件；开关S2、S4、S5、S7和S10的控制端均与驱动信号CK2相连，开关S2、S4、S5、S7和S10称为上文所述的第二开关器件，驱动信号CK1与CK2为互为反相的时钟信号，当CK1为高电平时，CK2为低电平，使第一开关器件S1、S3、S6、S8和S9导通，第二开关器件S2、S4、S5、S7和S10关断；当CK1为低电平时，CK2为高电平，使第一开关器件S1、S3、S6、S8和S9关断，第二开关器件S2、S4、S5、S7和S10导通。也就是说，第一开关器件S1、S3、S6、S8、S9的导通和关断与第二开关器件S2、S4、S5、S7、S10的导通和关断相反。

当驱动信号CK1为高电平时，第一开关器件S1、S3、S6、S9、S8导通，第二开关器件S2、S4、S5、S7和S10关断，图3所示的带隙基准电压产生电路310处于第一工作模式，此时图3所示的电压检测电路的实际连接关系与图2一致，此时可以实现OC检测(即充电过压检测)，即带隙基准电压产生电路310、第一分压电路220和第一比较器Comp1构成充电过压检测电路。因为在第一工作模式时，带隙基准电压产生电路310产生的带隙基准电压BG很准确(具体请参见前述对图2的描述)，电阻R4与R5的分压比例很准确，因此，可以实现比图1更佳的充电过压阈值Voc精度。

当CK2为高电平时，第一开关器件S1、S3、S6、S9、S8关断，第二开关器件S2、S4、S5、S7和S10导通，图3所示的带隙基准电压产生电路310处于第二工作模式，此时图3所示的电压检测电路的实际连接关系参见图4，图4为图3所示的电压检测电路，在带隙基准电压产生电路310第二工作模式时的有效电路示意图。如图4所示，双极型晶体管Q1、Q3和Q4为并联关系，如果双极型晶体管Q1、Q2、Q3和Q4的发射极面积设计为1:1:4:4，此时在电阻R3上的电压差为VT.ln9，此处ln为以自然常数e为底的log函数，VT为热电压，常温下约为26mV，为正温度系数。连接节点A上的电压VA为负温度系数，等于Vbe2。电阻R1上的电压等于VT.ln9.R1/R3，为正温度系数电压，因此，带隙基准电压BG可以通过合适R1/R3比例实现零温度系数。此时输出的带隙基准电压BG较带隙基准电压产生电路310处于第一工作模式时输出的带隙基准电压BG低，因此，可以实现在较低放电过压阈值Vod中进行OD检测(即放电过压检测)，即带隙基准电压产生电路310、第二分压电路230和第二比较器Comp2构成放电过压检测电路。输入电压端VIN为电芯电压，经过电阻R6和R7的分压得到第二检测电压，第二比较器Comp2将第二检测电压和带隙基准电压BG进行比较，当D点电压(即第二检测电压)低于带隙基准电压BG时，第二比较器Comp2输出的控制信号OD翻转，利用这个状态变化可以实现放电过压的判断。因为带隙基准电压产生电路210产生的带隙基准电压BG很准确，电阻R6与R7的分压比例很准确，因此实现OD检测(或放电过压检测)的放电过压阈值Vod比较准确。

在其他实施例中，所述PMOS晶体管MP1也可以采用NMOS晶体管，双极型晶体管也可以采用NPN双极型晶体管，具体的连接关系为了避免重复就不再介绍了。

综上所述，本发明中电压检测电路通过设置充电过压检测电路和放电过压检测电路共用带隙基准电压产生电路，并且通过在带隙基准电压产生电路中层叠双极型晶体管以减小运算放大器OP输入失调引入的误差，从而提高带隙基准电压BG的精度。这样本发明一方面可以进一步提高充电过压保护阈值精度和放电过压保护阈值，从而使电池充得更满，同时提高电池安全性；其另一方面可以尽可能复用双极型晶体管，从而减少双极型晶体管的数量，有效的节省了器件面积，降低成本。

在本发明中，“连接”、“相连”、“连”、“接”等表示电性连接的词语，如无特别说明，则表示直接或间接的电性连接。所述直接电性连接表示两个或更多对象之间没有任何插入对象的直接连接，所述间接电性连接表示两个或更多对象之间插入了一个或多个对象(比如电阻、电容、电感、开关、滤波器等电气元件或电气单元)的连接。

需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (14)

1.一种电压检测电路，其特征在于，其包括：

带隙基准电压产生电路，其用于产生带隙基准电压BG，其包括运算放大器OP、双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3和双极型晶体管Q4，第一电流源I1和第二电流源I2，

第一分压电路，其基于受检输入电压产生第一检测电压；

第二分压电路，其基于所述受检输入电压产生第二检测电压；

第一比较器Comp1，其第一输入端接收所述带隙基准电压BG，其第二输入端接收所述第一检测电压；

第二比较器Comp2，其第二输入端接收所述带隙基准电压BG，其第一输入端接收所述第二检测电压。

2.根据权利要求1所述的电压检测电路，其特征在于，所述带隙基准电压产生电路还包括电阻R1、R2和R3，

第一电流源I1给双极型晶体管Q1提供电流，

第二电流源I2给双极型晶体管Q2提供电流，

电阻R1连接于连接节点BG和连接节点A之间，

电阻R2连接于连接节点BG和连接节点E之间，

所述运算放大器OP的第一输入端与所述连接节点A相连，其第二输入端与所述连接节点E相连，

电阻R3连接于所述连接节点B和连接节点A之间，所述连接节点B连接至双极型晶体管Q3，

连接节点E连接至双极型晶体管Q4；

双极型晶体管Q1和双极型晶体管Q3层叠，双极型晶体管Q2和双极型晶体管Q4层叠，使得电阻R3上的压差等于(Vbe2-Vbe1)+(Vbe4-Vbe3)，其中Vbe2为双极型晶体管Q2的基极-发射极压差，Vbe1为双极型晶体管Q1的基极-发射极压差，Vbe3为双极型晶体管Q3的基极-发射极压差，Vbe4为双极型晶体管Q4的基极-发射极压差。

3.根据权利要求1所述的电压检测电路，其特征在于，

所述带隙基准电压产生电路还包括MOS晶体管MP1，

所述MOS晶体管MP1的第一连接端与输入电压端VIN相连，其控制端与运算放大器OP的输出端相连，其第二连接端与连接节点BG相连；所述双极型晶体管Q3的第一连接端与所述连接节点B相连，其第二连接端接地，其控制端与所述连接节点G相连；所述第一电流源I1的输入端与所述输入电压端VIN相连，其输出端与所述连接节点G相连；所述双极型晶体管Q1的第一连接端与所述连接节点G相连，其第二连接端和其控制端均接地；所述双极型晶体管Q4的第一连接端与连接节点E相连，其第二连接端接地，其控制端与连接节点F相连；所述第二电流源I2的输入端与所述输入电压端VIN相连，其输出端与所述连接节点F相连；所述双极型晶体管Q2的第一连接端与所述连接节点F相连，其第二连接端和其控制端均接地，

其中，所述连接节点BG上的电压为带隙基准电压BG。

4.根据权利要求3所述的电压检测电路，其特征在于，

所述输入电压端VIN的电压为电芯电压；

所述输入电压端VIN的电压被称为受检输入电压，

所述MOS晶体管MP1为PMOS晶体管，所述MOS晶体管MP1的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极。

5.根据权利要求3所述的电压检测电路，其特征在于，

所述双极型晶体管Q1、Q2、Q3和Q4为PNP双极型晶体管，所述双极型晶体管Q1、Q2、Q3和Q4的第一连接端、第二连接端和控制端分别为所述PNP双极型晶体管的射极、集电极和基极；

所述双极型晶体管Q1的发射极面积大于所述双极型晶体管Q2的发射极面积，所述双极型晶体管Q3的发射极面积大于所述双极型晶体管Q4的发射极面积。

6.根据权利要求5所述的电压检测电路，其特征在于，

所述双极型晶体管Q1的发射极面积是双极型晶体管Q2的4倍，

所述双极型晶体管Q3的发射极面积是双极型晶体管Q4的4倍；

所述运算放大器OP的第一输入端和第二输入端分别为其正相输入端和反相输入端，

所述第一分压电路包括电阻R4和R5，所述电阻R4和R5依次串联于所述输入电压端VIN和接地端之间，所述电阻R3和R4之间的连接节点C的电压为所述第一检测电压；所述第二分压电压包括电阻R6和R7，所述电阻R6和R7依次串联于所述输入电压端VIN和接地端之间，所述电阻R6和R7之间的连接节点D的电压为所述第二检测电压，

所述电阻R1和R2的阻值相等；

所述电阻R1和R3采用相同温度类型的电阻，

第一比较器比较所述带隙基准电压BG和所述第一检测电压，得到第一比较结果，第二比较器比较所述带隙基准电压BG和所述第二检测电压，得到第二比较结果。

7.一种电压检测电路，其特征在于，其包括：

带隙基准电压产生电路，其用于产生带隙基准电压BG，其包括双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3、双极型晶体管Q4、第一电流源I1和第二电流源I2，多个第一开关器件，多个第二开关器件，其中，第一开关器件和第二开关器件的导通和截止相反；

第一分压电路，其基于受检输入电压产生第一检测电压；

第二分压电路，其基于所述受检输入电压产生第二检测电压；

第一比较器Comp1，其第一输入端接收所述带隙基准电压BG，其第二输入端接收所述第一检测电压；

第二比较器Comp2，其第二输入端接收所述带隙基准电压BG，其第一输入端接收所述第二检测电压。

8.根据权利要求7所述的电压检测电路，其特征在于，

当所述多个第一开关器件导通时，所述带隙基准电压产生电路处于第一工作模式，此时，所述带隙基准电压产生电路由双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3、双极型晶体管Q4、第一电流源I1和第二电流源I2组成；

当所述多个第二开关器件导通时，所述带隙基准电压产生电路处于第二工作模式，此时，所述带隙基准电压产生电路由双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3和双极型晶体管Q4组成。

9.根据权利要求7所述的电压检测电路，其特征在于，

所述带隙基准电压产生电路还包括MOS晶体管MP1、以及电阻R1、R2和R3，

当所述多个第一开关器件导通时，所述带隙基准电压产生电路处于第一工作模式，此时，所述带隙基准电压产生电路由双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3、双极型晶体管Q4、第一电流源I1、第二电流源I2、MOS晶体管MP1、以及电阻R1、R2和R3组成；

当所述多个第二开关器件导通时，所述带隙基准电压产生电路处于第二工作模式，此时，所述带隙基准电压产生电路由双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3、双极型晶体管Q4、MOS晶体管MP1、以及电阻R1、R2和R3组成。

10.根据权利要求9所述的电压检测电路，其特征在于，

当所述多个第一开关器件导通时，第一电流源I1给双极型晶体管Q1提供电流，第二电流源I2给双极型晶体管Q2提供电流，电阻R1连接于连接节点BG和连接节点A之间，电阻R2连接于连接节点BG和连接节点E之间，所述运算放大器OP的第一输入端与所述连接节点A相连，其第二输入端与所述连接节点E相连，电阻R3连接于所述连接节点B和连接节点A之间，连接节点B连接至双极型晶体管Q3，连接节点E连接至双极型晶体管Q4；双极型晶体管Q1和双极型晶体管Q3层叠，双极型晶体管Q2和双极型晶体管Q4层叠，使得电阻R3上的压差等于(Vbe2-Vbe1)+(Vbe4-Vbe3)，其中Vbe2为双极型晶体管Q2的基极-发射极压差，Vbe1为双极型晶体管Q1的基极-发射极压差，Vbe3为双极型晶体管Q3的基极-发射极压差，Vbe4为双极型晶体管Q4的基极-发射极压差；

当所述多个第二开关器件导通时，电阻R1连接于连接节点BG和连接节点A之间，电阻R2连接于连接节点BG和连接节点F之间，所述运算放大器OP的第一输入端与所述连接节点A相连，其第二输入端与所述连接节点F相连，电阻R3连接于所述连接节点B和连接节点A之间，连接节点F连接至双极型晶体管Q2，双极型晶体管Q1、双极型晶体管Q3、双极型晶体管Q4并联于连接节点B。

11.根据权利要求10所述的电压检测电路，其特征在于，

所述第一开关器件为五个，分别为第一开关器件S1、S3、S6、S8和S9；

所述第二开关器件为五个，分别为第二开关器件S2、S4、S5、S7和S10；

所述MOS晶体管MP1的第一连接端与输入电压端VIN相连，其控制端与运算放大器OP的输出端相连，其第二连接端与连接节点BG相连；所述电阻R1连接于连接节点BG和连接节点A之间；所述电阻R3连接于连接节点A和连接节点B之间；所述双极型晶体管Q3的第一连接端与连接节点B相连，其第二连接端接地，其控制端经第二开关器件S4接地；所述第一电流源I1的输入端与所述输入电压端VIN相连，其输出端经第一开关器件S1与连接节点G相连；所述双极型晶体管Q1的第一连接端与所述连接节点G相连，其第二连接端和其控制端均接地；第二开关器件S2连接于所述连接节点G和所述连接节点B之间；所述第一开关器件S3连接于所述连接节点G和所述双极型晶体管Q3的控制端之间；所述电阻R2一端与所述连接节点BG相连，其另一端经第一开关器件S8与连接节点E相连；所述双极型晶体管Q4的第一连接端与所述连接节点E相连，其第二连接端接地，其控制端经第二开关器件S5接地；所述第二电流源I2的输入端与所述输入电压端VIN相连，其输出端经第一开关器件S9与所述连接节点F相连；所述双极型晶体管Q2的第一连接端与所述连接节点F相连，其第二连接端和其控制端均接地；所述第二开关器件S7连接于所述连接节点F和所述电阻R2的另一端之间；第二开关器件S10连接于所述连接节点B和所述连接节点E之间；第一开关器件S6连接于所述连接节点F与所述双极型晶体管Q4的控制端之间；所述运算放大器OP的第一输入端与所述连接节点A相连，其第二输入端与所述电阻R2的另一端之间，

其中，连接节点BG上的电压为带隙基准电压BG。

12.根据权利要求11所述的电压检测电路，其特征在于，

所述输入电压端VIN的电压为电芯电压；

所述输入电压端VIN的电压被称为受检输入电压，

所述MOS晶体管MP1为PMOS晶体管，所述MOS晶体管MP1的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极。

13.根据权利要求11所述的电压检测电路，其特征在于，

所述双极型晶体管Q1、Q2、Q3和Q4为PNP双极型晶体管，所述双极型晶体管Q1、Q2、Q3和Q4的第一连接端、第二连接端和控制端分别为所述PNP双极型晶体管的射极、集电极和基极；

所述双极型晶体管Q1的发射极面积大于所述双极型晶体管Q2的发射极面积，所述双极型晶体管Q3的发射极面积大于所述双极型晶体管Q4的发射极面积。

14.根据权利要求7所述的电压检测电路，其特征在于，

所述双极型晶体管Q1的发射极面积是双极型晶体管Q2的4倍，

所述双极型晶体管Q3的发射极面积是双极型晶体管Q4的4倍；

所述运算放大器OP的第一输入端和第二输入端分别为其正相输入端和反相输入，

所述第一分压电路包括电阻R4和R5，所述电阻R4和R5依次串联于所述输入电压端VIN和接地端之间，所述电阻R3和R4之间的连接节点C的电压为所述第一检测电压；所述第二分压电压包括电阻R6和R7，所述电阻R6和R7依次串联于所述输入电压端VIN和接地端之间，所述电阻R6和R7之间的连接节点D的电压为所述第二检测电压，

所述电阻R1和R2的阻值相等；

所述电阻R1和R3采用相同温度类型的电阻，

第一比较器比较所述带隙基准电压BG和所述第一检测电压，得到第一比较结果，第二比较器比较所述带隙基准电压BG和所述第二检测电压，得到第二比较结果。

Images