CN115733116A - 一种过流保护电路 - Google Patents

Abstract

本发明公开了一种过流保护电路，包括：电流采样模块、电流比较模块以及反馈锁存模块；电流采样模块包括电流采样子模块和电流均衡子模块；电流均衡子模块用于形成两路相等的电流；电流采样子模块用于通过π型电阻网络配合两路相等的电流来对输入电流进行采样得到采样电流；电流比较模块用于对采样电流与阈值电流进行比较，根据比较结果输出告警电压信号；反馈锁存模块用于对告警电压信号进行锁存处理以输出告警锁存信号，还用于根据告警电压信号输出反馈控制信号，以使外部电源管理电路根据反馈控制信号控制功率器件的打开与关断。本发明提高了过流保护电路的电流采样精度从而实现有效过流保护。

Description

一种过流保护电路

技术领域

本发明属于电源技术领域，具体涉及一种过流保护电路。

背景技术

随着电子技术的飞速发展，电源技术也取得了很大的进步。电源作为电子设备运作的核心，面临着越来越大的挑战。在电源系统中，因输出短路或者负载过大等因素而导致的过流现象可能会造成系统永久性损坏，因此在电源系统中采取一些保护措施十分必要。

电源系统中通常都会有大功率MOS器件；当输出短路、负载过大等引起的意外过流现象发生时，会在大功率MOS器件内部造成能量聚集，十分容易引起大功率MOS器件雪崩击穿从而损坏大功率MOS器件本身乃至后级的负载电路，导致电路瘫痪；这是因为大功率MOS器件仅能够在较短时间内承受一定量的过流，而因输出短路或者负载过大导致的过流现象往往电流较大且持续时间较长。

为了避免因过流而导致的器件或电路结构损坏，可以在电源系统中引入过流保护电路。图1示出了一种传统过流保护电路(虚线框内)，该过流保护电路在图1中被应用在LDO(Low Dropout Linear Regulator，低压差线性稳压器)中。其中，通过采样电阻RS来检测LDO的输出电流，并将其转换为电压量控制MS管的导通，以保证在发生过流现象时，从而可以及时采取措施来减小功率管MP的漏源电流。然而，采样电阻会在输出端分走一部分电压，从而导致系统转换效率的降低。并且，当发生过流现象时，采样电阻RS会额外消耗过大功耗，降低电路寿命。

为了解决上述传统过流保护电路所存在的问题，图2中示出了一种改进型的过流保护电路(虚线框内)，该过流保护电路在图2中也被应用在LDO中。其中，该电路将采样电阻与功率管分隔开来，避免了采样电阻降低系统的转换效率以及额外消耗过大功耗。然而，由于功率管的阈值电压、载流子迁移率以及采样电阻RS的阻值均会随着温度变化而变化，导致采样电流不准确，使得比较器COM的反相端电压不稳定，进而导致该过流保护电路无法有效地进行过流保护。

因此，如何提高过流保护电路的电流采样精度从而实现有效过流保护，是现有技术中一项亟待解决的技术问题。

发明内容

为了解决现有技术中所存在的上述问题，本发明提供了一种过流保护电路。

本发明要解决的技术问题通过以下技术方案实现：

一种过流保护电路，包括：电流采样模块、电流比较模块以及反馈锁存模块；

所述电流采样模块，包括电流采样子模块和电流均衡子模块；所述电流均衡子模块具有两个电流端口，所述两个电流端口上的电流相等；所述电流采样子模块用于通过自身包含的π型电阻网络对所述过流保护电路的输入电流进行比例采样得到采样电流，还用于连接外部电源管理电路的负载；其中，所述π型电阻网络中的两个并联的电阻相同，且分别电连接所述两个电流端口；所述采样电流为所述两个并联的电阻上的电流之差；

所述电流比较模块，用于对所述采样电流与阈值电流进行比较，根据比较结果输出告警电压信号；

所述反馈锁存模块，用于对所述告警电压信号进行锁存处理并输出告警锁存信号，还用于根据所述告警电压信号输出反馈控制信号；其中，所述告警锁存信号和所述告警电压信号直接相连；所述反馈控制信号用于使所述外部电源管理电路根据该反馈控制信号控制其功率器件的打开与关断。

可选地，所述电流采样子模块包括：电阻R0、电阻R1、电阻R2、PMOS晶体管M7以及NMOS晶体管M8；其中，

电阻R1以及电阻R2各自的第一端分别连接电阻R0的两端，构成所述π型电阻网络；电阻R1以及电阻R2各自的第二端分别直连所述两个电流端口；

PMOS晶体管M7的源极连接电阻R1的第二端、漏极与NMOS晶体管M8的漏极互连、栅极连接一栅压信号；所述栅压信号由所述电流均衡子模块提供；

NMOS晶体管M8的栅极和漏极互连，且两者还共同连接所述电流比较模块的采样电流输入端，NMOS晶体管M8的源极接地；

所述输入电流从电阻R1和电阻R0互连的节点进入所述过流保护电路，所述采样电流从电阻R1与PMOS晶体管M7互连的节点引出，并经过PMOS晶体管M7以及NMOS晶体管M8输入至所述电流比较模块。

可选地，所述电流采样子模块包括：电阻R0、电阻R1、电阻R2、PMOS晶体管M7、NMOS晶体管M8、PMOS晶体管Ma以及PMOS晶体管Mb；其中，

电阻R1以及电阻R2各自的第一端分别连接电阻R0的两端，构成所述π型电阻网络；电阻R1以及电阻R2各自的第二端分别连接PMOS晶体管Ma和PMOS晶体管Mb的漏极；

PMOS晶体管Ma和PMOS晶体管Mb的栅极互连、漏极分别直连所述两个电流端口；PMOS晶体管Ma的栅极和漏极互连；

PMOS晶体管M7的源极连接PMOS晶体管Ma的漏极、漏极与NMOS晶体管M8的漏极互连、栅极连接一栅压信号；所述栅压信号由所述电流均衡子模块提供；

NMOS晶体管M8的栅极和漏极互连，且两者还共同连接所述电流比较模块的采样电流输入端，NMOS晶体管M8的源极接地；

其中，电阻R1以及电阻R2各自的第二端分别通过所述PMOS晶体管Ma和PMOS晶体管Mb电连接所述两个电流端口；所述输入电流从电阻R1和电阻R0互连的节点进入所述过流保护电路，所述采样电流从PMOS晶体管Ma与PMOS晶体管M7互连的节点引出，并通过PMOS晶体管M7以及NMOS晶体管M8输入至所述电流比较模块。

可选地，所述电流均衡子模块，包括：PMOS晶体管M1、PMOS晶体管M2、NMOS晶体管M3、NMOS晶体管M4、NMOS晶体管M5以及NMOS晶体管M6；其中，

NMOS晶体管M5和NMOS晶体管M6的源极均接地、栅极均连接第一偏置电压、漏极分别连接NMOS晶体管M3和NMOS晶体管M4的源极；

NMOS晶体管M3和NMOS晶体管M4的栅极均连接第二偏置电压、漏极分别连接PMOS晶体管M1和PMOS晶体管M2的漏极；

PMOS晶体管M1和PMOS晶体管M2的栅极互连、源极分别形成所述两个电流端口；PMOS晶体管M1的栅极和漏极互连；PMOS晶体管M2的漏极输出一栅压信号给所述电流采样子模块。

可选地，所述电流比较模块，包括：PMOS晶体管M10和NMOS晶体管M9；其中，

NMOS晶体管M9的栅极为所述电流比较模块的采样电流输入端、漏极和PMOS晶体管M10的漏极互连、源极接地；

PMOS晶体管M10的栅极连接第三偏置电压、源极连接外部输入的工作电压、漏极输出所述告警电压信号，所述阈值电流为PMOS晶体管M10的漏极输出的电流。

可选地，所述反馈锁存模块，包括：NMOS晶体管M11和第一反相器；其中，

所述第一反相器的输入端连接所述告警电压信号、输出端输出所述反馈控制信号；

NMOS晶体管M11的栅极连接所述第一反相器的输出端、源极接地、漏极输出所述告警锁存信号。

可选地，所述外部电源管理电路中的功率器件为P型MOS管；

所述反馈锁存模块，包括：NMOS晶体管M11、第一反相器以及第二反相器；其中，

所述第一反相器的输入端连接所述告警电压信号、输出端连接所述第二反相器的输入端；所述第二反相器的输出端输出所述反馈控制信号；

NMOS晶体管M11的栅极连接所述第一反相器的输出端、源极接地、漏极输出所述告警锁存信号。

可选地，所述外部电源管理电路包括：低压差线性稳压器；

所述低压差线性稳压器包括：PMOS晶体管MS、PMOS晶体管MP、运算放大器、电阻Rx以及电阻Ry；其中，

PMOS晶体管MS的栅极连接所述反馈控制信号、源极连接所述低压差线性稳压器的输入电压、漏极连接PMOS晶体管MP的栅极以及运算放大器的输出端；

运算放大器的使能端连接所述反馈控制信号、反相输入端连接参考电压、同相输入端连接电阻Rx的第二端以及电阻Ry的第一端、输出端连接PMOS晶体管MS的漏极以及PMOS晶体管MP的栅极；

PMOS晶体管MP的漏极连接所述输入电压、源极连接电阻Rx的第一端并输出所述输入电流；

电阻Rx的第二端与电阻Ry的第一端互连，电阻Ry的第二端接地；

所述过流保护电路中的电阻R2的第一端连接所述低压差线性稳压器的外部负载。

可选地，电阻R1和电阻R2的阻值范围为10KΩ～200KΩ。

可选地，PMOS晶体管M1、PMOS晶体管M2、NMOS晶体管M3、NMOS晶体管M4、NMOS晶体管M5以及NMOS晶体管M6均工作在亚阈值区域。

本发明提供的过流保护电路中，电流均衡子模块具有两个电流端口，且这两个电流端口上的电流相等；电流采样子模块通过π型电阻网络对过流保护电路的输入电流进行采样，采样电流为π型电阻网络中的两个并联的电阻上的电流之差，这两个并联的电阻相同，且分别电连接上述两个电流端口；基于以上设定，使得电流采样子模块可以对过流保护电路的输入电流进行比例采样，由此得到的采样电流中因电阻温漂引入的误差可以被抵消，从而抹除了采样电流中受温度影响而导致的误差，提高了过流保护电路的电流采样精度，从而可以使过流保护电路能够实现有效的过流保护。

以下将结合附图及对本发明做进一步详细说明。

附图说明

图1是现有的一种过流保护电路的电路图；

图2是现有的另一种过流保护电路的电路图；

图3是本发明实施例提供的一种过流保护电路的结构示意图；

图4中示出了本发明实施例中的电流均衡子模块和反馈锁存模块的电路图；

图5中示出了本发明实施例中的一种电流采样子模块的电路图；

图6中示出了本发明实施例中的另一种电流采样子模块以及反馈锁存模块的电路图；

图7中示出了本发明实施例中的电流比较模块的电路图；

图8是本发明实施例提供的过流保护电路应用于LDO中的电路图；

图9为应用了本发明实施例提供的过流保护电路的低压差线性稳压器，其在工作温度27℃、TT工艺角下以及不同负载下的输出电流变化曲线；

图10为应用了本发明实施例提供的过流保护电路的低压差线性稳压器，其在工作温度27℃、SS工艺角下以及不同负载下的输出电流变化曲线；

图11为应用了本发明实施例提供的过流保护电路的低压差线性稳压器，其在工作温度27℃、FF工艺角下不同负载下的输出电流变化曲线；

图12为应用了本发明实施例提供的过流保护电路的低压差线性稳压器，其在TT工艺角、RL＝27Ω时以及不同温度下的输出电流变化曲线。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

为了提高过流保护电路的电流采样精度从而实现有效过流保护，本发明实施例提供了一种过流保护电路，该过流保护电路包括：电流采样模块、电流比较模块以及反馈锁存模块。

如图1所示，电流采样模块，包括电流采样子模块和电流均衡子模块；电流均衡子模块具有两个电流端口，这两个电流端口上的电流相等，图1中用I表示。电流采样子模块用于通过自身包括的π型电阻网络对过流保护电路的输入电流I_X进行采样得到采样电流I_S，还用于连接外部电源管理电路的负载，即外部电源管理电路的输出电压V_OUT是从电流采样子模块输出的；其中，π型电阻网络中的两个并联的电阻相同，且分别电连接上述的两个电流端口；采样电流为这两个并联的电阻上的电流之差，即I_S＝I₁-I₂。

电流比较模块，用于对采样电流I_S与阈值电流进行比较，根据比较结果输出告警电压信号；

反馈锁存模块，用于对告警电压信号进行锁存处理并输出告警锁存信号，还用于根据告警电压信号输出反馈控制信号V_F；其中，告警锁存信号和告警电压信号直接相连；反馈控制信号V_F用于使外部电源管理电路根据该反馈控制信号V_F控制功率器件的打开与关断。

具体而言，如图3所示，π型电阻网络中的两个并联电阻为R1和R2，它们各自的电流为：

由于R1和R2是相同的电阻，故而阻值相等，因此根据式(1)和式(2)可以得到：

R1和R2之间的电阻R0上的电流为：

根据式(3)和式(4)，可以得到：

由此可见，采样电流I_S是输入电流I_X的比例采样值，且这个比例由电阻R1与电阻R0的比值决定，因此从采样电流I_S中抹除了电阻温漂而导致的检测误差，避免温度变化引起采样电流的精度出现大幅度偏移。

此外，由于电流采样模块对输入电流I_X是比例采样的，因此采样比例可以通过设置电阻R0和R1的比值实现灵活调整，从而使得本发明实施例提供的过流保护电路具有较为广泛的适用范围，鲁棒性高。

本发明实施例提供的过流保护电路中，电流均衡子模块具有两个电流端口，且这两个电流端口上的电流相等；电流采样子模块通过π型电阻网络对过流保护电路的输入电流进行采样，采样电流为π型电阻网络中的两个并联的电阻上的电流之差，这两个并联的电阻相同，且分别电连接上述两个电流端口；基于以上设定，使得电流采样子模块可以对过流保护电路的输入电流进行比例采样，由此得到的采样电流中因电阻温漂引入的误差可以被抵消，从而抹除了采样电流中受温度影响而导致的误差，提高了过流保护电路的电流采样精度，从而可以使过流保护电路能够实现有效的过流保护。

在一个实施例中，如在图4中所示的，电流均衡子模块，包括：PMOS晶体管M1、PMOS晶体管M2、NMOS晶体管M3、NMOS晶体管M4、NMOS晶体管M5以及NMOS晶体管M6。

其中，NMOS晶体管M5和NMOS晶体管M6的源极均接地、栅极均连接第一偏置电压、漏极分别连接NMOS晶体管M3和NMOS晶体管M4的源极。

NMOS晶体管M3和NMOS晶体管M4的栅极均连接第二偏置电压、漏极分别连接PMOS晶体管M1和PMOS晶体管M2的漏极。

PMOS晶体管M1和PMOS晶体管M2的栅极互连、源极分别形成上述的两个电流端口；PMOS晶体管M1的栅极和漏极互连；PMOS晶体管M2的漏极输出一栅压信号V_G给电流采样子模块。

可以看到，该电流均衡子模块中，NMOS晶体管M5和NMOS晶体管M3组成共源共栅结构，NMOS晶体管M6和NMOS晶体管M4组成共源共栅结构，通过这种共源共栅结构，来确保PMOS晶体管M1和PMOS晶体管M2的源极电流相等。此外，为了更进一步确保两路电流I相等，还可以在该电流均衡子模块中进一步增加一或多个共源共栅结构，这都是可以的。

在一个实施例中，如在图5中所示的，电流采样子模块可以包括：电阻R0、电阻R1、电阻R2、PMOS晶体管M7以及NMOS晶体管M8。

其中，电阻R1以及电阻R2各自的第一端分别连接电阻R0的两端，它们三者构成π型电阻网络；电阻R1以及电阻R2各自的第二端分别直连上述的两个电流端口。

PMOS晶体管M7的源极连接电阻R1的第二端、漏极与NMOS晶体管M8的漏极互连、栅极连接栅压信号V_G；该栅压信号V_G由电流均衡子模块提供，具体是由电流均衡子模块中的NMOS晶体管M4以及PMOS晶体管M2互连在一起的漏极提供。

NMOS晶体管M8的栅极和漏极相连，且两者还共同连接电流比较模块的采样电流输入端，NMOS晶体管M8的源极接地。

其中，参见图5所示，输入电流I_X从电阻R1和电阻R0互连的节点X进入过流保护电路，采样电流I_S从电阻R1与PMOS晶体管M7互连的节点N引出，并通过PMOS晶体管M7和NMOS晶体管M8输入至后方的电流比较模块。

在另一个实施例中，如图6中所示的，电流采样子模块可以包括：电阻R0、电阻R1、电阻R2、PMOS晶体管M7、NMOS晶体管M8、PMOS晶体管Ma以及PMOS晶体管Mb。

其中，电阻R1以及电阻R2各自的第一端分别连接电阻R0的两端，它们三者构成π型电阻网络；电阻R1以及电阻R2各自的第二端分别连接PMOS晶体管Ma和PMOS晶体管Mb的漏极。

PMOS晶体管Ma和PMOS晶体管Mb的栅极互连、漏极分别直连上述的两个电流端口；PMOS晶体管Ma的栅极和漏极互连。

PMOS晶体管M7的源极连接PMOS晶体管Ma的漏极、漏极与NMOS晶体管M8的漏极互连、栅极连接栅压信号V_G；该栅压信号V_G由电流均衡子模块提供，具体是电流均衡子模块中的NMOS晶体管M4以及PMOS晶体管M2互连在一起的漏极提供。

NMOS晶体管M8的栅极和漏极互连，且两者还共同连接电流比较模块的采样电流输入端，NMOS晶体管M8的源极接地。

可以理解的是，在图6所示的电流采样子模块中，电阻R1以及电阻R2各自的第二端分别通过PMOS晶体管Ma和PMOS晶体管Mb电连接上述的两个电流端口；输入电流I_X同样从电阻R1和电阻R0互连的节点X进入过流保护电路，采样电流I_S从PMOS晶体管Ma与PMOS晶体管M7互连的节点N引出，并通过PMOS晶体管M7以及NMOS晶体管M8输入至电流比较模块。

对比图6和对5可以看到，图6中所示的电流采样子模块相较于图5所示的电流采样子模块来说，多增加了PMOS晶体管Ma和PMOS晶体管Mb，这两个晶体管构成共源共栅结构，可以进一步确保电阻R1和电阻R2各自所在支路的电流相等。

在一个实施例中，如图7中所示的，电流比较模块，可以包括：PMOS晶体管M10和NMOS晶体管M9。

其中，NMOS晶体管M9的栅极为该电流比较模块的采样电流输入端、漏极和PMOS晶体管M10的漏极互连、源极接地。具体的，NMOS晶体管M9和电流采样子模块中的NMOS晶体管M8两者的栅极互连构成电流镜，从而将采样电流I_S复制到NMOS晶体管M9的漏极。

PMOS晶体管M10的栅极连接第三偏置电压V_P、源极连接外部输入的工作电压V_DD、漏极输出告警电压信号V_A，阈值电流为PMOS晶体管M10的漏极输出的电流。

可以理解的是，PMOS晶体管M10的栅极外接栅压V_P在漏极形成阈值电流，电流镜将采样电流I_S复制到NMOS晶体管M9的漏极；PMOS晶体管M10构成电流源负载，将采样电流I_S转换为电压。当产生过流现象时，NMOS晶体管M9打开，其漏极上的采样电流I_S与PMOS晶体管M10的漏极上的阈值电流不匹配，由采样电流I_S转换的电压会显著降低，导致NMOS晶体管M9的漏端电压下降至接近GND，因此告警电压信号V_A在低电平时有效。

在一个实施例中，如图4中所示的，反馈锁存模块，可以包括：NMOS晶体管M11和第一反相器，该第一反相器由PMOS晶体管M12和NMOS晶体管M13构成。

其中，第一反相器的输入端(MOS晶体管M12和NMOS晶体管M13互连的栅极)连接告警电压信号V_A、输出端(MOS晶体管M12和NMOS晶体管M13互连的漏极)输出反馈控制信号V_F；NMOS晶体管M11的栅极连接第一反相器的输出端、源极接地、漏极输出告警锁存信号V_B。

在另一个实施例中，外部电源管理电路中的功率器件为P型MOS管；相应的，如在图6中所示的，反馈锁存模块可以包括：NMOS晶体管M11、第一反相器以及第二反相器；该第二反相器具体由PMOS晶体管M14和NMOS晶体管M15构成。

其中，第一反相器的输入端连接告警电压信号V_A、输出端连接第二反相器的输入端(PMOS晶体管M14和NMOS晶体管M15互连的栅极)；第二反相器的输出端(PMOS晶体管M14和NMOS晶体管M15互连的漏极)输出反馈控制信号V_F。

与图4中所示的反馈锁存模块相同的，NMOS晶体管M11的栅极连接第一反相器的输出端、源极接地、漏极输出告警锁存信号V_B。

可以理解的是，在图4和图6中所示的反馈锁存模块中，低电平的告警电压信号V_A经过第一反相器后转化成逻辑高电平，高电平又反过来控制NMOS晶体管M11导通，从而进一步拉低PMOS晶体管M10的漏端电压信号，形成正反馈，可以加速过流保护电路的判决速度。此外，在图6中所示的反馈锁存模块中，利用第二反相器将第一反相器输出的高电平转换为低电平实现缓冲效果，从而形成低电平有效的反馈控制信号V_F。

在一个实施例中，外部电源管理电路可以包括：低压差线性稳压器。低压差线性稳压器因其具有低压差和低噪声的特性，被广泛应用于电源系统中，它可以确保电源输出的电压稳定，从而确保电源系统在一系列极端、特殊情况下能够安全可靠地工作。此外，为了使LDO具有较强的带负载能力，往往会在LDO中使用大功率MOS器件，因此当LDO的输出短路、负载过大等引起的意外过流现象发生时，如果没有过流保护电路的保护，这些大功率MOS器件会很容易发生雪崩击穿。

图8示例性地示出了一种低压差线性稳压器，该低压差线性稳压器可以包括：PMOS晶体管MS、PMOS晶体管MP、运算放大器、电阻Rx以及电阻Ry。

其中，PMOS晶体管MS的栅极连接反馈控制信号V_F、源极连接低压差线性稳压器的输入电压V_IN、漏极连接PMOS晶体管MP的栅极以及运算放大器的输出端。

运算放大器的使能端连接反馈控制信号V_F、反相输入端连接参考电压V_ref、同相输入端连接电阻Rx的第二端以及电阻Ry的第一端、输出端连接PMOS晶体管MS的漏极以及PMOS晶体管MP的栅极；电阻Rx的第二端与电阻Ry的第一端互连，电阻Ry的第二端接地。

PMOS晶体管MP的漏极连接低压差线性稳压器的输入电压V_IN、源极连接电阻Rx的第一端并输出过流保护电路的输入电流。可以理解的是，过流保护电路的输入电流I_X即是低压差线性稳压器的输出端电流。从图8中可以看到，过流保护电路中的电阻R2的第一端连接低压差线性稳压器的外部负载，从而输出低压差线性稳压器的输出电压V_OUT；图8中该外部负载分别用阻性负载RL以及容性负载CL表示。

具体的，参见图8所示，当输入电流I_X超过阈值电流时，通过电流采样子模块对输入电流I_X进行比例采样，该电流采样子模块中的电阻R1与电阻R2阻值相同，采样电流Is则是由电阻R0与电阻R1的比值决定。之后，通过NMOS晶体管M8和NMOS晶体管M9构成的电流镜，将采样得电流Is传输至M9所在的支路。PMOS晶体管M10构成电流源负载，将电流信号I_S转换为告警电压信号V_A。当发生过流现象时，V_A会显著降低，经过由PMOS晶体管M12和NMOS晶体管M13构成的反相器后转化成逻辑高电平。这个数字电平信号又反过来控制NMOS晶体管M11导通，进一步拉低PMOS晶体管M10的漏端电压信号，实现电流比较增强的功能，确保了过流保护的可靠性。之后，再经过一级由PMOS晶体管M14和NMOS晶体管M15构成的反相器，输出反馈控制信号V_F，以控制低压差线性稳压器中的PMOS晶体管MS以及运算放大器AMP中相关的偏置电路的开关管(以图8中引出的使能端表示)，使得这些开关管导通，拉高PMOS晶体管MP的栅端、关闭AMP中的偏置电路，从而降低压差线性稳压器的输出电流。因此在发生过流现象时，该电路可以对LDO中的功率器件实现有效的过流保护功能。

在无过流现象的正常工作状态下，NMOS晶体管M9、PMOS晶体管M10、NMOS晶体管M11、PMOS晶体管M12、NMOS晶体管M13、PMOS晶体管M14以及NMOS晶体管M15均是常态化关闭的，不会消耗额外的功耗。

此外，在一个实施例中，通过设置NMOS晶体管M5、NMOS晶体管M6、NMOS晶体管M3、NMOS晶体管M4、PMOS晶体管M1以及MOS晶体管M2的栅压，使它们工作在亚阈值区域，以及将电阻R1和电阻R2设置在10K～200K，可以使电流均衡子模块所形成的两路相等的电流位于nA等级；此时，本发明实施例提供的过流保护电路的功耗将会非常低。

同理，还可以进一步将PMOS晶体管Ma以及PMOS晶体管Mb设置为工作在亚阈值区域，同样可以达到降低功耗的效果。

此外，在实际应用中，上述所有的NMOS晶体管的衬底均连接GND；所有的PMOS晶体管的衬底均连接V_DD。

为了验证本发明实施例的有益效果，发明人对过流保护电路的使用效果进行了实验，实验结果如下：

图9为应用了本发明实施例提供的过流保护电路的低压差线性稳压器，其在工作温度27℃、TT工艺角下以及不同负载下的输出电流变化曲线；

图10为应用了本发明实施例提供的过流保护电路的低压差线性稳压器，其在工作温度27℃、SS工艺角下以及不同负载下的输出电流变化曲线；

图11为应用了本发明实施例提供的过流保护电路的低压差线性稳压器，其在工作温度27℃、FF工艺角下不同负载下的输出电流变化曲线；

图12为应用了本发明实施例提供的过流保护电路的低压差线性稳压器，其在TT工艺角、RL＝27Ω时以及不同温度下的输出电流变化曲线。

从图9～图11中可以看出，在三种工艺角下，过流保护电路的输出电流保护阈值均在50mA左右，比较稳定；而且在各种情况下电阻R1、R2所在的支路的电流仅有30nA左右，采样电流也仅有80nA左右，实现了低功耗；此外从图12可以看到，在不同温度下，该过流保护电路均可正常工作。

综上，本发明提供了一种功耗低、精度高、鲁棒性强的过流保护电路，解决了电源管理电路因输出短路或者负载过大而导致输出电流过大，从而损坏电路的技术问题。

本发明实施例提供的过流保护电路不仅可以用于低压差线性稳压器，也可以应用于其他电源管理电路/系统以及对输出电流有限制的应用环境中。

需要说明的是，本发明实施例中“互联”、“连接”以及“直连”均表示“直接相连”的含义，“电连接”既可以表示直接电连接，也可以表示通过其他器件实现的间接式的电连接。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。

尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看所述附图以及公开内容，可理解并实现所述公开实施例的其他变化。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种过流保护电路，其特征在于，包括：电流采样模块、电流比较模块以及反馈锁存模块；

所述电流采样模块，包括电流采样子模块和电流均衡子模块；所述电流均衡子模块具有两个电流端口，所述两个电流端口上的电流相等；所述电流采样子模块用于通过自身包含的π型电阻网络对所述过流保护电路的输入电流进行比例采样得到采样电流，还用于连接外部电源管理电路的负载；其中，所述π型电阻网络中的两个并联的电阻相同，且分别电连接所述两个电流端口；所述采样电流为所述两个并联的电阻上的电流之差；

所述电流比较模块，用于对所述采样电流与阈值电流进行比较，根据比较结果输出告警电压信号；

所述反馈锁存模块，用于对所述告警电压信号进行锁存处理并输出告警锁存信号，还用于根据所述告警电压信号输出反馈控制信号；其中，所述告警锁存信号和所述告警电压信号直接相连；所述反馈控制信号用于使所述外部电源管理电路根据该反馈控制信号控制其功率器件的打开与关断。

2.根据权利要求1所述过流保护电路，其特征在于，所述电流采样子模块包括：电阻R0、电阻R1、电阻R2、PMOS晶体管M7以及NMOS晶体管M8；其中，

电阻R1以及电阻R2各自的第一端分别连接电阻R0的两端，构成所述π型电阻网络；电阻R1以及电阻R2各自的第二端分别直连所述两个电流端口；

PMOS晶体管M7的源极连接电阻R1的第二端、漏极与NMOS晶体管M8的漏极互连、栅极连接一栅压信号；所述栅压信号由所述电流均衡子模块提供；

NMOS晶体管M8的栅极和漏极互连，且两者还共同连接所述电流比较模块的采样电流输入端，NMOS晶体管M8的源极接地；

所述输入电流从电阻R1和电阻R0互连的节点进入所述过流保护电路，所述采样电流从电阻R1与PMOS晶体管M7互连的节点引出，并经过PMOS晶体管M7以及NMOS晶体管M8输入至所述电流比较模块。

3.根据权利要求1所述过流保护电路，其特征在于，所述电流采样子模块包括：电阻R0、电阻R1、电阻R2、PMOS晶体管M7、NMOS晶体管M8、PMOS晶体管Ma以及PMOS晶体管Mb；其中，

电阻R1以及电阻R2各自的第一端分别连接电阻R0的两端，构成所述π型电阻网络；电阻R1以及电阻R2各自的第二端分别连接PMOS晶体管Ma和PMOS晶体管Mb的漏极；

PMOS晶体管Ma和PMOS晶体管Mb的栅极互连、漏极分别直连所述两个电流端口；PMOS晶体管Ma的栅极和漏极互连；

PMOS晶体管M7的源极连接PMOS晶体管Ma的漏极、漏极与NMOS晶体管M8的漏极互连、栅极连接一栅压信号；所述栅压信号由所述电流均衡子模块提供；

NMOS晶体管M8的栅极和漏极互连，且两者还共同连接所述电流比较模块的采样电流输入端，NMOS晶体管M8的源极接地；

其中，电阻R1以及电阻R2各自的第二端分别通过所述PMOS晶体管Ma和PMOS晶体管Mb电连接所述两个电流端口；所述输入电流从电阻R1和电阻R0互连的节点进入所述过流保护电路，所述采样电流从PMOS晶体管Ma与PMOS晶体管M7互连的节点引出，并通过PMOS晶体管M7以及NMOS晶体管M8输入至所述电流比较模块。

4.根据权利要求1所述过流保护电路，其特征在于，所述电流均衡子模块，包括：PMOS晶体管M1、PMOS晶体管M2、NMOS晶体管M3、NMOS晶体管M4、NMOS晶体管M5以及NMOS晶体管M6；其中，

NMOS晶体管M5和NMOS晶体管M6的源极均接地、栅极均连接第一偏置电压、漏极分别连接NMOS晶体管M3和NMOS晶体管M4的源极；

NMOS晶体管M3和NMOS晶体管M4的栅极均连接第二偏置电压、漏极分别连接PMOS晶体管M1和PMOS晶体管M2的漏极；

PMOS晶体管M1和PMOS晶体管M2的栅极互连、源极分别形成所述两个电流端口；PMOS晶体管M1的栅极和漏极互连；PMOS晶体管M2的漏极输出一栅压信号给所述电流采样子模块。

5.根据权利要求1所述过流保护电路，其特征在于，所述电流比较模块，包括：PMOS晶体管M10和NMOS晶体管M9；其中，

NMOS晶体管M9的栅极为所述电流比较模块的采样电流输入端、漏极和PMOS晶体管M10的漏极互连、源极接地；

PMOS晶体管M10的栅极连接第三偏置电压、源极连接外部输入的工作电压、漏极输出所述告警电压信号，所述阈值电流为PMOS晶体管M10的漏极输出的电流。

6.根据权利要求1所述过流保护电路，其特征在于，所述反馈锁存模块，包括：NMOS晶体管M11和第一反相器；其中，

所述第一反相器的输入端连接所述告警电压信号、输出端输出所述反馈控制信号；

NMOS晶体管M11的栅极连接所述第一反相器的输出端、源极接地、漏极输出所述告警锁存信号。

7.根据权利要求1所述过流保护电路，其特征在于，所述外部电源管理电路中的功率器件为P型MOS管；

所述反馈锁存模块，包括：NMOS晶体管M11、第一反相器以及第二反相器；其中，

所述第一反相器的输入端连接所述告警电压信号、输出端连接所述第二反相器的输入端；所述第二反相器的输出端输出所述反馈控制信号；

NMOS晶体管M11的栅极连接所述第一反相器的输出端、源极接地、漏极输出所述告警锁存信号。

8.根据权利要求2所述过流保护电路，其特征在于，所述外部电源管理电路包括：低压差线性稳压器；

所述低压差线性稳压器包括：PMOS晶体管MS、PMOS晶体管MP、运算放大器、电阻Rx以及电阻Ry；其中，

PMOS晶体管MS的栅极连接所述反馈控制信号、源极连接所述低压差线性稳压器的输入电压、漏极连接PMOS晶体管MP的栅极以及运算放大器的输出端；

运算放大器的使能端连接所述反馈控制信号、反相输入端连接参考电压、同相输入端连接电阻Rx的第二端以及电阻Ry的第一端、输出端连接PMOS晶体管MS的漏极以及PMOS晶体管MP的栅极；

PMOS晶体管MP的漏极连接所述输入电压、源极连接电阻Rx的第一端并输出所述输入电流；

电阻Rx的第二端与电阻Ry的第一端互连，电阻Ry的第二端接地；

所述过流保护电路中的电阻R2的第一端连接所述低压差线性稳压器的外部负载。

9.根据权利要求2或3所述过流保护电路，其特征在于，电阻R1和电阻R2的阻值范围为10KΩ～200KΩ。

10.根据权利要求4所述过流保护电路，其特征在于，PMOS晶体管M1、PMOS晶体管M2、NMOS晶体管M3、NMOS晶体管M4、NMOS晶体管M5以及NMOS晶体管M6均工作在亚阈值区域。

Images