CN116136563A - 功率管的电流采样电路 - Google Patents
功率管的电流采样电路 Download PDFInfo
- Publication number
- CN116136563A CN116136563A CN202111359157.XA CN202111359157A CN116136563A CN 116136563 A CN116136563 A CN 116136563A CN 202111359157 A CN202111359157 A CN 202111359157A CN 116136563 A CN116136563 A CN 116136563A
- Authority
- CN
- China
- Prior art keywords
- transistor
- current
- terminal
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2637—Circuits therefor for testing other individual devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2608—Circuits therefor for testing bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
本发明公开了一种功率管的电流采样电路,包括:采样电阻,与功率管连接;电压放大电路,包括分别与采样电阻的两端连接的第一输入端和第二输出端,电压放大电路用于将采样电阻两端的电压进行放大,并将放大后的电压通过第一输出端和第二输出端输出;反馈输出电路,与电压放大电路的第一输出端和第二输出端连接,反馈输出电路通过使得第一输出端的电压与第二输出端的电压相等,以输出表征流过功率管的电流的采样电流;以及电流偏置电路,包括第一电阻,用于根据第一电阻向电压放大电路提供偏置电流,以使得电压放大电路具有高精度且不随工艺corner改变的固定增益。
Description
技术领域
本发明涉及集成电路技术领域,更具体地,涉及一种功率管的电流采样电路。
背景技术
在电源系统中,通过控制开关型功率管,例如IGBT(Insulated Gate BipolarTransistor,绝缘栅双极型晶体管)或者MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor,金属氧化物半导体场效应晶体管)的导通和关断来实现电能的变换和输出电压的稳定。
由于功率管需要流过很大的电流,其工作环境比较复杂,因此需要很多保护电路对功率管进行保护,所以在许多应用中,通常需要对功率管的电流进行检测,以使得功率管可以安全的运行和/或用于其他功能。
传统的采样方法使用采样电阻和运算放大器对功率管的电流进行采样。其中,采样电阻位于功率管的电流路径上,运算放大器工作在负反馈环路中。为了降低功率管电流路径上的损耗,通常采样电阻的电阻值很小,因此其两端的压降也会很小,这对运算放大器的失调和增益要求很高,同时图1中的晶体管Mp1和Mn1在正常工作都需要一个Vgs电压,所以在低压工作条件下,这种采样方法的应用受到了很大的限制,降低了系统的整体性能指标。
发明内容
鉴于上述问题,本发明的目的在于提供一种功率管的电流采样电路,采样范围不会受到输入电压和输出电压的限制,保证电路可以在全电压范围内都能正常工作,提高了系统的整体性能指标。
根据本发明实施例提供了一种功率管的电流采样电路,包括:采样电阻,与所述功率管连接;电压放大电路,包括分别与所述采样电阻的两端连接的第一输入端和第二输出端,所述电压放大电路用于将所述采样电阻两端的电压进行放大,并将放大后的电压通过第一输出端和第二输出端输出;反馈输出电路,与所述电压放大电路的所述第一输出端和所述第二输出端连接,所述反馈输出电路通过使得所述第一输出端的电压与所述第二输出端的电压相等,以输出表征流过所述功率管的电流的采样电流,其中,所述电流采样电路还包括:电流偏置电路,包括第一电阻,用于根据所述第一电阻向所述电压放大电路提供偏置电流,以使得所述电压放大电路具有与所述第一电阻的电阻值负相关的增益。
可选的,所述电流偏置电路还包括第一至第四晶体管,其中,所述第一电阻、第一晶体管和第三晶体管依次连接于电源电压和地之间,第二晶体管与所述第四晶体管依次连接于所述电源电压和地之间,所述第一晶体管和所述第二晶体管构成电流镜,所述第三晶体管和所述第四晶体管构成电流镜。
可选的,所述第一晶体管和所述第二晶体管分别为P型金属氧化物半导体场效应晶体管,所述第三晶体管和所述第四晶体管分别为N型金属氧化物半导体场效应晶体管。
可选的,所述电压放大电路包括:第五晶体管,其第一端与所述电源电压连接,其控制端与所述第二晶体管和所述第四晶体管的公共端连接,所述第五晶体管通过镜像的方式获得所述偏置电流;第六晶体管和第七晶体管,所述第六晶体管和所述第七晶体管的第一端均与所述第五晶体管的第二端连接,所述第六晶体管的控制端为所述第一输入端与所述采样电阻的一端连接,其第二端为所述第一输出端,所述第七晶体管的控制端为所述第二输入端与所述采样电阻的另一端连接,其第二端为所述第二输出端;第一负载电阻,其第一端与所述第六晶体管的第二端连接,其第二端接地;以及第二负载电阻,其第一端与所述第七晶体管的第二端连接,其第二端接地。
可选的,所述第五晶体管、所述第六晶体管和所述第七晶体管分别为P型金属氧化物半导体场效应晶体管。
可选的,所述反馈输出电路包括:运算放大器,其具有反相输入端、正相输入端和输出端,所述反相输入端与所述第六晶体管的第二端连接,所述正相输入端与所述第七晶体管的第二端连接,第八晶体管,其控制端与所述运算放大器的输出端连接,其第二端与所述第六晶体管的第二端连接,第一端用于输出所述采样电流。
可选的,所述误差放大器工作在负反馈状态,以通过环路调节使得所述第一输出端的电压与所述第二输出端的电压相等。
可选的,所述反馈输出电路还包括:第九晶体管,其第一端与所述电源电压连接,其第二端与所述第八晶体管的第一端连接;以及第十晶体管,其第一端与所述电源电压连接,其控制端与所述第九晶体管的控制端和第二端连接,其中,所述第九晶体管和所述第十晶体管构成电流镜,以将所述第八晶体管的电流通过所述第十晶体管的第二端输出为所述采样电流。
可选的,所述第八晶体管为N型金属氧化物半导体场效应晶体管,所述第九晶体管和所述第十晶体管分别为P型金属氧化物半导体场效应晶体管。
本发明实施例的功率管的电流采样电路具有以下的有益效果:通过简单的方式实现固定增益全差分误差放大器,增益不随PVT(Process、Voltage、Temperature)Corner改变,通过该误差放大器对采样电阻进行电压采样并放大,在通过双端输入单端输出运放将被放大的电压信号转换成电流信号,完成电流采样,电路结构简单,精度高,并且不受功率管工作电压范围限制,可以在功率管工作的全电压范围实现高精度的电流采样。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其他目的、特征和优点将更为清楚,在附图中:
图1为现有技术的一种功率管的电流采样电路的示意性电路图;
图2为本发明实施例的一种功率管的电流采样电路的示意性电路图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中,相同的元件采用相同或类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。
应当理解,在以下的描述中,“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时,它可以直接耦合或连接到另一元件或者可以存在中间元件,元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反,当称元件“直接耦合到”或“直接连接到”另一元件时,意味着两者不存在中间元件。
在本申请中,晶体管可以为P型MOSFET(P-Metal-Oxide-Semiconductor Field-Effect Transistor,P型金属氧化物半导体场效应晶体管)或N型MOSFET(N-Metal-Oxide-Semiconductor Field-Effect Transistor,N型金属氧化物半导体场效应晶体管)。P型MOSFET的第一端、第二端和控制端分别为源极、漏极和栅极,N型MOSFET的第一端、第二端和控制端分别为漏极、源极和栅极。
下面结合附图和实施例对本发明进一步说明。
图1为现有技术的一种功率管的电流采样电路的示意性电路图。如图1所示,待测功率管P1的第一端和第二端分别与输入电压Vin和输出电压Vout连接,驱动模块101与待测功率管P1的控制端连接,以向其提供栅极驱动信号Vgate。电流采样电路100包括采样电阻Rs1和Rs2、采样晶体管Mp1、运算放大器OP1和晶体管Mn1和Mn2。采样电阻Rs1连接在待测功率管P1的电流路径上,其第一端与待测功率管P1的第二端连接,其第二端与输出电压Vout连接。采样电阻Rs2的第一端与待测功率管P1和采样电阻Rs1的公共端连接,其第二端与运算放大器OP1连接。运算放大器OP1具有反相输入端、正相输入端和输出端,其反相输入端与采样电阻Rs2的第二端连接,其正相输入端与采样电阻Rs1的第二端连接,其输出端与采样晶体管Mp1的控制端连接。采样晶体管Mp1的第一端与采样电阻Rs2的第二端连接,其第二端与晶体管Mn1的第一端连接,晶体管Mn1和Mn2的控制端彼此连接,且连接到晶体管Mn1的第一端,其第二端都连接到地。晶体管Mn1和Mn2构成电流镜,在晶体管Mn2的第一端输出采样电流Is。其中,运算放大器OP1工作在负反馈环路中,使得采样电阻Rs2两端的电压差等于采样电阻Rs1两端的电压差,最终得到的采样电流Is=K×Iload×(Rs1/Rs2)。其中,K为电流镜的比例系数,Iload为功率管流过的电流。
现有的功率管的电流采样电路具有以下缺点:为了降低功率管P1开关路径的损耗,通常采样电阻Rs1的电阻值很小,因此其两端的压降也很小,对运算放大器OP1的失调和增益要求很高。同时晶体管Mp1和Mn1都需要一个栅源电压Vgs,所以在低压工作条件下,该电路的应用受到了很大了限制,可能会导致无法及时对功率管P1进行有效保护的问题,从而影响系统的整体性能指标。
图2为本发明实施例的一种功率管的电流采样电路的示意性电路图。在图2中,功率管P1为芯片的主要输出管,连接在输入端和输出端之间。功率管P1例如选自N型MOSFET,其第一端与芯片的输入端连接以接收输入电压Vin,第二端与芯片的输出端连接以向后级电路提供输出电压Vout。栅极驱动信号Vgate用于控制功率管P1的导通和关断,以控制芯片输入端至芯片输出端之间的电能传输。
驱动模块101用于向功率管P1提供所述栅极驱动信号Vgate,示例的,驱动模块101例如通过电荷泵实现,根据输入电压Vin向功率管P1提供足够的驱动信号,以控制功率管P1的导通和关断过程。
电流采样电路200包括采样电阻Rs、电流偏置电路201、电压放大电路202和反馈输出电路203。其中,电流偏置电路201用于向电压放大电路202提供偏置电流Id。电压放大电路202具有第一输入端、第二输入端、第一输出端和第二输出端。其第一输入端与采样电阻Rs的第一端连接,第二输入端与采样电阻Rs的第二端连接,电压放大电路202亿元将采样电阻Rs两端的电压进行放大,并将放大后的电压通过第一输出端和第二输出端进行输出。反馈输出电路203与电压放大电路202的第一输出端和第二输出端连接,反馈输出电路通过使得第一输出端的电压和第二输出端的电压相等,以输出表征流过功率管的电流的采样电流Is。
其中,电流偏置电路201包括电阻R0、晶体管Mp1和Mp2以及晶体管Mn1和Mn2。电阻R0、晶体管Mp1和晶体管Mn1依次连接于电源电压Vdd和地Gnd之间,晶体管Mp2和晶体管Mn2依次连接于电源电压Vdd和地Gnd之间,所述晶体管Mp1与所述晶体管Mp2构成电流镜,所述晶体管Mn1和所述晶体管Mn2构成电流镜。电流偏置电路201根据电阻R0和晶体管Mp1产生的偏置电流Id通过以下公式得到:
其中up为载流子(空穴)的迁移率,Cox为栅氧化层电容,K为晶体管Mp1与Mp2的比例系数,电压放大电路202包括晶体管Mp3至Mp5、负载电阻RL1和RL2。其中,晶体管Mp3的第一端与电源电压Vdd连接,控制端与晶体管Mp2和晶体管Mn2的公共端连接,晶体管Mp3通过镜像的方式获得所述偏置电流Id。晶体管Mp4和Mp5构成了电压放大电路202的输入管对,晶体管Mp4和Mp5的第一端都与晶体管Mp3的第二端连接。晶体管Mp4的控制端为电压放大电路202的第一输入端与采样电阻Rs的第一端连接,其第二端为电压放大电路202的第一输出端。晶体管Mp5的控制端为电压放大电路202的第二输入端与采样电阻Rs的第二端连接,其第二端为电压放大电路202的第二输出端。负载电阻RL1的第一端与晶体管Mp4的第二端连接,其第二端与地Gnd连接。负载电阻RL2的第一端与晶体管Mp5的第二端连接,其第二端与地Gnd连接。
其中,本实施例的电压放大电路202的跨导gm通过以下公式得到:
将公式(1)带入公式(2)可以得到,
假设电压放大电路202中的负载电阻RL1=RL2=RL,则根据公式(3)可以得到电压放大电路202的增益Av为:
根据公式(4)可以看出,本实施例的电压放大电路202的增益与电阻R0的电阻值负相关,由于在集成电路工艺中电阻的匹配精度更高,且工艺系数相同,因此可以根据上式(4)得到高精度且不随PVT(Process、Voltage、Temperature)corner改变的固定增益。此外,电压放大电路202的电路结构更简单,可以很容易减小其失调电压,因此当采样电阻Rs的两端的电压低至0V时,电压放大电路202仍然可以正常工作,不会受到低压工作条件的限制。
进一步的,反馈输出电路包括运算放大器OP1和晶体管Mn3。运算放大器OP1具有反相输入端、正相输入端和输出端,其反相输入端与晶体管Mp4的第二端连接,其正相输入端与晶体管Mp5的第二端连接,其输出端与晶体管Mn3的控制端连接。晶体管Mn3的第二端与晶体管Mp4的第二端连接,其第一端用于输出采样电流。其中,运算放大器OP1工作在负反馈环路中,通过环路调节使得晶体管Mp4的第二端的电压与晶体管Mp5的第二端的电压相等(也即,第一输出端的电压和第二输出端的电压相等),继而通过运算放大器OP1构成的反馈环路控制晶体管Mn3向负载电阻RL1注入电流Io,继而在晶体管Mn3的第一端产生采样电流。
进一步的,反馈输出电路203还包括晶体管Mp6和Mp7,晶体管Mp6和Mp7的第一端都与电源电压Vdd连接,晶体管Mp6的第二端与晶体管Mn3的第一端连接,晶体管Mp7的控制端与晶体管Mp6的控制端和第二端连接。其中,晶体管Mp6和Mp7构成电流镜,以将晶体管Mn3中的电流通过晶体管Mp7的第二端输出为采样电流Is。
进一步的,采样电阻Rs两端的电压通过电压放大电路202放大,放大后的电压为Av*Iload*Rs,设计使得运算放大器OP1工作中在负反馈环路中,通过环路调节使得电压放大电路202的两个输出端口的电压相等,因此,通过运算放大器OP1构成的反馈环路控制晶体管Mn3向负载电阻RL1注入电流Io:
假设,晶体管Mp6和Mp7构成的电流镜的比例为1:1,则采样电流Is为:
在上述实施例中,晶体管Mp1至Mp7例如为P型MOSFET,晶体管Mn1至Mn3例如为N型MOSFET。
综上所述,在本发明实施例的功率管的电流采样电路包括采样电阻、电压放大电路、反馈输出电路和电流偏置电路。电压放大电路用于将采样电阻两端的电压进行放大,反馈输出电路通过使得电压放大电路的两个输出端的电压相等,从而得到表征流过功率管的电流的采样电流。其中,电流偏置电路用于根据第一电阻向电压放大电路提供偏置电流,从而使得电压放大电路的增益与第一电阻的电阻值负相关。由于在集成电路工艺中电阻的匹配精度更高,且工艺系数相同,因此可以通过控制第一电阻的电阻值得到高精度且不随PVTcorner改变的固定增益。此外,电压放大电路的电路结构更简单,可以很容易减小其失调电压,当采样电阻的两端的电压低至0V时,电压放大电路仍然可以正常工作,不会受到低压工作条件的限制,有利于提高系统的整体性能。
应当说明,尽管在本文中,将器件说明为某种N沟道或P沟道器件、或者某种N型或者P型掺杂区域,然而本领域的普通技术人员可以理解,根据本发明,互补器件也是可以实现的。本领域的普通技术人员可以理解,导电类型是指导电发生的机制,例如通过空穴或者电子导电,因此导电类型不涉及掺杂浓度而涉及掺杂类型,例如P型或者N型。本领域普通技术人员可以理解,本文中使用的与电路运行相关的词语“期间”、“当”和“当……时”不是表示在启动动作开始时立即发生的动作的严格术语,而是在其与启动动作所发起的反应动作(reaction)之间可能存在一些小的但是合理的一个或多个延迟,例如各种传输延迟等。本文中使用词语“大约”或者“基本上”意指要素值(element)具有预期接近所声明的值或位置的参数。然而,如本领域所周知的,总是存在微小的偏差使得该值或位置难以严格为所声明的值。本领域已恰当的确定了,至少百分之十(10%)(对于半导体掺杂浓度,至少百分之二十(20%))的偏差是偏离所描述的准确的理想目标的合理偏差。当结合信号状态使用时,信号的实际电压值或逻辑状态(例如“)的或““的)取决于使用正逻辑还是负逻辑。
此外,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (9)
1.一种功率管的电流采样电路,包括:
采样电阻,与所述功率管连接;
电压放大电路,包括分别与所述采样电阻的两端连接的第一输入端和第二输出端,所述电压放大电路用于将所述采样电阻两端的电压进行放大,并将放大后的电压通过第一输出端和第二输出端输出;
反馈输出电路,与所述电压放大电路的所述第一输出端和所述第二输出端连接,所述反馈输出电路通过使得所述第一输出端的电压与所述第二输出端的电压相等,以输出表征流过所述功率管的电流的采样电流,
其中,所述电流采样电路还包括:
电流偏置电路,包括第一电阻,用于根据所述第一电阻向所述电压放大电路提供偏置电流,以使得所述电压放大电路具有与所述第一电阻的电阻值负相关的增益。
2.根据权利要求1所述的电流采样电路,其中,所述电流偏置电路还包括第一至第四晶体管,
其中,所述第一电阻、第一晶体管和第三晶体管依次连接于电源电压和地之间,
第二晶体管与所述第四晶体管依次连接于所述电源电压和地之间,
所述第一晶体管和所述第二晶体管构成电流镜,所述第三晶体管和所述第四晶体管构成电流镜。
3.根据权利要求2所述的电流采样电路,其中,所述第一晶体管和所述第二晶体管分别为P型金属氧化物半导体场效应晶体管,所述第三晶体管和所述第四晶体管分别为N型金属氧化物半导体场效应晶体管。
4.根据权利要求2所述的电流采样电路,其中,所述电压放大电路包括:
第五晶体管,其第一端与所述电源电压连接,其控制端与所述第二晶体管和所述第四晶体管的公共端连接,所述第五晶体管通过镜像的方式获得所述偏置电流;
第六晶体管和第七晶体管,所述第六晶体管和所述第七晶体管的第一端均与所述第五晶体管的第二端连接,所述第六晶体管的控制端为所述第一输入端与所述采样电阻的一端连接,其第二端为所述第一输出端,所述第七晶体管的控制端为所述第二输入端与所述采样电阻的另一端连接,其第二端为所述第二输出端;
第一负载电阻,其第一端与所述第六晶体管的第二端连接,其第二端接地;以及
第二负载电阻,其第一端与所述第七晶体管的第二端连接,其第二端接地。
5.根据权利要求4所述的电流采样电路,其中,所述第五晶体管、所述第六晶体管和所述第七晶体管分别为P型金属氧化物半导体场效应晶体管。
6.根据权利要求4所述的电流采样电路,其中,所述反馈输出电路包括:
运算放大器,其具有反相输入端、正相输入端和输出端,所述反相输入端与所述第六晶体管的第二端连接,所述正相输入端与所述第七晶体管的第二端连接,
第八晶体管,其控制端与所述运算放大器的输出端连接,其第二端与所述第六晶体管的第二端连接,第一端用于输出所述采样电流。
7.根据权利要求6所述的电流采样电路,其中,所述误差放大器工作在负反馈状态,以通过环路调节使得所述第一输出端的电压与所述第二输出端的电压相等。
8.根据权利要求6所述的电流采样电路,其中,所述反馈输出电路还包括:
第九晶体管,其第一端与所述电源电压连接,其第二端与所述第八晶体管的第一端连接;以及
第十晶体管,其第一端与所述电源电压连接,其控制端与所述第九晶体管的控制端和第二端连接,
其中,所述第九晶体管和所述第十晶体管构成电流镜,以将所述第八晶体管的电流通过所述第十晶体管的第二端输出为所述采样电流。
9.根据权利要求8所述的电流采样电路,其中,所述第八晶体管为N型金属氧化物半导体场效应晶体管,所述第九晶体管和所述第十晶体管分别为P型金属氧化物半导体场效应晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111359157.XA CN116136563A (zh) | 2021-11-17 | 2021-11-17 | 功率管的电流采样电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111359157.XA CN116136563A (zh) | 2021-11-17 | 2021-11-17 | 功率管的电流采样电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116136563A true CN116136563A (zh) | 2023-05-19 |
Family
ID=86326769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111359157.XA Pending CN116136563A (zh) | 2021-11-17 | 2021-11-17 | 功率管的电流采样电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116136563A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117517753A (zh) * | 2024-01-03 | 2024-02-06 | 江苏帝奥微电子股份有限公司 | 采用电阻采样且兼容p、n型功率管的电流采样电路 |
-
2021
- 2021-11-17 CN CN202111359157.XA patent/CN116136563A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117517753A (zh) * | 2024-01-03 | 2024-02-06 | 江苏帝奥微电子股份有限公司 | 采用电阻采样且兼容p、n型功率管的电流采样电路 |
CN117517753B (zh) * | 2024-01-03 | 2024-03-29 | 江苏帝奥微电子股份有限公司 | 采用电阻采样且兼容p、n型功率管的电流采样电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7737790B1 (en) | Cascode amplifier and method for controlling current of cascode amplifier | |
US8147131B2 (en) | Temperature sensing circuit and electronic device using same | |
US8026756B2 (en) | Bandgap voltage reference circuit | |
US6844772B2 (en) | Threshold voltage extraction circuit | |
JP2018517991A (ja) | 電圧調整器 | |
CN108055014B (zh) | 差动运算放大器以及带隙参考电压产生电路 | |
CN114705904A (zh) | 一种高精度过电流检测电路 | |
CN115733116A (zh) | 一种过流保护电路 | |
JP5544105B2 (ja) | レギュレータ回路 | |
CN116136563A (zh) | 功率管的电流采样电路 | |
CN113131886B (zh) | 一种运算放大器 | |
US9874894B2 (en) | Temperature stable reference current | |
CN113885649B (zh) | 低压差线性稳压器 | |
CN113031694B (zh) | 一种低功耗的低压差线性稳压器及其控制电路 | |
WO2021073305A1 (zh) | 高电源抑制比的低压差线性稳压器 | |
CN112242823B (zh) | 一种差分输入电路及其控制方法以及差分放大器 | |
CN113131881A (zh) | 输出级电路和ab类放大器 | |
KR0158625B1 (ko) | 자유 컬렉터단자를 구비한 바이폴라 트랜지스터 회로 | |
CN114594357A (zh) | 一种功率管的漏源电压检测电路和开关电路 | |
CN109582076B (zh) | 基准电流源 | |
CN114460428A (zh) | 一种功率管的漏源电压检测电路和开关电路 | |
CN112230704B (zh) | 基准电流源电路 | |
CN113703507B (zh) | 一种提高ldo响应速度电路 | |
CN115112941B (zh) | 一种电压检测电路 | |
CN113721697B (zh) | 一种适用于集成电路的低温漂带隙基准电压源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |