CN105467193A

CN105467193A - 电压检测电路

Info

Publication number: CN105467193A
Application number: CN201510998653.8A
Authority: CN
Inventors: 常星; 田文博; 王钊
Original assignee: Wuxi Zhonggan Microelectronics Co Ltd
Current assignee: Wuxi Zhonggan Microelectronics Co Ltd
Priority date: 2015-12-25
Filing date: 2015-12-25
Publication date: 2016-04-06
Anticipated expiration: 2035-12-25
Also published as: CN105467193B

Abstract

本发明公开一种电压检测电路，其包括：自偏置电流源产生电路，其包括第一双极型晶体管和第一电阻，基于偏置电流产生偏置电压；第二电路部分，其包括：第四、第五晶体管、第二、第三双极型晶体管、第二、第三、第四电阻、第一、第二、第三、第四、第五和第六开关，第四晶体管的栅极连接偏置电压，第二双极型晶体管的发射极通过第四开关连接至第三节点；第三电路部分，其包括：运算放大器、第七开关和第一电容，运算放大器的第一输入端与第三节点相连，第二输入端通过第一电容接地，第二输入端通过第七开关与其输出端相连。这样，将带隙基准电路、输入失调补偿电路、电压比较电路融合在一起，从而可以提高电压检测精度，进而提高电流检测精度。

Description

电压检测电路

【技术领域】

本发明涉及一种电路设计领域，尤其涉及电池保护芯片中的电压检测电路。

【背景技术】

图1为现有的电池保护系统的架构图。所述电池保护系统100包括电池Battery、电池保护芯片和保护开关组合110。所述电池保护芯片对所述电池的充电、放电进行保护。BP+为电池的正输出端，BP-为电池的负输出端。所述电池保护芯片包括电源端VCC、接地端VSS、放电保护控制端DOUT、充电保护控制端COUT、电流检测端VM。所述电池保护芯片需要对充电电流和放电电流进行检测，以免充电过流或放电过流。通过检测电流检测端VM的电压来确定是否充电过流或放电过流。以放电过流检测为例，所述电池保护芯片需要检测电流检测端VM的电压接地端VSS的电压的差值是否高于预定阈值VEDI，如果是，则表示放电过流，如果否，则表示未放电过流。

电池保护芯片(或称电池保护电路)中存在电压检测电路进行过流检测。由于过流检测需保证温度系数，因此需要独立的带隙基准电压产生电路和电压比较器，存在较大的输入失调电压，检测精度大大降低。

有必要提出一种新的方案来进行过流检测，提高电流或电压检测精度。

【发明内容】

本发明的目的之一在于提供一种电压检测电路，其可以提高电压检测精度。

为实现上述目的，根据本发明的一个方面，本发明提供一种种电压检测电路，其包括：自偏置电流源产生电路，其包括第一双极型晶体管和第一电阻，基于第一双极型晶体管的基极-发射极电压和第一电阻产生偏置电流，并基于该偏置电流产生偏置电压；第二电路部分，其包括：第四晶体管、第五晶体管、第二双极型晶体管、第三双极型晶体管、第二电阻、第三电阻、第四电阻、第一开关、第二开关、第三开关、第四开关、第五开关和第六开关，第四晶体管的栅极连接所述偏置电压，其源极接输入电压，其漏极与第二双极型晶体管和第三双极型晶体管的基极共同连接至第二节点，第二电阻和第三开关并连于第二节点和第一节点之间，第五晶体管的漏极连接至第一节点，其源极与接地端相连，其栅极通过第二开关与检测电压VM相连，第一开关连接于第五晶体管的栅极和接地端之间；第二双极型晶体管和第三双极型晶体管的集电极连接至输入电压，第二双极型晶体管的发射极通过第四开关连接至第三节点，第三双极型晶体管的发射极通过第五开关连接至第三节点，第三电阻和第四电阻串联于第三节点和接地端之间，第六开关与第四电阻并联；第三电路部分，其包括：运算放大器、第七开关和第一电容，运算放大器的第一输入端与第三节点相连，第二输入端通过第一电容与接地端相连，第二输入端通过第七开关与其输出端相连。

进一步的，在第一时段时，第一开关、第四开关、第七开关导通，第二开关、第三开关、第五开关截止，在第二时段时，第一开关、第四开关、第七开关截止，第二开关、第三开关、第五开关导通，第一时段和第二时段不断的交替。

进一步的，第六开关在第一时段导通且第二时段截止，或者第六开关在第二时段导通且第一时段截止。

进一步的，所述自偏置电流源产生电路还包括：第一晶体管、第二晶体管、第三晶体管，第二晶体管和第三晶体管的源极与输入电压相连，第二晶体管的栅极与第三晶体管的栅极、第二晶体管的漏极、第一晶体管的源极相连，第一晶体管的栅极与第三晶体管的漏极、第一双极型晶体管的集电极相连，第一双极型晶体管的基极与第一晶体管的漏极、第一电阻的一端相连，第一双极型晶体管的发射极与接地端相连，第一电阻的另一端与接地端相连，第二晶体管的栅极作为所述自偏置电流源产生电路的输出端与第四晶体管的栅极相连。

进一步的，选择合适的第五晶体管使得在第一时段时第五晶体管的栅源电压约等于在第二时段时第五晶体管的栅源电压。

进一步的，第一晶体管、第二晶体管、第三晶体管、第四晶体管为PMOS晶体管，第五晶体管为NMOS晶体管，第一双极型晶体管、第二双极型晶体管和第三双极型晶体管为NPN双极型晶体管。

与现有技术相比，本发明中将带隙基准电路、输入失调补偿电路、电压比较电路融合在一起，从而可以提高电压检测精度，进而提高电流检测精度。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1为现有的电池保护系统的架构图；

图2为本发明中的电压检测电路在一个实施例中的电路示意图。

【具体实施方式】

本发明的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来直接或间接地模拟本发明技术方案的运作。为透彻的理解本发明，在接下来的描述中陈述了很多特定细节。而在没有这些特定细节时，本发明则可能仍可实现。所属领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍他们的工作本质。换句话说，为避免混淆本发明的目的，由于熟知的方法和程序已经容易理解，因此它们并未被详细描述。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。

图2为本发明中的电压检测电路200在一个实施例中的电路示意图。该电压检测电路200可以通过检测电流检测端VM的电压来确定是否放电或充电过流。

所述电压检测电路200包括自偏置电流源产生电路210、第二电路部分220和第三部分电路230。

所述自偏置电流源产生电路210包括第一双极型晶体管Q1、第一电阻R1、第一晶体管M1、第二晶体管M2、第三晶体管M3。

第二晶体管M2和第三晶体管M3的源极与输入电压VCC相连，第二晶体管M2的栅极与第三晶体管M3的栅极、第二晶体管M2的漏极、第一晶体管M1的源极相连。第一晶体管M1的栅极与第三晶体管M3的漏极、第一双极型晶体管Q1的集电极相连。第一双极型晶体管Q1的基极与第一晶体管M1的漏极、第一电阻R1的一端相连。第一双极型晶体管Q1的发射极与接地端VSS相连，第一电阻R1的另一端与接地端相连。第二晶体管M2的栅极作为所述自偏置电流源产生电路210的输出端。

所述自偏置电流源产生电路210产生偏置电流I_bias，具体为：

I_{b i a s} = \frac{V B E 1}{R 1}

其中，VBE1为第一双极型晶体管Q1的基极-发射极电压，R1为第一电阻R1的电阻。

第二晶体管M2、第三晶体管M3形成电流镜。

第二电路部分220包括：第四晶体管M4、第五晶体管M5、第二双极型晶体管Q2、第三双极型晶体管Q3、第二电阻R2、第三电阻R3、第四电阻R4、第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5和第六开关S6。

第四晶体管M4的栅极与所述自偏置电流源产生电路210的输出端相连，其源极接输入电压VCC，其漏极与第二双极型晶体管Q2和第三双极型晶体管Q3的基极共同连接至第二节点1。其中第四晶体管M4与第二晶体管M2形成电流镜，其上复制所述偏置电流。第二电阻R2和第三开关S3并连于第二节点1和第一节点0之间，第五晶体管M5的漏极连接至第一节点0，其源极与接地端VSS相连，其栅极通过第二开关S2与检测电压VM相连，第一开关S1连接于第五晶体管M5的栅极和接地端VSS之间；第二双极型晶体管Q2和第三双极型晶体管Q3的集电极连接至输入电压VCC，第二双极型晶体管Q2的发射极通过第四开关S4连接至第三节点2，第三双极型晶体管Q3的发射极通过第五开关S5连接至第三节点2，第三电阻R3和第四电阻R4串联于第三节点2和接地端VSS之间，第六开关S6与第四电阻R4并联。

第三电路部分230包括运算放大器OP、第七开关S7和第一电容C1，运算放大器OP的第一输入端与第三节点2相连，第二输入端4通过第一电容C1与接地端VSS相连，第二输入端4通过第七开关S7与其输出端相连。所述运算放大器OP被等效为输入偏差电源Vos和一个无输入偏差的运算放大器OP_AMPout，该输入失调电源Vos连接于第三节点2和运算放大器OP_AMPout的一个输入端之间。其中运算放大器OP_AMPout的第一输入端为第四节点3，运算放大器OP_AMPout的第二输入端为第五节点4。

第一晶体管、第二晶体管、第三晶体管、第四晶体管为PMOS晶体管，第五晶体管为NMOS晶体管，第一双极型晶体管、第二双极型晶体管和第三双极型晶体管为NPN双极型晶体管。

各个开关的控制信号Phi为在时，第一开关S1、第四开关S4、第六开关S6、第七开关S7导通，第二开关S2、第三开关S3、第五开关S5截止。此时，运算放大器OP工作于运算放大状态，所述第一电容C1存储所述输入失调电压Vos。在时，第一开关S1、第四开关S4、第六开关S6、第七开关S7截止，第二开关S2、第三开关S3、第五开关S5导通。此时，所述运算放大器OP工作于比较状态，其比较两个输入端的电压的大小，从而实现检测电压VM和接地端VSS的电压之间的差值与预定阈值VEDI的比较。的时段可以被称为第一时段，的时段可以被称为第二时段，第一时段和第二时段不断的交替。

下面详细分析，上述电路的工作原理。

在时，

即

其中是第一节点0在时的电压，是第二节点1在时的电压，是第三节点2在时的电压，是第四节点3在时的电压，

是第五晶体管M5在时的栅极源极电压，VBE2是第二双极型晶体管Q2的基极发射极电压，Vos为运算放大器OP的输入失调电压。

在时，

即

是第五晶体管M5在时的栅极源极电压，VBE3是第三双极型晶体管Q3的基极发射极电压。

对于第三电路部分230，在时，在时，并对及进行比较。是第五节点4在时的电压，是第五节点4在时的电压。

当及相等时，有

即

其中VEDI为预定阈值电压。

Δ V B E = V B E 3 - V B E 2 = V_{T} l n \frac{\frac{V E 3}{R 3 + R 4}}{I_{S}} - V_{T} l n \frac{\frac{V E 2}{R 3}}{I_{S}} = V_{T} l n \frac{R 3 \times V E 3}{(R 3 + R 4) \times V E 2},

其中，VE为NPN双极型晶体管发射极e(Emitter)的电压，V_T为NPN双极型晶体管的系数V_T＝kT/q，Is为NPN双极型晶体管的饱和电流。

综上可知，本发明可以选择合适的第五晶体管M5，保证调节电阻R1、R2、R3、R4，以保证预定阈值电压VEDI的温度特性，并且也可以消除输入失调电压对预定阈值电压VEDI的影响。

在另一个实施例中，并联于第四电阻R4的第六开关S6也可换为在导通用于调节阈值及温度特性。

本发明中的“连接”、“相连”或“相接”等表示电性连接的词语都表示电性的间接或直接连接。上述说明已经充分揭露了本发明的具体实施方式。需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims

1.一种电压检测电路，其特征在于，其包括：

自偏置电流源产生电路，其包括第一双极型晶体管和第一电阻，基于第一双极型晶体管的基极-发射极电压和第一电阻产生偏置电流，并基于该偏置电流产生偏置电压；

第二电路部分，其包括：第四晶体管、第五晶体管、第二双极型晶体管、第三双极型晶体管、第二电阻、第三电阻、第四电阻、第一开关、第二开关、第三开关、第四开关、第五开关和第六开关，第四晶体管的栅极连接所述偏置电压，其源极接输入电压，其漏极与第二双极型晶体管和第三双极型晶体管的基极共同连接至第二节点，第二电阻和第三开关并连于第二节点和第一节点之间，第五晶体管的漏极连接至第一节点，其源极与接地端相连，其栅极通过第二开关与检测电压VM相连，第一开关连接于第五晶体管的栅极和接地端之间；第二双极型晶体管和第三双极型晶体管的集电极连接至输入电压，第二双极型晶体管的发射极通过第四开关连接至第三节点，第三双极型晶体管的发射极通过第五开关连接至第三节点，第三电阻和第四电阻串联于第三节点和接地端之间，第六开关与第四电阻并联；

第三电路部分，其包括：运算放大器、第七开关和第一电容，运算放大器的第一输入端与第三节点相连，第二输入端通过第一电容与接地端相连，第二输入端通过第七开关与其输出端相连。

2.根据权利要求1所述的电压检测电路，其特征在于：

在第一时段时，第一开关、第四开关、第七开关导通，第二开关、第三开关、第五开关截止，

在第二时段时，第一开关、第四开关、第七开关截止，第二开关、第三开关、第五开关导通，

第一时段和第二时段不断的交替。

3.根据权利要求1所述的电压检测电路，其特征在于：第六开关在第一时段导通且第二时段截止，或者第六开关在第二时段导通且第一时段截止。

4.根据权利要求1所述的电压检测电路，其特征在于：所述自偏置电流源产生电路还包括：第一晶体管、第二晶体管、第三晶体管，

第二晶体管和第三晶体管的源极与输入电压相连，第二晶体管的栅极与第三晶体管的栅极、第二晶体管的漏极、第一晶体管的源极相连，

第一晶体管的栅极与第三晶体管的漏极、第一双极型晶体管的集电极相连，

第一双极型晶体管的基极与第一晶体管的漏极、第一电阻的一端相连，

第一双极型晶体管的发射极与接地端相连，

第一电阻的另一端与接地端相连，

第二晶体管的栅极作为所述自偏置电流源产生电路的输出端与第四晶体管的栅极相连。

5.根据权利要求2所述的电压检测电路，其特征在于：

选择合适的第五晶体管使得在第一时段时第五晶体管的栅源电压约等于在第二时段时第五晶体管的栅源电压。

6.根据权利要求4所述的电压检测电路，其特征在于：

第一晶体管、第二晶体管、第三晶体管、第四晶体管为PMOS晶体管，

第五晶体管为NMOS晶体管，

第一双极型晶体管、第二双极型晶体管和第三双极型晶体管为NPN双极型晶体管。