JP6269936B2

JP6269936B2 - 集積回路

Info

Publication number: JP6269936B2
Application number: JP2013269016A
Authority: JP
Inventors: 和秀安田
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2013-12-26
Filing date: 2013-12-26
Publication date: 2018-01-31
Anticipated expiration: 2033-12-26
Also published as: JP2015126068A

Description

本発明は、抵抗素子が形成された集積回路に関し、特に、電圧依存性の小さい抵抗比が得られる抵抗素子が形成された集積回路に関する。

図６は、オペアンプを用いた非反転型増幅器の構成例を示している。本例では、オペアンプＯｐの非反転入力端子に入力電圧ＶＩＮを入力し、出力端子から出力電圧ＶＯＵＴを出力する。そして、出力電圧ＶＯＵＴを、抵抗Ｒ１、抵抗Ｒ２により分圧し、抵抗Ｒ２に生じた電圧をオペアンプＯｐの反転入力端子に帰還させている。

オペアンプＯｐのオープンループゲインを理想（無限大）とすれば、非反転型増幅器のゲインＡ（＝ＶＯＵＴ／ＶＩＮ）は、抵抗Ｒ１と抵抗Ｒ２との比のみで定まり、ゲインＡ＝１＋Ｒ１／Ｒ２となる。本例に限られず、増幅器等の電子回路では、抵抗比によってゲイン等の特性が定められることが多い。

増幅器等の電子回路を集積回路で形成する場合、抵抗は、図７に示すようなポリシリコン抵抗が一般に用いられる。ポリシリコン抵抗は、基板上にウェルを形成し、酸化膜を介してポリシリコンを形成し、抵抗として用いるものである。

ポリシリコンの両端にはコンタクトを形成し、ウェルは、基板に対する電位を定め、逆バイアスをかけるために固定電位Ｖｗに接続する。図８は、上述の非反転型増幅器において、ウェル電位Ｖｗを明示的に示した構成例を示している。

特開２００８−２８２９８８号公報

集積回路内に抵抗を形成した場合、抵抗値は、ウェル電圧Ｖｗに対する依存性があることが知られている。例えば、図８において、抵抗Ｒ１と抵抗Ｒ２との接続点の電圧は、入力電圧ＶＩＮに等しくなるため、抵抗Ｒ１の基準電位ＧＮＤに対する電圧（抵抗Ｒ１の両端の電圧の平均とする）と抵抗Ｒ２の基準電位ＧＮＤに対する電圧は入力電圧ＶＩＮに応じた値となる。

このため、抵抗Ｒ１の対ウェル電圧と抵抗Ｒ２の対ウェル電圧は、入力電圧ＶＩＮに応じて変化することになり、ウェル電圧Ｖｗに対する依存性から、抵抗Ｒ１の値と抵抗Ｒ２の値も、入力電圧ＶＩＮに応じて変化する。

この結果、電子回路の特性を定める抵抗比Ｒ１／Ｒ２も入力電圧ＶＩＮに応じて変化し、電子回路の特性が入力電圧ＶＩＮに応じて変化することになる。

高精度測定器等では、特性が安定していること要求されるが、集積回路内に形成した抵抗では上述のようなウェル電圧に対する依存性から、特性の安定性への要求を満たすことが難しい。このため、高精度のディスクリート抵抗を集積回路外に接続することが一般に行なわれており、コストの上昇、サイズの増大を招いていた。

そこで、本発明は、電圧依存性の小さい抵抗比が得られる抵抗素子を集積回路内に形成することを目的とする。

上記課題を解決するため、本発明の集積回路は、同一のウェル上に形成され、第１抵抗値の抵抗素子を２つ接続した抵抗ユニットと、前記ウェルとは別の同一のウェル上に形成され、第２抵抗値の抵抗素子を２つ接続し、前記抵抗ユニットと同じ電圧が印加されるウェル電位用抵抗ユニットとを備え、前記ウェルの電位を、前記ウェル電位用抵抗ユニットの２つの抵抗素子の接続点の電圧で与え、
前記抵抗ユニットを、所望の抵抗比に応じた個数接続し、前記ウェル電位用抵抗ユニットを前記抵抗ユニットと同数接続したことを特徴とする。
また、前記抵抗素子は、ポリシリコン抵抗とすることができる。
また、前記抵抗ユニットの２つの抵抗素子を１つの抵抗素子で形成してもよい。

本発明によれば、電圧依存性の小さい抵抗比が得られる抵抗素子を集積回路内に形成することができる。

本実施形態に係る非反転型増幅器の構成を示す回路図である。同じ抵抗ユニット内の２つの抵抗Ｒｋ、抵抗Ｒ（ｋ＋１）の接続点の電圧でウェル電圧Ｖｗを与える集積回路を模式的に表わした図である。ウェルと基板間の寄生ダイオードを説明する図である。本実施形態に係る非反転型増幅器の別構成を示す回路図である。本実施形態に係る非反転型増幅器の別構成による集積回路を模式的に表わした図である。非反転型増幅器の構成例を示す図である。集積回路内に形成する抵抗を示す図である。ウェル電位Ｖｗを明示的に示した非反転型増幅器の構成例を示す図である。

本発明の実施の形態について図面を参照して説明する。図１は、本実施形態に係る非反転型増幅器の構成を示す回路図である。本例では、オペアンプＯｐの非反転入力端子に入力電圧ＶＩＮを入力し、出力端子から出力電圧ＶＯＵＴを出力する。そして、出力電圧ＶＯＵＴを、抵抗Ｒ１ブロック、抵抗Ｒ２ブロックにより分圧し、抵抗Ｒ２ブロックに生じた電圧をオペアンプＯｐの反転入力端子に帰還させている。

本図の例では、抵抗Ｒ１ブロックを２つの抵抗ユニットで構成し、抵抗Ｒ２ブロックを１つの抵抗ユニットで構成している。各抵抗ユニットは同じ構成であり、２つの抵抗Ｒｋ、抵抗Ｒ（ｋ＋１）を直列に接続している（ｋ＝１，３，５）。それぞれの抵抗Ｒｎの値はすべて同一とする（ｎ＝１〜６）。すなわち、同形状のポリシリコン領域で抵抗Ｒｎを形成する。ただし、ポリシリコン以外の材料で抵抗Ｒｎを形成してもよい。

そして、それぞれの抵抗Ｒｎのウェル電位は、同じ抵抗ユニット内の２つの抵抗Ｒｋ、抵抗Ｒ（ｋ＋１）の接続点の電圧で与えるようにする。図２は、基板１１０上に形成された同じ抵抗ユニット内の２つのポリシリコン抵抗１３０である抵抗Ｒｋ、抵抗Ｒ（ｋ＋１）の接続点の電圧でウェル１２０の電位Ｖｗを与える集積回路１００を模式的に表わした図である。

図１の説明に戻って、この場合のゲインＡ（＝ＶＯＵＴ／ＶＩＮ）は、ゲインＡ＝１＋Ｒ１ブロック抵抗値／Ｒ２ブロック抵抗値＝１＋４Ｒｕ／２Ｒｕ＝３となる。ここで、Ｒｕは、抵抗Ｒｎの抵抗値である。

Ｒ１ブロック内の抵抗ユニット数とＲ２ブロック内の抵抗ユニット数は、所望のゲインに応じて変更することができる。例えば、本構成の非反転型増幅器であれば、（Ｒ１ブロック内の抵抗ユニット数）／（Ｒ２ブロック内の抵抗ユニット数）−１が所望のゲインとなるようにする。また、ゲインが（Ｒ１ブロックの抵抗値）／（Ｒ２ブロックの抵抗値）で定まる回路であれば、（Ｒ１ブロック内の抵抗ユニット数）／（Ｒ２ブロック内の抵抗ユニット数）が所望のゲインとなるようにする。

いずれの場合も各抵抗ブロック内の抵抗ユニットは同じ構成とし、同一の２つの抵抗を直列に接続する。ただし、抵抗Ｒ１ブロックと抵抗Ｒ２ブロックとで流れる電流が異なる場合は、それぞれの抵抗ユニットの電圧降下が等しくなるように各抵抗値を定めるようにする。このときも、同じ抵抗ブロック内の抵抗の値は同一とする。

例えば、抵抗Ｒ１ブロックに流れる電流が抵抗Ｒ２ブロックに流れる電流の２倍であれば、抵抗Ｒ１ブロックを構成する抵抗ユニット内の抵抗の値を、抵抗Ｒ２ブロックを構成する抵抗ユニット内の抵抗の値の１／２とすればよい。

本図の例において、抵抗Ｒ２ブロックを構成する抵抗ユニット（Ｒ２）内の抵抗１と抵抗Ｒ２の接続点の電位をｖ１とすると、抵抗ユニット（Ｒ２）内のウェル電位はｖ１で与えられる。

また、抵抗Ｒ１ブロックを構成する抵抗ユニット（Ｒ１−１）内の抵抗Ｒ３と抵抗Ｒ４の接続点の電位をｖ３とすると、抵抗ユニット（Ｒ１−１）内のウェル電位はｖ３で与えられる。

同様に、抵抗Ｒ１ブロックを構成する抵抗ユニット（Ｒ１−２）内の抵抗Ｒ５と抵抗Ｒ６の接続点の電位をｖ５とすると、抵抗ユニット（Ｒ１−２）内の抵抗のウェル電位はｖ５で与えられる。

ここで、抵抗ユニット（Ｒ２）、抵抗ユニット（Ｒ１−１）、抵抗ユニット（Ｒ１−２）の電位をそれぞれ、ｖ２、ｖ４、ｖ６（＝出力電圧ＶＯＵＴ）とすると、各抵抗Ｒｎには同一の電流が流れるため、
ｖ１＝（１／６）ＶＯＵＴ
ｖ２＝（２／６）ＶＯＵＴ
ｖ３＝（３／６）ＶＯＵＴ
ｖ４＝（４／６）ＶＯＵＴ
ｖ５＝（５／６）ＶＯＵＴ
ｖ６＝（６／６）ＶＯＵＴ
が成り立つ。

抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ４、抵抗Ｒ５、抵抗Ｒ６の対ウェル電圧をそれぞれＶｗ１、Ｖｗ２、Ｖｗ３、Ｖｗ４、Ｖｗ５、Ｖｗ６とすると、
Ｖｗ１＝（ｖ１＋０）／２−ｖ１＝−（１／１２）ＶＯＵＴ
Ｖｗ２＝（ｖ２＋ｖ１）／２−ｖ１＝（１／１２）ＶＯＵＴ
Ｖｗ３＝（ｖ３＋ｖ２）／２−ｖ３＝−（１／１２）ＶＯＵＴ
Ｖｗ４＝（ｖ４＋ｖ３）／２−ｖ３＝（１／１２）ＶＯＵＴ
Ｖｗ５＝（ｖ５＋ｖ４）／２−ｖ５＝−（１／１２）ＶＯＵＴ
Ｖｗ６＝（ｖ６＋ｖ５）／２−ｖ５＝（１／１２）ＶＯＵＴ
が成り立つ。

対ウェル電圧の影響がないときの抵抗Ｒｎの値をＲｒとし、影響の大きい１次の対ウェル電圧依存係数αのみを考慮すると、各抵抗ユニットの抵抗値は以下のようになる。

Ｒ１＋Ｒ２＝Ｒｒ（１＋αＶｗ１）＋Ｒｒ（１＋αＶｗ２）＝２Ｒｒ
Ｒ３＋Ｒ４＝Ｒｒ（１＋αＶｗ３）＋Ｒｒ（１＋αＶｗ４）＝２Ｒｒ
Ｒ５＋Ｒ６＝Ｒｒ（１＋αＶｗ５）＋Ｒｒ（１＋αＶｗ６）＝２Ｒｒ
このように、αが消え、１次の対ウェル電圧依存性がキャンセルされる。このとき、ゲインＡ＝（１＋４Ｒｒ／２Ｒｒ）＝３となり、ゲインＡは、入力電圧ＶＩＮ、出力電圧ＶＯＵＴに依存せず一定となる。すなわち、電圧依存性に起因するエラーはゼロとなる。

なお、実際の集積回路においては、図３に示すように、ウェルと基板間に寄生ダイオードが存在する。ウェルと基板間には逆バイアスがかけられるが、この寄生ダイオードの逆方向リーク電流がゲイン設定抵抗から流れ出ることにより、電圧依存性に起因するエラーが発生するおそれがある。

このため、図４に示すような回路構成としてもよい。本図に示す回路は、ゲイン設定用の抵抗Ｒ１〜Ｒ６と、ウェル電位発生用の抵抗とを分離している。すなわち、各抵抗ユニットのウェル電位は、同じ抵抗ユニット内の２つの抵抗の接続点の電圧ではなく、抵抗ユニットに対応して形成したウェル電位用抵抗ユニットを構成する２つの抵抗の接続点の電圧で与えている。

ここで、ウェル電位用抵抗ユニットは、同一の２つの抵抗Ｒｔを直列に接続し、それぞれのウェルを固定電位Ｖｘに接続したものである。ウェル電位用抵抗ユニットは、抵抗ユニットと同じ数だけ直列に接続する。ただし、抵抗Ｒｔと抵抗Ｒｎの値は同一とする必要なく、抵抗Ｒｔを大きくすることで消費電力を削減することができる。

このとき、３つ接続された抵抗ユニットと３つ接続されたウェル用電位ユニットには同じ電圧ＶＯＵＴが印加されるため、ウェル用抵抗ユニット（Ｒ２）の２つの抵抗の接続点の電圧ｖｔ１とｖ１とが等しくなり、ウェル用抵抗ユニット（Ｒ１−１）の２つの抵抗の接続点の電圧ｖｔ３とｖ３とが等しくなり、ウェル用抵抗ユニット（Ｒ１−２）の２つの抵抗の接続点の電圧ｖｔ５とｖ５とが等しくなる。このため、上述の式が成り立ち、１次の対ウェル電圧依存性はキャンセルされる。

図５は、抵抗ユニットに対応して形成したウェル用抵抗ユニットを構成する２つの抵抗の接続点の電圧で抵抗ユニットのウェル電位を与える集積回路１００を模式的に表わした図である。

図４に示すような構成とすることで、抵抗Ｒ１〜抵抗Ｒ６を流れる電流がウェルに流れ込まないため、ウェルから基板への逆方向リーク電流は、抵抗ユニットの抵抗値に影響与えない。このため、対ウェル電圧依存性によるエラーの発生の防止に加え、逆方向リーク電流によるエラーの発生を防ぐことができる。なお、本図では、分かりやすくするため、抵抗ユニットを２つの抵抗で構成しているが、２つの抵抗を１つにまとめてもよい。

１００…集積回路、１１０…基板、１２０…ウェル、１３０…ポリシリコン抵抗

Claims

同一のウェル上に形成され、第１抵抗値の抵抗素子を２つ接続した抵抗ユニットと、
前記ウェルとは別の同一のウェル上に形成され、第２抵抗値の抵抗素子を２つ接続し、前記抵抗ユニットと同じ電圧が印加されるウェル電位用抵抗ユニットとを備え、
前記抵抗ユニットのウェルの電位を、前記ウェル電位用抵抗ユニットの２つの抵抗素子の接続点の電圧で与え、
前記抵抗ユニットを、所望の抵抗比に応じた個数接続し、前記ウェル電位用抵抗ユニットを前記抵抗ユニットと同数接続したことを特徴とする集積回路。
前記抵抗素子は、ポリシリコン抵抗であることを特徴とする請求項１に記載の集積回路。
前記抵抗ユニットの２つの抵抗素子を１つの抵抗素子で形成したことを特徴とする請求項１または２のいずれか１項に記載の集積回路。