JP2597309Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2597309Y2 JP2597309Y2 JP1992089395U JP8939592U JP2597309Y2 JP 2597309 Y2 JP2597309 Y2 JP 2597309Y2 JP 1992089395 U JP1992089395 U JP 1992089395U JP 8939592 U JP8939592 U JP 8939592U JP 2597309 Y2 JP2597309 Y2 JP 2597309Y2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- group
- electrode
- resistance element
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【考案の詳細な説明】
【０００１】
【産業上の利用分野】本考案は半導体装置に係り、特
に、抵抗素子を有する半導体装置に関する。
に、抵抗素子を有する半導体装置に関する。
【０００２】
【従来の技術】図４は従来の半導体装置の一例の断面図
であり、抵抗素子を形成した例を示している。
であり、抵抗素子を形成した例を示している。
【０００３】図４において、５０は半導体基板、５１は
埋め込み層、５２は分離層、５３は低濃度のエピタキシ
ャル成長層である。エピタキシャル成長層５３の上部に
は、ベース拡散層５４と、ベース拡散層５４よりも浅く
形成されたエミッタ拡散層５５が形成されている。
埋め込み層、５２は分離層、５３は低濃度のエピタキシ
ャル成長層である。エピタキシャル成長層５３の上部に
は、ベース拡散層５４と、ベース拡散層５４よりも浅く
形成されたエミッタ拡散層５５が形成されている。
【０００４】これらの上部には各拡散層の一部が露出す
るよう絶縁膜５６が形成されており、各拡散層の露出し
た部分にはアルミ電極５７，５８，５９が接続されてい
る。そして、アルミ電極５９に所定のバイアス電圧を付
与することで、アルミ電極５７，５８間に所定の抵抗値
を現すよう構成されている。
るよう絶縁膜５６が形成されており、各拡散層の露出し
た部分にはアルミ電極５７，５８，５９が接続されてい
る。そして、アルミ電極５９に所定のバイアス電圧を付
与することで、アルミ電極５７，５８間に所定の抵抗値
を現すよう構成されている。
【０００５】バイアス電圧は交流的に低インピーダンス
の電圧源から供給され、埋め込み層５１はこのバイアス
電圧によりバイアスされる。また、ベース拡散層５４は
図示のとおり埋め込み層５１と対向して形成されている
ため、ベース拡散層５４はグランドに対して浮遊容量を
持つことになる。
の電圧源から供給され、埋め込み層５１はこのバイアス
電圧によりバイアスされる。また、ベース拡散層５４は
図示のとおり埋め込み層５１と対向して形成されている
ため、ベース拡散層５４はグランドに対して浮遊容量を
持つことになる。
【０００６】図５は、図４の半導体装置の等価回路を示
している。図５において、図４と同一構成部分には同一
符号を付してある。
している。図５において、図４と同一構成部分には同一
符号を付してある。
【０００７】上記した浮遊容量は図５中ではＣで、低イ
ンピーダンスの電圧源はＥo でそれぞれ示されている。
ンピーダンスの電圧源はＥo でそれぞれ示されている。
【０００８】
【考案が解決しようとする課題】しかしながら従来の半
導体装置では、上記したとおり抵抗素子がグランドに対
して浮遊容量を持つために、高周波特性が良くないとい
う欠点がある。したがって、たとえばＯＰアンプを半導
体装置で構成し、高抵抗値の帰還抵抗として上記構成の
抵抗素子を用いて増幅回路を構成した場合など、高周波
領域においては、わずかな浮遊容量の影響で帰還量に誤
差を生ずるという問題があった。また、帰還抵抗にかぎ
らず、高周波特性を厳しく要求される抵抗素子として使
用することは困難であった。
導体装置では、上記したとおり抵抗素子がグランドに対
して浮遊容量を持つために、高周波特性が良くないとい
う欠点がある。したがって、たとえばＯＰアンプを半導
体装置で構成し、高抵抗値の帰還抵抗として上記構成の
抵抗素子を用いて増幅回路を構成した場合など、高周波
領域においては、わずかな浮遊容量の影響で帰還量に誤
差を生ずるという問題があった。また、帰還抵抗にかぎ
らず、高周波特性を厳しく要求される抵抗素子として使
用することは困難であった。
【０００９】本考案は、高周波特性の優れた抵抗素子を
有する半導体装置を提供することを目的とする。
有する半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記の問題は、以下のと
おり構成することにより解決される。
おり構成することにより解決される。
【００１１】すなわち、半導体基板上にそれぞれ形成さ
れた半導体基板と逆導電型の第１の不純物領域及び半導
体基板と同じ導電型の第２の不純物領域と、第１の不純
物領域上に設けられたバイアス電極と、第２の不純物領
域上に設けられた第１及び第２の電極とを含んで形成さ
れる抵抗素子を具備した半導体装置において、上記構成
のｍ（ただし、ｍはｍ≧２なる任意の整数）個の抵抗素
子からなる第１の抵抗群と、第１の抵抗群の第ｐ（ただ
し、ｐは１≦ｐ＜ｍなる全ての整数）の抵抗素子の第１
の電極と第（ｐ＋1)の抵抗素子の第２の電極とを接続す
る第１の配線部材と、バイアス電圧を発生する低インピ
ーダンスのバイアス電圧源と、上記構成のｎ（ただし、
ｎはｎ≧２なる任意の整数）個の抵抗素子からなり、そ
れぞれのバイアス電極が前記バイアス電圧源に共通に接
続された第２の抵抗群と、第２の抵抗群の第ｑ（ただ
し、ｑは１≦ｑ＜ｎなる全ての整数）の抵抗素子の第１
の電極と第（ｑ＋1)の抵抗素子の第２の電極とを接続す
る第２の配線部材と、第１の抵抗群のｍ個の抵抗素子そ
れぞれのバイアス電極を、第２の抵抗群のｎ個の抵抗素
子を互いに接続する第２の配線部材又は第２の抵抗群の
第ｎの抵抗素子の第１の電極のいずれかに接続する第３
の配線部材とを具備し、第１の抵抗群の第１の抵抗素子
の第２の電極と、第１の抵抗群の第ｍの抵抗素子の第１
の電極との間に所定の抵抗値を現すよう構成することに
より解決される。
れた半導体基板と逆導電型の第１の不純物領域及び半導
体基板と同じ導電型の第２の不純物領域と、第１の不純
物領域上に設けられたバイアス電極と、第２の不純物領
域上に設けられた第１及び第２の電極とを含んで形成さ
れる抵抗素子を具備した半導体装置において、上記構成
のｍ（ただし、ｍはｍ≧２なる任意の整数）個の抵抗素
子からなる第１の抵抗群と、第１の抵抗群の第ｐ（ただ
し、ｐは１≦ｐ＜ｍなる全ての整数）の抵抗素子の第１
の電極と第（ｐ＋1)の抵抗素子の第２の電極とを接続す
る第１の配線部材と、バイアス電圧を発生する低インピ
ーダンスのバイアス電圧源と、上記構成のｎ（ただし、
ｎはｎ≧２なる任意の整数）個の抵抗素子からなり、そ
れぞれのバイアス電極が前記バイアス電圧源に共通に接
続された第２の抵抗群と、第２の抵抗群の第ｑ（ただ
し、ｑは１≦ｑ＜ｎなる全ての整数）の抵抗素子の第１
の電極と第（ｑ＋1)の抵抗素子の第２の電極とを接続す
る第２の配線部材と、第１の抵抗群のｍ個の抵抗素子そ
れぞれのバイアス電極を、第２の抵抗群のｎ個の抵抗素
子を互いに接続する第２の配線部材又は第２の抵抗群の
第ｎの抵抗素子の第１の電極のいずれかに接続する第３
の配線部材とを具備し、第１の抵抗群の第１の抵抗素子
の第２の電極と、第１の抵抗群の第ｍの抵抗素子の第１
の電極との間に所定の抵抗値を現すよう構成することに
より解決される。
【００１２】
【作用】上記構成の本考案によれば、第２の抵抗群の各
抵抗素子は、バイアス電極を低インピーダンスの電圧源
に接続されてバイアスされることでグランドに対して交
流的に浮遊容量を有し、さらに、第１の抵抗群の各抵抗
素子のそれぞれのバイアス電極が、第３の配線部材によ
って第２の抵抗群の各抵抗素子間を接続する第２の配線
部材又は第２の抵抗群の第ｎの抵抗素子の第１の電極の
いずれかに接続されることで、第１の抵抗群の各抵抗素
子は第２の抵抗群の各抵抗素子の各電極に接続される第
２の配線部材又は第２の抵抗群のバイアス電極を低イン
ピーダンスのバイアス電圧源に接続する第３の配線部材
に対して交流的に浮遊容量を有する。したがって、第１
の抵抗群の各抵抗素子とグランド間には、第１の抵抗群
の各抵抗素子の第２の抵抗群の各抵抗素子に対する浮遊
容量と第２の抵抗群の各抵抗素子のグランドに対する浮
遊容量とが、第２の抵抗群の各抵抗素子を介して低イン
ピーダンスのバイアス電圧源に直列に接続される。
抵抗素子は、バイアス電極を低インピーダンスの電圧源
に接続されてバイアスされることでグランドに対して交
流的に浮遊容量を有し、さらに、第１の抵抗群の各抵抗
素子のそれぞれのバイアス電極が、第３の配線部材によ
って第２の抵抗群の各抵抗素子間を接続する第２の配線
部材又は第２の抵抗群の第ｎの抵抗素子の第１の電極の
いずれかに接続されることで、第１の抵抗群の各抵抗素
子は第２の抵抗群の各抵抗素子の各電極に接続される第
２の配線部材又は第２の抵抗群のバイアス電極を低イン
ピーダンスのバイアス電圧源に接続する第３の配線部材
に対して交流的に浮遊容量を有する。したがって、第１
の抵抗群の各抵抗素子とグランド間には、第１の抵抗群
の各抵抗素子の第２の抵抗群の各抵抗素子に対する浮遊
容量と第２の抵抗群の各抵抗素子のグランドに対する浮
遊容量とが、第２の抵抗群の各抵抗素子を介して低イン
ピーダンスのバイアス電圧源に直列に接続される。
【００１３】
【実施例】図１は本考案の一実施例の断面図であり、同
一の半導体装置を異なる位置で切断した様子を示してい
る。図１において、図４と同一構成部分には、おおむね
同一符号を付してある。
一の半導体装置を異なる位置で切断した様子を示してい
る。図１において、図４と同一構成部分には、おおむね
同一符号を付してある。
【００１４】同一のｐ型半導体基板５３上には、半導体
基板５３と逆導電型（ｎ型）の第１の不純物領域である
エミッタ拡散層６，〜１１、及び半導体基板５３と同じ
導電型（ｐ型）でエミッタ拡散層６，〜１１よりも深く
構成された第２の不純物領域であるベース拡散層１２，
〜１７が形成されている。
基板５３と逆導電型（ｎ型）の第１の不純物領域である
エミッタ拡散層６，〜１１、及び半導体基板５３と同じ
導電型（ｐ型）でエミッタ拡散層６，〜１１よりも深く
構成された第２の不純物領域であるベース拡散層１２，
〜１７が形成されている。
【００１５】これらの上部には各拡散層の一部が露出す
るよう絶縁膜５６が形成されており、各拡散層の露出し
た部分にはアルミ電極２１，〜２９、及び３１，〜３９
が図示の如く接続されている。これらのアルミ電極のう
ち、２３，２６，２９，３３，３６，及び３９は、それ
ぞれエミッタ拡散層６，〜１１と接続されたバイアス電
極とされている。
るよう絶縁膜５６が形成されており、各拡散層の露出し
た部分にはアルミ電極２１，〜２９、及び３１，〜３９
が図示の如く接続されている。これらのアルミ電極のう
ち、２３，２６，２９，３３，３６，及び３９は、それ
ぞれエミッタ拡散層６，〜１１と接続されたバイアス電
極とされている。
【００１６】また、上記した第１の抵抗群は図１中では
１で、第２の抵抗群は２で、また、断面には現れない第
１の配線部材であるアルミ配線は一点鎖線で示す３1,３
2 で、同様に第２の配線部材であるアルミ配線は一点鎖
線で示す４1,４2 で、第３の配線部材であるアルミ配線
は二点鎖線で示す５1,５2,５3 でそれぞれ表されてい
る。
１で、第２の抵抗群は２で、また、断面には現れない第
１の配線部材であるアルミ配線は一点鎖線で示す３1,３
2 で、同様に第２の配線部材であるアルミ配線は一点鎖
線で示す４1,４2 で、第３の配線部材であるアルミ配線
は二点鎖線で示す５1,５2,５3 でそれぞれ表されてい
る。
【００１７】このアルミ配線３1 は両端をアルミ電極２
２と２４に，アルミ配線３2 は両端をアルミ電極２５と
２７に接続されてそれぞれ一体的に形成されており、ま
た、アルミ配線４1 は両端をアルミ電極３２と３４に，
アルミ配線４2 は両端をアルミ電極３５と３７に接続さ
れてそれぞれ一体的に形成されている。
２と２４に，アルミ配線３2 は両端をアルミ電極２５と
２７に接続されてそれぞれ一体的に形成されており、ま
た、アルミ配線４1 は両端をアルミ電極３２と３４に，
アルミ配線４2 は両端をアルミ電極３５と３７に接続さ
れてそれぞれ一体的に形成されている。
【００１８】よって、第１の抵抗群１は、ベース拡散層
１２，１３，及び１４がアルミ電極２１，２８間に直列
に接続された構成とされている。同様に第２の抵抗群２
は、ベース拡散層１５，１６，及び１７がアルミ電極３
１，３８間に直列に接続された構成とされている。
１２，１３，及び１４がアルミ電極２１，２８間に直列
に接続された構成とされている。同様に第２の抵抗群２
は、ベース拡散層１５，１６，及び１７がアルミ電極３
１，３８間に直列に接続された構成とされている。
【００１９】ここで、前記したアルミ配線５1,５2,５3
は、それぞれの一端を第１の抵抗素子群１の各抵抗素子
のバイアス電極に接続されている。すなわち、アルミ配
線５1 は一端をバイアス電極２３に、他端をアルミ配線
４1 に接続され、また、アルミ配線５2 は一端をバイア
ス電極２６に、他端をアルミ配線４2 に接続され、さら
に、アルミ配線５3 は一端をバイアス電極２９に、他端
をエミッタ拡散層１１と接続されたアルミ電極３８に接
続されており、それぞれ一体的に形成されている。
は、それぞれの一端を第１の抵抗素子群１の各抵抗素子
のバイアス電極に接続されている。すなわち、アルミ配
線５1 は一端をバイアス電極２３に、他端をアルミ配線
４1 に接続され、また、アルミ配線５2 は一端をバイア
ス電極２６に、他端をアルミ配線４2 に接続され、さら
に、アルミ配線５3 は一端をバイアス電極２９に、他端
をエミッタ拡散層１１と接続されたアルミ電極３８に接
続されており、それぞれ一体的に形成されている。
【００２０】一方、第２の抵抗素子群２の各抵抗素子の
バイアス電極３３，３４，及び３５は、それぞれ交流的
に低インピーダンスの電圧源Ｅo に接続されている。と
ころで、この電圧源Ｅo によるバイアス電圧は、各ベー
ス拡散層１５，１６，及び１７のそれぞれ両端に印加さ
れる電圧よりも高ければよく、各バイアス電極毎に異な
る直流電圧でバイアスしても構わない。
バイアス電極３３，３４，及び３５は、それぞれ交流的
に低インピーダンスの電圧源Ｅo に接続されている。と
ころで、この電圧源Ｅo によるバイアス電圧は、各ベー
ス拡散層１５，１６，及び１７のそれぞれ両端に印加さ
れる電圧よりも高ければよく、各バイアス電極毎に異な
る直流電圧でバイアスしても構わない。
【００２１】したがって、上記のとおり構成した半導体
装置では、第２の抵抗素子群２の各抵抗素子は、前述し
たのと同様の理由によってグランドに対してそれぞれが
浮遊容量を持つ。また、第１の抵抗素子群１の各抵抗素
子が、それぞれのバイアス電極に対して浮遊容量を持っ
ていることも同様である。
装置では、第２の抵抗素子群２の各抵抗素子は、前述し
たのと同様の理由によってグランドに対してそれぞれが
浮遊容量を持つ。また、第１の抵抗素子群１の各抵抗素
子が、それぞれのバイアス電極に対して浮遊容量を持っ
ていることも同様である。
【００２２】図２は、図１の半導体装置を等価的に表す
回路図であり、図１と同一構成部分には同一符号を付し
てある。また、第１の抵抗素子群１の各抵抗素子の浮遊
容量をＣ1,Ｃ2,Ｃ3 、第２の抵抗素子群２の各抵抗素子
の浮遊容量をＣ4,Ｃ5,Ｃ6 で表してある。
回路図であり、図１と同一構成部分には同一符号を付し
てある。また、第１の抵抗素子群１の各抵抗素子の浮遊
容量をＣ1,Ｃ2,Ｃ3 、第２の抵抗素子群２の各抵抗素子
の浮遊容量をＣ4,Ｃ5,Ｃ6 で表してある。
【００２３】図２に示すとおり、第１の抵抗群１の各抵
抗素子を構成するベース拡散層１２，１３とバイアス電
極２３、２６との間には浮遊容量Ｃ1,Ｃ2 が、ベース拡
散層１４とバイアス電極２９との間には浮遊容量Ｃ3 が
それぞれ接続される。
抗素子を構成するベース拡散層１２，１３とバイアス電
極２３、２６との間には浮遊容量Ｃ1,Ｃ2 が、ベース拡
散層１４とバイアス電極２９との間には浮遊容量Ｃ3 が
それぞれ接続される。
【００２４】また、これらのバイアス電極から付与され
る直流電圧によりそれぞれバイアスされているところ
の、第２の抵抗群（２）の各抵抗素子を構成するベース
拡散層１５，１６，１７とバイアス電極３２、３６、３
９との間には浮遊容量Ｃ4,Ｃ5,Ｃ6 が接続されている。
そして、各浮遊容量Ｃ4,Ｃ5,Ｃ6 は交流的に低インピー
ダンスの電圧源Ｅo を介して接地される。
る直流電圧によりそれぞれバイアスされているところ
の、第２の抵抗群（２）の各抵抗素子を構成するベース
拡散層１５，１６，１７とバイアス電極３２、３６、３
９との間には浮遊容量Ｃ4,Ｃ5,Ｃ6 が接続されている。
そして、各浮遊容量Ｃ4,Ｃ5,Ｃ6 は交流的に低インピー
ダンスの電圧源Ｅo を介して接地される。
【００２５】このように、本実施例の半導体装置によれ
ば、第１の抵抗群１の各抵抗素子とグランド間には、第
１の抵抗群１の各抵抗素子の第２の抵抗群（２）の各抵
抗素子に対する浮遊容量Ｃ1,Ｃ2,Ｃ3 と第２の抵抗群の
各抵抗素子のグランドに対する浮遊容量Ｃ4,Ｃ5,Ｃ6 と
が、第２の抵抗群（２）の各抵抗素子を介して直列に接
続される。
ば、第１の抵抗群１の各抵抗素子とグランド間には、第
１の抵抗群１の各抵抗素子の第２の抵抗群（２）の各抵
抗素子に対する浮遊容量Ｃ1,Ｃ2,Ｃ3 と第２の抵抗群の
各抵抗素子のグランドに対する浮遊容量Ｃ4,Ｃ5,Ｃ6 と
が、第２の抵抗群（２）の各抵抗素子を介して直列に接
続される。
【００２６】したがって、アルミ電極２１，２８間に現
れる所定の抵抗値に対する浮遊容量を従来よりも低減す
ることができて、高周波特性の良好な抵抗素子を得るこ
とができる。また、３個の抵抗素子を直列に接続して所
定の抵抗値を得る構成であり各抵抗素子を小型にできる
ため、浮遊容量をより低減することができる。
れる所定の抵抗値に対する浮遊容量を従来よりも低減す
ることができて、高周波特性の良好な抵抗素子を得るこ
とができる。また、３個の抵抗素子を直列に接続して所
定の抵抗値を得る構成であり各抵抗素子を小型にできる
ため、浮遊容量をより低減することができる。
【００２７】図３は、図１の半導体装置をＯＰアンプの
帰還抵抗に用いて増幅回路を構成した例を示す。図３中
のＯＰアンプ４１及び抵抗Ｒは、第１の抵抗群１及び第
２の抵抗群２とともに同一半導体チップ上に形成されて
いるものである。
帰還抵抗に用いて増幅回路を構成した例を示す。図３中
のＯＰアンプ４１及び抵抗Ｒは、第１の抵抗群１及び第
２の抵抗群２とともに同一半導体チップ上に形成されて
いるものである。
【００２８】また、図１において破線で示したようにア
ルミ配線４２を形成することで、アルミ電極２８とアル
ミ電極３８とがアルミ配線５3 を介して接続される。ア
ルミ配線４２は、図１には示されないＯＰアンプの出力
端子にも接続される。
ルミ配線４２を形成することで、アルミ電極２８とアル
ミ電極３８とがアルミ配線５3 を介して接続される。ア
ルミ配線４２は、図１には示されないＯＰアンプの出力
端子にも接続される。
【００２９】また同様に、アルミ配線４３を形成するこ
とで、電源電圧ＶCCが供給される電源端子４４にアルミ
電極３１を接続するとともに、アルミ配線４５を形成す
ることで、アルミ電極２１を図１には示されない抵抗Ｒ
の一端に接続される。アルミ配線４５は、図１には示さ
れないＯＰアンプの負入力端子にも接続される。この結
果、図３に示した増幅回路が構成される。
とで、電源電圧ＶCCが供給される電源端子４４にアルミ
電極３１を接続するとともに、アルミ配線４５を形成す
ることで、アルミ電極２１を図１には示されない抵抗Ｒ
の一端に接続される。アルミ配線４５は、図１には示さ
れないＯＰアンプの負入力端子にも接続される。この結
果、図３に示した増幅回路が構成される。
【００３０】図３中で帰還抵抗として用いられる第１の
抵抗群１は、前述したとおり良好な高周波特性を有して
いる。よって、本考案を適用した図３の増幅回路は、高
周波数領域においても帰還量に誤差が生じることなく、
良好な高周波特性を得ることができる。
抵抗群１は、前述したとおり良好な高周波特性を有して
いる。よって、本考案を適用した図３の増幅回路は、高
周波数領域においても帰還量に誤差が生じることなく、
良好な高周波特性を得ることができる。
【００３１】なお、増幅回路の帰還抵抗にかぎることな
く、他の回路の一抵抗素子として本考案を適用しても同
様の効果が得られることは言うまでもない。
く、他の回路の一抵抗素子として本考案を適用しても同
様の効果が得られることは言うまでもない。
【００３２】
【考案の効果】上述の如く本考案によれば、第１の抵抗
群の各抵抗素子とグランド間には第１の抵抗群の各抵抗
素子の第２の抵抗群の各抵抗素子に対する浮遊容量と第
２の抵抗群の各抵抗素子のグランドに対する浮遊容量と
が第２の抵抗群の各抵抗素子を介して低インピーダンス
のバイアス電圧源に直列に接続されるので、浮遊容量が
低減されて、第１の抵抗群の第１の抵抗素子の第２の電
極と第１の抵抗群の第ｍの抵抗素子の第１の電極との間
に現れる所定の抵抗値の高周波特性を良好とすることが
できる特長がある。
群の各抵抗素子とグランド間には第１の抵抗群の各抵抗
素子の第２の抵抗群の各抵抗素子に対する浮遊容量と第
２の抵抗群の各抵抗素子のグランドに対する浮遊容量と
が第２の抵抗群の各抵抗素子を介して低インピーダンス
のバイアス電圧源に直列に接続されるので、浮遊容量が
低減されて、第１の抵抗群の第１の抵抗素子の第２の電
極と第１の抵抗群の第ｍの抵抗素子の第１の電極との間
に現れる所定の抵抗値の高周波特性を良好とすることが
できる特長がある。
【図１】本考案の一実施例の断面図である。
【図２】図１の半導体装置を等価回路図である。
【図３】本考案装置の一適用例の回路図である。
【図４】従来の半導体装置の一例の断面図である。
【図５】図４の半導体装置の等価回路図である。
１ 第１の抵抗群 ２ 第２の抵抗群 ３ アルミ配線（第１の配線部材） ４ アルミ配線（第２の配線部材） ５ アルミ配線（第３の配線部材） ２３，２６，２９，３３，３６，３９ アルミ電極（バ
イアス電極） ２２，２５，２８，３２，３５，３８ アルミ電極（第
１の電極） ２１，２４，２７，３１，３４，３７ アルミ電極（第
２の電極）
イアス電極） ２２，２５，２８，３２，３５，３８ アルミ電極（第
１の電極） ２１，２４，２７，３１，３４，３７ アルミ電極（第
２の電極）
Claims (1)
- 【請求項１】 半導体基板上にそれぞれ形成された該半
導体基板と逆導電型の第１の不純物領域及び該半導体基
板と同じ導電型の第２の不純物領域と、 該第１の不純物領域上に設けられたバイアス電極と、 該第２の不純物領域上に設けられた第１及び第２の電極
とを含んで形成される抵抗素子を具備した半導体装置に
おいて、 上記構成のｍ（ただし、ｍはｍ≧２なる任意の整数）個
の抵抗素子からなる第１の抵抗群と、 該第１の抵抗群の第ｐ（ただし、ｐは１≦ｐ＜ｍなる全
ての整数）の抵抗素子の第１の電極と第（ｐ＋１）の抵
抗素子の第２の電極とを接続する第１の配線部材と、バイアス電圧を発生する低インピーダンスのバイアス電
圧源と、 上記構成のｎ（ただし、ｎはｎ≧２なる任意の整数）個
の抵抗素子からなり、それぞれのバイアス電極が前記バ
イアス電圧源に接続された第２の抵抗群と、 該第２の抵抗群の第ｑ（ただし、ｑは１≦ｑ＜ｎなる全
ての整数）の抵抗素子の第１の電極と第（ｑ＋１）の抵
抗素子の第２の電極とを接続する第２の配線部材と、 該第１の抵抗群のｍ個の抵抗素子それぞれのバイアス電
極を、該第２の抵抗群のｎ個の抵抗素子を互いに接続す
る前記第２の配線部材又は該第２の抵抗群の第ｎの抵抗
素子の第１の電極のいずれかに接続する第３の配線部材
とを具備し、 該第１の抵抗群の第１の抵抗素子の第２の電極と、該第
１の抵抗群の第ｍの抵抗素子の第１の電極との間に所定
の抵抗値を現すよう構成されてなる半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992089395U JP2597309Y2 (ja) | 1992-12-28 | 1992-12-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992089395U JP2597309Y2 (ja) | 1992-12-28 | 1992-12-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0655269U JPH0655269U (ja) | 1994-07-26 |
| JP2597309Y2 true JP2597309Y2 (ja) | 1999-07-05 |
Family
ID=13969468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992089395U Expired - Lifetime JP2597309Y2 (ja) | 1992-12-28 | 1992-12-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2597309Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6269936B2 (ja) * | 2013-12-26 | 2018-01-31 | 横河電機株式会社 | 集積回路 |
-
1992
- 1992-12-28 JP JP1992089395U patent/JP2597309Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0655269U (ja) | 1994-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0365016B2 (ja) | ||
| JPH0345563B2 (ja) | ||
| US6388511B1 (en) | Filter circuit | |
| JP2597309Y2 (ja) | 半導体装置 | |
| JP3388805B2 (ja) | 集積化電圧分割器 | |
| JPS6356707B2 (ja) | ||
| JP3037952B2 (ja) | 複数個の回路の抵抗性基板分離を有する集積回路ダイ | |
| JP3145455B2 (ja) | 半導体集積回路装置 | |
| JPH0453104B2 (ja) | ||
| JPH0453103B2 (ja) | ||
| JP2872006B2 (ja) | 半導体装置 | |
| JPH01268049A (ja) | 拡散抵抗素子 | |
| KR100369911B1 (ko) | 원하지않는커패시턴스를보상하는수단을구비한전자장치 | |
| JPH0563147A (ja) | 半導体集積回路及びその製造方法 | |
| JPH08125460A (ja) | 反転増幅回路 | |
| JPH0319231Y2 (ja) | ||
| JP2004111513A (ja) | ｎｐｎトランジスタを用いた容量 | |
| JPH0411751A (ja) | 誘電体分離型半導体装置 | |
| JPS63237474A (ja) | 集積回路 | |
| JPS58197760A (ja) | 半導体装置 | |
| KR800001235B1 (ko) | 전계효과 트랜지스터장치 | |
| JPH0620170B2 (ja) | モノリシック集積化差動入力減衰器回路 | |
| JPH0551183B2 (ja) | ||
| JPH06204372A (ja) | 電力用トランジスタ | |
| JPS5858762A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 9 |