JPH0345563B2

JPH0345563B2 -

Info

Publication number: JPH0345563B2
Application number: JP56189573A
Authority: JP
Inventors: Sadao Igarashi
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 1981-11-26
Filing date: 1981-11-26
Publication date: 1991-07-11
Also published as: US4504796A; JPS5890810A

Description

【発明の詳細な説明】本発明はマイクロ波回路装置、詳しくは能動素
子の自己バイアス回路に適したマイクロ波回路装
置に関する。

バイアス回路には一般に知られているように、
自己バイアス回路と固定バイアス回路の２通りが
あり、使用目的に応じて適宜用いられている。

例えばマイクロ波増幅器の如きマイクロ波回路
装置を従来の自己バイアス回路で構成すると、後
述するように高周波的に接地されるべき能動素子
の電極の接地が不十分になりやすく、マイクロ波
装置として充分な電気性能が得られない。一方、
固定バイアス回路で構成すると、性能の向上は認
められるが、マイクロ波回路装置に供給する電源
として正と負の２種類の電源が必要となり、その
結果マイクロ波回路装置が複雑となり、ひいては
コストを上げる要因となる。このため構成の簡単
な自己バイアス回路に使用して充分な電気性能が
得られるマイクロ波回路装置が望まれていた。

本発明は以上の点に鑑みてなされたもので、そ
の目的とするところは、マイクロ波帯で使用して
充分な電気性能の得られる自己バイアス回路に適
したマイクロ波回路装置を提供することにある。

一般にマイクロ波増幅器の如きマイクロ波回路
装置を構成する場合、能動素子に高周波特性のす
ぐれたGaAs電界効果型トランジスタ（以下FET
と称する）を使用して、セラミツク等の誘電基板
に他の回路素子とともに配設して構成している。

従来この種のマイクロ波回路装置の例としては
第１図乃至第４図で説明するようなものがあげら
れる。第１図はFETに自己バイアスをかけたマ
イクロ波回路装置の回路を示し、１，２，３およ
び４はインピーダンス整合用あるいは伝送路用の
マイクロストリツプライン、５は能動素子の
FET、６及び７はインピーダンス整合用あるい
は直流素子用のコンデンサ、８はFET５のソー
ス電極Ｓを高周波的にマイクロストリツプライン
の接地側電極１２に接続するバイパス用コンデン
サ、９はFET５の動作に必要なバイアス電圧を
作るバイアス抵抗、１０は前記バイアス電圧を
FET５のゲート電極Ｇに加えるゲート抵抗、１
１は電源B₁をFET５のドレイン電極Ｄに供給す
るドレイン抵抗、１２は高周波的に接地となると
同時に電源B₁に対しても接地となるマイクロス
トリツプラインの接地側電極でこれ等はいずれも
第２図に示すように誘電体基板２７に適宜印刷等
の手段によつて形成されている。IN，OUTはそ
れぞれマイクロ波回路装置の入力と出力の端子で
ある。

第２図は第１図のマイクロ波回路装置のうち、
FET５、バイパスコンデンサ８、バイアス抵抗
９の部分の構造であつて、図Ａは平面図、図Ｂは
図ＡのＡ−A′断面図である。

図中、８Ｂ、８Ｄは誘電体基板２７の一方の面
に印刷等の手段によつて形成された電極、８Ｃは
電極８Ｄの上に積層された誘電体、８Ａは誘電体
８Ｃの上に積層され一端が電極８Ｂに接続された
上部電極であつて、電極８Ｄ、誘電体８Ｃ、上部
電極８Ａによつてコンデンサ８が形成されてい
る。電極８Ｄは誘電体基板２７を貫通したスルー
ホール２６によつて裏面の接地側電極１２に導通
している。なお８Ｅはコンデンサ８の被覆体であ
る。

第２図図示の構造において、FET５のソース
電極Ｓは、電極８Ｂ、上部電極８Ａ、誘電体８
Ｃ、電極８Ｄ、スルーホール２６を順次に経由し
て接地側電極１２に接続されている。このためソ
ース電極Ｓから接地側電極１２までの径路が長
く、電極８Ｂ、上部電極８Ａ、電極８Ｄによる高
周波的な損失が大きく、さらにコンデンサ８は
FET５及びその他の回路素子と共に誘電体基板
２７の表面に配設されるため大きな面積を占有す
ることはできないので誘電体８Ｃの誘電体損失も
増加する。つまり、FET５のソース電極Ｓの接
地は等価的に第３図に示す如く、インダクタンス
８′と抵抗８″を介している。その結果ソース電極
Ｓを介してFET５の出力の１部が入力に帰還さ
れ、上記マイクロ波回路装置がマイクロ波増幅器
である場合充分な利得が得られず、又増幅器とし
ての動作の安定度が低下して高周波寄生発振が生
じやすいという欠点があつた。

また第４図は前記欠点を解消するため現在マイ
クロ波回路装置に広く利用されている固定バイア
ス回路であり、第１図と同一部品に対しては同じ
番号で対応している。第４図で点線で囲まれた回
路部１４はFET５のゲート電極Ｇに必要な負の
バイアス電源B₂を正電源B₁から得る負電源回路
であり、無安定マルチバイブレータ１６と整流及
び平滑回路１７からなつている。また別の点線で
囲まれた回路部１３はFET５のバイアスを安定
化する安定化回路であり、安定化回路１３を通し
てFET５のゲート電極Ｇとドレイン電極Ｄに必
要な負電圧を供給している。さらにFET５のソ
ース電極Ｓは接地側電極１２に直接接続されてマ
イクロ波回路装置が構成されている。第４図の構
成も、誘電体基板に配設されることは第１図の場
合と同様である。

ところで衛星通信用に使用されるマイクロ波回
路装置は屋外ユニツトとして屋外に於いて使用さ
れるために、電源供給を簡単にすべく屋外ユニツ
トに対して単一の正電源のみを送り、ユニツト内
で負電源を作る第４図の方式が一般に用いられて
いる。

第４図の実施例ではソース電極Ｓの高周波的接
地効果はすぐれているが安定化回路１３と負電源
回路１４により装置全体が複雑になる。このため
マイクロ波回路装置の小形化が望めず、部品点数
が増えて信頼性の低下や、組立作業性の低下、ま
た部分費の増加、装置の消費電力の増加による維
持費も多くかかるなどの多くの欠点を有してい
る。

本発明はかかる従来の多くの欠点を解消するた
めになされたもので直流的には自己バイアス回路
を構成しながら、能動素子の高周波的接地電極の
接地効果がすぐれたマイクロ波回路装置を提供す
るものであり、以下マイクロ波増幅器に適用した
実施例を図面によつて説明する。

第５図は本発明を用いて誘電体基板上にマイク
ロ波増幅器を構成した場合の回路を示し、第１図
と同一部品に対しては同一番号で対応している。
第５図で１８，１９及び２０は高周波的に接地さ
れたマイクロストリツプラインの接地側電極で、
増幅器が所定の特性で働くようにその形状等が決
められたうえ適宜印刷等により誘電体基板上に配
設されている。接地側電極１８及び２０は直流的
にも接地されており、また接地側電極１９は
FET５のソース電極Ｓに直接接続されるととも
に、直流阻止用コンデンサ２１と２２によつてそ
れぞれ接地側電極１８と２０に接続されている。
また２３は電極B₁のバイパスコンデンサを示す。

第６図は第５図の回路をセラミツク等の誘電体
基板上に構成したときの基板表面のパターン図、
第７図は第６図のＢ−B′線断面図、第８図は第
６図に対応する裏面のパターン図である。第６図
乃至第８図で２７はマイクロ波回路装置を構成す
る誘電体基板、２５Ａ及び２５ＢはFET５のソ
ース電極Ｓを接続するための電極である。電極２
５Ａ、２５Ｂは誘電体基板２７の表裏面を導通す
る複数個のスルーホール２６によつて誘電体基板
２７の裏面に設けられた接地側電極１９に接続さ
れている。誘電体基板２７の裏面にはスルーホー
ル２６に接続された接地側電極１９の他にコンデ
ンサ２１と２２及びそれ等によつて接地側電極１
９とそれぞれ接続された他の接地側電極１８およ
び２０がある。また接続線２４は、第６図、第８
図に示す両端部１８′と２０′において誘電体基板
２７の端面を利用して接地側電極１８と２０にそ
れぞれ接続されている。

なお接地側電極１９は電源に対しては接地され
ていないが、コンデンサ２１および２２によつて
接地側電極１８および２０に接続されており、高
周波的には十分に接地状態にされている。

コンデンサ６，７，２３は誘電体基板２７の表
面に設けられ、コンデンサ２１，２２は誘電体基
板２７の裏面に設けられており、いずれのコンデ
ンサも第２図図示のコンデンサ８と同じく、誘電
体基板上の電極に誘電体および上部電極を積層し
た構造のものである。

本発明の以上の実施例においてはFET５のソ
ース電極Ｓは直流的にバイパス抵抗９によつて接
地されており、さらにゲート電極Ｇもゲート抵抗
１０によつて接地されているため、ゲート電極Ｇ
はバイアス抵抗９による電圧降下分だけソース電
極Ｓに対して負の電圧に保たれ、Ｎチヤンネル
GaAsFETの動作に必要な負のバイアス電圧を与
える自己バイアス回路が構成されている。そして
高周波的観点からすると、FET５のソース電極
Ｓはスルーホール２６のみで接地側電極１９に直
結されているのでソース電極Ｓと接地側電極１９
間の距離はきわめて短かく、高周波的損失はきわ
めて小さい。またコンデンサ２１と２２は誘電体
基板２７の裏面に設けられているのでその面積が
大きく、それによつて誘電体損失も小さいもので
ある。その結果第３図に示されたような抵抗８″、
インダクタンス８′も無視できる値であつて、帰
還等による利得の低下や安定度の低下がない。さ
らに本発明のマイクロ波回路装置は自己バイアス
回路で構成されているから、第４図の如き安定化
回路１３および負電源回路１４を設ける必要がな
い。

第９図は本発明を適用した他の実施例で、約
4GHz帯のマイクロ波回路装置をバイポーラトラ
ンジスタ５′を用いて構成したものの回路図であ
る。第９図におけるバイアスはトランジスタ５′
のエミツタ電極Ｅに接続されたバイアス抵抗９
と、電源B₁と接地との間に挿入された抵抗２９
と３０およびベース電極Ｂに接続された抵抗２８
によつて与えられこれ等はいずれも第６図〜第８
図と同様に誘電体基板２７の表面に設け、接地側
電極１８，１９及び２０はコンデンサ２１，２２
とともに誘電体基板２７の裏面に設けられるもの
である。３１はバイパス用のコンデンサであり、
その他の回路素子は第６図と同じである。この実
施例においても第５図の実施例と同じ効果が得ら
れることは勿論である。

以上のように、本発明はFET５の高周波的に
接地するソース電極Ｓを直接接続する第１の接地
電極１９と、これにコンデンサ２及び２２で接続
されて且つ直流的にも接地された第２の接地電極
１８及び２０を設けて、接地電極１８及び２０を
電極B₁に対して直流的に接地するとともに信号
に対しても接地したので高周波特性がすぐれ、特
に自己バイアス回路に好適なマイクロ波回路装置
を構成することができ、小形化、高信頼性化が実
現でき、製造面では部品費及び組立作業費が増す
ことなく、運用面では消費電力が増加せず維持費
が少ないなど、その実用上の効果が極めて大きい
マイクロ波回路装置を得ることができる。

さらにまた、前記構成においてFET５を誘電
体基板２７の表面に配し、接地電極１８，１９及
び２０と、コンデンサ２１，２２を裏面に配設す
ることによりFET５のソース電極Ｓと接地側電
極１９の間の距離を短かくできて高周波的損失を
小さく押えられ、さらにコンデンサの面積を大き
くできて誘電体の損失も小さく押えられるので、
一層高周波特性のすぐれたマイクロ波回路装置を
構成できる。

【図面の簡単な説明】

第１図は従来のマイクロ波回路装置の回路図、
第２図Ａは第１図の回路を誘電体基板上に構成し
たときの表板表面の要部パターン図、第２図Ｂは
同図ＡのＡ−A′線断面図、第３図は第１図のソ
ース電極Ｓと１２間の高周波的等価回路図、第４
図は従来の他のマイクロ波回路装置の回路図、第
５図は本発明の１実施例の回路図、第６図は第５
図の回路を誘電体基板に構成した場合の表面パタ
ーン図、第７図は第６図のＢ−B′線断面図、第
８図は第６図に対応する裏面パターン図、第９図
は本発明の他の実施例の回路図である。１，２，３，４……マイクロストリツプライ
ン、５……FET、５′……トランジスタ、９……
バイアス抵抗、１８，２０……第２の接地電極、
１９……第１の接地電極、２１，２２……コンデ
ンサ、２６……スルーホール、２７……誘電体基
板。

Claims

【特許請求の範囲】

１一方の面にマイクロストリツプラインが設け
られ他方の面に接地電極が設けられた誘電体基板
と、前記一方の面に設けられた能動素子とを備え
たマイクロ波回路装置において、前記能動素子の
接地端子に接続され前記誘電体基板を貫通したス
ルーホールと、前記スルーホールに接続された第
１の前記接地電極と、前記第１の接地電極に隣接
して設けられた第２の前記接地電極と、前記接地
端子と前記第２の接地電極とを接続するバイアス
抵抗と、前記第１および第２の接地電極のいずれ
か一方の接地電極の上に誘電体を介して積層され
かつ他方の接地電極に接続された上部電極とから
成るコンデンサとを備え、前記能動素子を駆動す
べき電源の基準電位端が前記第２の接地電極に接
続されることを特徴とするマイクロ波回路装置。