JPH0397215U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案のＦＥＴ増幅装置の一実施例の
構成図、第２図は電源を切断したときの第１図の
ＦＥＴ増幅装置の電源の立下り特性を示す図、第
３図は従来のＦＥＴ増幅装置の構成を示す図、第
４図は電源を切断したときの従来のＦＥＴ増幅装
置の電源の立下り特性を示す図である。 １０……ＦＥＴ増幅器、１２……ドレイン端子
、１４……ゲート端子、２０……電源供給回路、
２２……制御部、３０……正電圧電源、３２……
ダイオード、３４……負電圧電源、４０……コン
デンサ。

Claims (1)

【実用新案登録請求の範囲】
1. 増幅素子として用いられている複数の電界効果
   トランジスタならびに該電界効果トランジスタの
   ドレイン電極に接続されているドレイン端子およ
   び該電界効果トランジスタのゲート電極に接続さ
   れているゲート端子を有するＦＥＴ増幅器と、該
   ＦＥＴ増幅器にその電界効果トランジスタを駆使
   する正および負の電圧を供給する電源供給回路と
   、該電源供給回路から前記ＦＥＴ増幅器への正電
   圧の印加および前記電源供給回路から前記ＦＥＴ
   増幅器への負電圧の印加を制御する制御部とを備
   えるＦＥＴ増幅装置であつて、前記電源供給回路
   は、アノードが前記ＦＥＴ増幅器のゲート端子に
   接続され、カソードが前記制御部に接続されてい
   るダイオードと、前記ＦＥＴ増幅器に前記ドレイ
   ン端子を介して正電圧を供給する正電圧電源と、
   前記ダイオードのカソードに接続されかつ前記Ｆ
   ＥＴ増幅器に前記ダイオードおよび前記ゲート端
   子を介して負電圧を供給する負電圧電源と、一端
   が前記ダイオードのアノードに接続され、他端が
   負電圧電源および前記ＦＥＴ増幅器と共通に接地
   されているコンデンサとを有するＦＥＴ増幅装置
   。