JPS61149426U - - Google Patents
Info
- Publication number
- JPS61149426U JPS61149426U JP3211185U JP3211185U JPS61149426U JP S61149426 U JPS61149426 U JP S61149426U JP 3211185 U JP3211185 U JP 3211185U JP 3211185 U JP3211185 U JP 3211185U JP S61149426 U JPS61149426 U JP S61149426U
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- diagram showing
- voltage
- circuit
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 12
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
第１図は本考案に係るクリツプ回路の一実施例
を示す回路図、第２図は第１図における帰還増幅
器の一例としてのバートン回路を示す回路図、第
３図Ａおよび第３図Ｂは第１図に示した実施例の
入力電圧の一例および出力電圧を示す波形図、第
４図はＭＯＳトランジスタのＶＤＳ―ＩＤ特性を
示す特性図、第５図は本考案に係るクリツプ回路
の他の実施例を示す回路図、第６図Ａおよび第６
図Ｂは第５図に示した実施例の入力電圧の一例お
よび出力電圧を示す波形図、第７図は第１図に示
した実施例と第５図に示した実施例を組合せるこ
とによつて構成されるスラスト回路を示す回路図
、第８図Ａおよび第８図Ｂは第７図に示したスラ
イス回路の入力電圧の一例および出力電圧を示す
波形図である。第９図はバイポーラトランジスタ
を用いた従来のクリツプ回路の一例を示す回路図
、第１０図Ａおよび第１０図Ｂは第９図に示した
従来のクリツプ回路の入力電圧の一例および出力
電圧を示す波形図、第１１図は第９図におけるバ
イポーラトランジスタの替りにＭＯＳトランジス
タを用いて構成されたクリツプ回路を示す回路図
、第１２図は第１１図に示したクリツプ回路に第
１０図Ａに示した入力電圧を供給した場合の出力
電圧を示す波形図である。 １，２１，３１……信号入力端子、２，２２，
３２，３３……ＭＯＳトランジスタ、３，２３，
３４，３６……帰還増幅器、４，２４，３５，３
７……直流電源、５，２５……定電流源、６，２
６，３８……信号出力端子。
を示す回路図、第２図は第１図における帰還増幅
器の一例としてのバートン回路を示す回路図、第
３図Ａおよび第３図Ｂは第１図に示した実施例の
入力電圧の一例および出力電圧を示す波形図、第
４図はＭＯＳトランジスタのＶＤＳ―ＩＤ特性を
示す特性図、第５図は本考案に係るクリツプ回路
の他の実施例を示す回路図、第６図Ａおよび第６
図Ｂは第５図に示した実施例の入力電圧の一例お
よび出力電圧を示す波形図、第７図は第１図に示
した実施例と第５図に示した実施例を組合せるこ
とによつて構成されるスラスト回路を示す回路図
、第８図Ａおよび第８図Ｂは第７図に示したスラ
イス回路の入力電圧の一例および出力電圧を示す
波形図である。第９図はバイポーラトランジスタ
を用いた従来のクリツプ回路の一例を示す回路図
、第１０図Ａおよび第１０図Ｂは第９図に示した
従来のクリツプ回路の入力電圧の一例および出力
電圧を示す波形図、第１１図は第９図におけるバ
イポーラトランジスタの替りにＭＯＳトランジス
タを用いて構成されたクリツプ回路を示す回路図
、第１２図は第１１図に示したクリツプ回路に第
１０図Ａに示した入力電圧を供給した場合の出力
電圧を示す波形図である。 １，２１，３１……信号入力端子、２，２２，
３２，３３……ＭＯＳトランジスタ、３，２３，
３４，３６……帰還増幅器、４，２４，３５，３
７……直流電源、５，２５……定電流源、６，２
６，３８……信号出力端子。
Claims (1)
- 【実用新案登録請求の範囲】 入力電圧をゲートに供給してソースから出力電
圧を得るようにしたＭＯＳトランジスタと、 このＭＯＳトランジスタのソースな接続された
高インピーダンスの負荷と、 上記ＭＯＳトランジスタのドレインにクリツプ
電圧を供給する低出力インピーダンスの回路手段
とを備えて成るクリツプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3211185U JPS61149426U (ja) | 1985-03-06 | 1985-03-06 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3211185U JPS61149426U (ja) | 1985-03-06 | 1985-03-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61149426U true JPS61149426U (ja) | 1986-09-16 |
Family
ID=30533323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3211185U Pending JPS61149426U (ja) | 1985-03-06 | 1985-03-06 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61149426U (ja) |
-
1985
- 1985-03-06 JP JP3211185U patent/JPS61149426U/ja active Pending