JPH0358025U - - Google Patents
Info
- Publication number
- JPH0358025U JPH0358025U JP11873889U JP11873889U JPH0358025U JP H0358025 U JPH0358025 U JP H0358025U JP 11873889 U JP11873889 U JP 11873889U JP 11873889 U JP11873889 U JP 11873889U JP H0358025 U JPH0358025 U JP H0358025U
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- driving
- gate voltage
- power source
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000007599 discharging Methods 0.000 claims 1
- 230000005669 field effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
第１図は、本考案の一実施例を示す回路構成図
、第２図は、同実施例に用いられるデプレツシヨ
ン形ＦＥＴの特性を説明するための図、第３図は
、従来の絶縁アンプの一例を示す回路構成図、第
４図は、同回路の動作を説明するための図である
。 １……増幅器、２，４……ゲイン設定用抵抗、
３……オペアンプ、５……位相補償用コンデンサ
、６……負荷、７……絶縁アンプ駆動用電源部、
８……ＤＣ／ＤＣコンバータ、９……ＦＥＴ、１
０……ゲート電圧調整抵抗。
、第２図は、同実施例に用いられるデプレツシヨ
ン形ＦＥＴの特性を説明するための図、第３図は
、従来の絶縁アンプの一例を示す回路構成図、第
４図は、同回路の動作を説明するための図である
。 １……増幅器、２，４……ゲイン設定用抵抗、
３……オペアンプ、５……位相補償用コンデンサ
、６……負荷、７……絶縁アンプ駆動用電源部、
８……ＤＣ／ＤＣコンバータ、９……ＦＥＴ、１
０……ゲート電圧調整抵抗。
Claims (1)
- ゲイン設定抵抗および位相補償用コンデンサが
接続されるとともに駆動用直流電源が接続された
オペアンプを有する絶縁アンプにおいて、上記オ
ペアンプの出力端子に接続され且つ上記オペアン
プの駆動用直流電源がゲート電圧として与えられ
該ゲート電圧が有るときはオフ状態となるととも
にゲート電圧が無いときはオン状態となる電解効
果トランジスタを具備し、上記駆動用直流電源の
オフにともなう上記位相補償用コンデンサの放電
電流を上記電解効果トランジスタを介してバイパ
スさせるようにしたことを特徴とする絶縁アンプ
の誤出力防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11873889U JPH0741208Y2 (ja) | 1989-10-12 | 1989-10-12 | 絶縁アンプの誤出力防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11873889U JPH0741208Y2 (ja) | 1989-10-12 | 1989-10-12 | 絶縁アンプの誤出力防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0358025U true JPH0358025U (ja) | 1991-06-05 |
| JPH0741208Y2 JPH0741208Y2 (ja) | 1995-09-20 |
Family
ID=31666890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11873889U Expired - Lifetime JPH0741208Y2 (ja) | 1989-10-12 | 1989-10-12 | 絶縁アンプの誤出力防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0741208Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100839487B1 (ko) * | 2006-10-16 | 2008-06-19 | 삼성전자주식회사 | 팝업 노이즈 방지 회로, 이를 포함하는 디지털 앰프 및디지털 앰프의 팝업 노이즈 방지 방법 |
| JP2013093800A (ja) * | 2011-10-27 | 2013-05-16 | Ricoh Co Ltd | オーディオ機器の出力回路とその制御方法、及びそれを備えた電子機器 |
-
1989
- 1989-10-12 JP JP11873889U patent/JPH0741208Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0741208Y2 (ja) | 1995-09-20 |