JPH0741208Y2

JPH0741208Y2 - 絶縁アンプの誤出力防止回路

Info

Publication number: JPH0741208Y2
Application number: JP11873889U
Authority: JP
Inventors: 勝博松浦
Original assignee: 東芝エンジニアリング株式会社
Priority date: 1989-10-12
Filing date: 1989-10-12
Publication date: 1995-09-20
Anticipated expiration: 2004-10-12
Also published as: JPH0358025U

Description

【考案の詳細な説明】［考案の目的］（産業上の利用分野）本考案は、オペアンプを使用した絶縁アンプの誤出力防
止回路に関する。

（従来の技術）従来、シーケンスコントローラなどのアナログ入力信号
変換用としてオペアンプを使用した絶縁アンプが多く用
いられている。

従来、このような絶縁アンプとして、第３図に示すよう
に構成したものがある。１は絶縁アンプの増幅部で、こ
の増幅部１の入力端子t1、t2に入力信号電圧Eiが与えら
れる。入力端子t1、t2は、入力端子t1をゲイン設定抵抗
（R2）２を介してオペアンプ３の（−）入力端に接続
し、入力端子t2を接地している。オペアンプ３は（＋）
入力端を接地し、（−）入力端と出力端の間にゲイン設
定抵抗（R3）４と位相補償用コンデンサ５の並列回路を
接続している。そして、オペアンプ３の出力端を出力端
子t3、t4のうちの出力端子t3に接続している。この出力
端子t3、t4は負荷６に対して出力信号電圧Eoを出力する
ようになっている。また、出力端子t4は接地されてい
る。一方、７は絶縁アンプ駆動用電源部で、この電源部
７はDC/DCコンバータ８を有し、外部直流電源Ｐ、Ｎを
オペアンプ用直流電源＋Vcc、０、−Vcc（一般には、＋
15V、０、−15V）に変換し、これをオペアンプ３に供給
するようにしている。

しかして、このような絶縁アンプは、種々の電気信号
が、図示しない変換部を介して直流信号に変換され、入
力信号電圧Eiとして入力端子t1、t2に与えられる。する
と、この入力信号電圧Eiは、ゲイン抵抗２、４により、 E0＝−R3/R2・Ei の関係で増幅され、出力信号電圧Eoとして負荷６に対し
て出力されるようになる。この場合、オペアンプ３の駆
動用として供給される直流電源＋Vcc、−Vccは、絶縁ア
ンプ駆動用電源部７のDC/DCコンバータ８より供給され
ている。

（考案が解決しようとする課題）ところで、このような絶縁アンプによると、使用の途中
で入力信号電圧Eiが0Vになると、出力信号電圧Eoも直ち
に0Vになる（第４図T1点）。ところが、この状態で、仮
に、絶縁アンプ駆動用電源部７において外部直流電源
Ｐ、Ｎがオフ動作されたような場合、位相補償用コンデ
ンサ５に蓄えられていた電荷が放電し、放電電流Icとし
て負荷６側に流出することがある。つまり、出力信号電
圧Eoが0Vであるべき時に、一時的にせよ誤出力を発生す
ることがあり（第４図T2点）、この結果、この誤出力
が、後段の図示しない制御系や計測回路に送られ、これ
らを誤動作させるおそれがあった。

本考案は、上記事情に鑑みてなされたもので、オペアン
プ駆動用電源のオフ動作により発生する誤出力を確実に
防止できる絶縁アンプの誤出力防止回路を提供すること
を目的とする。

［考案の構成］（課題を解決するための手段）本考案は、ゲイン設定抵抗および位相補償用コンデンサ
が接続されるとともに、駆動用直流電源が接続されたオ
ペアンプを有する絶縁アンプにおいて、上記オペアンプ
の出力端子に、上記オペアンプの駆動用直流電源がゲー
ト電圧として与えられ該ゲート電圧が有るときはオフ状
態となるとともにゲート電圧が無いときはオン状態とな
る電解効果トランジスタを接続し、駆動用直流電源のオ
フにともなう上記位相補償用コンデンサの放電電流を電
解効果トランジスタを介してバイパスさせるようになっ
ている。

（作用）この結果、駆動用直流電源のオフ動作の際に、位相補償
用コンデンサの放電が原因で一時的に発生していた出力
を解消することができるようになり、絶縁アンプの誤出
力防止を確実に実現できることになる。

（実施例）以下、本考案の一実施例を図面にしたがい説明する。

第１図は、同実施例の回路構成で、第３図と同一部分に
は同符号を付して示している。この場合、オペアンプ３
の出力端側の出力端子t3、t4の間にデプレッション形FE
T（電解効果トランジスタ）９を接続している。この場
合、FET9は、ドレインを出力端子t3に、ソースを出力端
子t4に接続している。そして、ゲートにゲート電圧調整
抵抗10を介して絶縁アンプ駆動用電源部７のDC/DCコン
バータ８より直流電源−Vccが供給されている。ここ
で、デプレッション形FET9のドレイン電流ID−ゲート・
ソース電圧VGS特性は、第２図に示すようになってい
る。つまり、ゲート・ソース間に逆バイアス電圧VGSを
印加するとともに、この逆バイアス電圧VGSを上げてい
くと、ドレイン電流IDは減少していき、VGS＝VGS0で、
ドレイン電流IDは０になる。したがって、この実施例で
は、第１図に示すＡ点に直流電源−Vccが印加されると
ともに、この直流電源−Vccが印加された時に、VGS＝VG
S0の関係が成立するようにゲート電圧調整抵抗10を設定
するものとする。

その他は、第３図と同様であり、ここでの説明は省略す
る。

しかして、このような絶縁アンプは、電気信号が図示し
ない変換部を介して入力信号電圧Eiが入力端子t1、t2に
与えられると、ゲイン抵抗２、４により上述した式に基
づいて増幅され、出力信号電圧Eoとして出力される。こ
の場合、オペアンプ３に供給される直流電源＋Vcc、−V
ccは、絶縁アンプ駆動用電源部７のDC/DCコンバータ８
より供給されている。また、この場合、デプレッション
形FET9のゲートに対して直流電源−Vccが印加される
が、VGS＝VGS0の関係からFET9はオフ状態になってお
り、出力信号電圧Eoは、そのまま負荷６に供給されるこ
とになる。

ところで、このような状態から入力信号電圧Eiが0Vにな
った時点で、絶縁アンプ駆動用電源部７の外部直流電源
Ｐ、Ｎがオフ動作されると、位相補償用コンデンサ５に
蓄えられていた電荷が放電し、放電電流Icとして発生さ
れる。この場合、外部直流電源Ｐ、Ｎのオフ動作により
直流電源−Vccが０になるので、FET9は直ちにオン状態
となり、放電電流Icを速やかにバイパスされるようにな
る。これにより、放電電流Icが誤出力として負荷６側に
送られるのを防止することができ、図示しない制御系や
計測回路を誤動作させるおそれを確実に回避できるよう
になる。

［考案の効果］本考案によれば、ゲイン設定抵抗および位相補償用コン
デンサが接続されるとともに、駆動用直流電源が接続さ
れたオペアンプを有する絶縁アンプにおいて、上記オペ
アンプの出力端子に、上記オペアンプの駆動用直流電源
がゲート電圧として与えられ該ゲート電圧が有るときは
オフ状態となるとともにゲート電圧が無いときはオン状
態となる電解効果トランジスタを接続し、駆動用直流電
源のオフにともなう上記位相補償用コンデンサの放電電
流を上記電解効果トランジスタを介してバイパスさせる
ようにしたので、駆動用直流電源のオフ動作の際に、位
相補償用コンデンサの放電が原因して一時的に発生して
いた出力を解消することができるようになり、絶縁アン
プの誤出力防止を実現でき、制御系や計測回路を誤動作
させるおそれを確実に回避できるようになる。

【図面の簡単な説明】

第１図は、本考案の一実施例を示す回路構成図、第２図
は、同実施例に用いられるデプレッション形FETの特性
を説明するための図、第３図は、従来の絶縁アンプの一
例を示す回路構成図、第４図は、同回路の動作を説明す
るための図である。１……増幅部、２、４……ゲイン設定用抵抗、３……オ
ペアンプ、５……位相補償用コンデンサ、６……負荷、
７……絶縁アンプ駆動用電源部、８……DC/DCコンバー
タ、９……FET、10……ゲート電圧調整抵抗。

Claims

【実用新案登録請求の範囲】

【請求項１】ゲイン設定抵抗および位相補償用コンデン
サが接続されるとともに駆動用直流電源が接続されたオ
ペアンプを有する絶縁アンプにおいて、上記オペアンプ
の出力端子に接続され且つ上記オペアンプの駆動用直流
電源がゲート電圧として与えられ該ゲート電圧が有ると
きはオフ状態となるとともにゲート電圧が無いときはオ
ン状態となる電解効果トランジスタを具備し、上記駆動
用直流電源のオフにともなう上記位相補償用コンデンサ
の放電電流を上記電解効果トランジスタを介してバイパ
スさせるようにしたことを特徴とする絶縁アンプの誤出
力防止回路。