JP2003504907A - 第1の増幅器と第2の増幅器とを備え、どの場合も、2つの増幅器のうち、1つの増幅器だけを最大に増幅するようになされている構成 - Google Patents
第1の増幅器と第2の増幅器とを備え、どの場合も、2つの増幅器のうち、1つの増幅器だけを最大に増幅するようになされている構成Info
- Publication number
- JP2003504907A JP2003504907A JP2001508590A JP2001508590A JP2003504907A JP 2003504907 A JP2003504907 A JP 2003504907A JP 2001508590 A JP2001508590 A JP 2001508590A JP 2001508590 A JP2001508590 A JP 2001508590A JP 2003504907 A JP2003504907 A JP 2003504907A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- transistor
- amplified
- terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
- H03F1/526—Circuit arrangements for protecting such amplifiers protecting by using redundant amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
(または、その逆)を、多少なりとも、複雑な切り替え装置によって行っている
。また、そのような切り替え装置には、相対的に複雑な構造を有しており、その
上に、少なくとも1つの追加の(制御)端子を必要とするものもある。このため
、特に、集積回路とする場合や、または、小型ケースに構成を収容する場合には
、不都合になる可能性がある。特に、必要となるチップ領域とRF特性に対して
、結果として、悪影響を及ぼす可能性がある。
、RF信号のスイッチング装置が示されている。この装置では、バイポーラ増幅
トランジスタが、それぞれのコレクタにて1つの出力部につながれており、それ
ぞれのベースにて個々のRF信号により動作される。また、これらトランジスタ
間の切り替えを目的として、制御装置が備えられており、この制御装置は、その
入力部に供給される制御信号に従って、出力側で、それぞれのスイッチング信号
を発生する。これらの信号は、上記の増幅トランジスタに割り当てられ、かつ、
それぞれのベース端子で結合される。
えを行えるような方法によって、請求項1の内容による構成を発展させるという
目的に基づくものである。
れる。そして、一方の増幅器の信号入力部に接続されるスイッチング素子を、他
方の増幅器の信号入力部に存在する信号により、切り替えられる。
号とのどんな相互作用も示さない、ただそれら条件であると考えるとすると、す
なわち、例えば、上記第1の増幅器の入力端子にて確立されたDC電圧であり、
増幅される信号がRF信号とすると、増幅器間の切り替えは、第1の増幅器の入
力端子を介して制御することができる。そのような切り替えは、上記増幅器の機
能および動作モードによって、極端に簡単に、かつ、この簡単さにより正確に実
現され、少しの問題もなく、かつ、少しの影響もなく、または、いずれにせよあ
きらかな影響なしに、達成され得る。
できる。
に説明される。
利点は、この場合においては特に大きい。しかしながら、構成はこれに制限され
ない。
も、2つの増幅器のうち、ただ1つの増幅器が増幅するように設定されている。
1と第2のトランジスタT2とから形成される。これらのトランジスタは、この
実施例(betrachteten)においては、2つのゲートのMOSFETsである。
のトランジスタもしくは部材を含む装置によって形成することも可能である。
1のゲート端子G1、および、第2のゲート端子G2を有し、上記第1のゲート
端子G1は、どの場合も、増幅される信号を入力するためのものであり、上記第
2のゲート端子G2は、ゲインを調整するためのものである。
、および0を有している。これらの端子のうち、 ・上記端子E1は、上記第1のトランジスタT1によって増幅されることになる
信号を入力すること、および、上記トランジスタT1およびT2間の切り替えを
制御するためのものであり、 ・上記端子E2は、上記第2のトランジスタT2によって増幅されることになる
信号を入力するためのものであり、 ・上記端子A1は、特に上記第1のトランジスタT1のドレイン端子に加えられ
る供給電圧を入力する、および、上記第1のトランジスタT1によって増幅され
る信号を出力するためのものであり、 ・上記端子A2は、特に上記第2のトランジスタT2のドレイン端子に加えられ
る供給電圧を入力する、および、上記第2トランジスタT2よって増幅される信
号を出力するためのものであり、 ・上記端子G2は、上記トランジスタT1およびT2の第2のゲート端子G2に
加えられる制御電圧を入力するためのものであり、かつ、ゲインの設定をするた
めのものであり、 そして、 ・上記端子0は、特に上記トランジスタT1およびT2のソース端子Sに加えら
れる接地電位を入力するためのものである。
2、および、S1と、抵抗RH1、RH2、RE1a、RE1b、RE2a、および、RE2bと
は、とりわけ(排他的ではないが)上記トランジスタT1およびT2を、 ・適当な動作基点の設定を通じて、関連するトランジスタの第1のゲート端子G
1に加えられる信号が増幅される(され得る)状態に、または、 ・適当な動作基点の調整を通じて、関連するトランジスタの第1のゲート端子G
1に加えられる信号が増幅されない(され得ない)状態に、 するためのものである。
は、DC電圧が上記トランジスタT1およびT2の第1のゲート端子G1に加え
られ、上記DC電圧のレベルは可変であるという事実によって実現される。
ト端子にDC電圧を使用することにより、適切なトランジスタの動作基点は、調
整可能であり、または、可変であるという事実は周知であり、かつ、これ以上の
説明を必要としない。
hteten)においては、無線周波数の信号である。しかしながら、ここで、これは
、必ずしもこの事例である必要がない。
に入力される。上記信号は、存在するかもしれない直流電流成分を取り除くため
に、上記端子E1およびE2の上流で接続されるコンデンサ(図示しない)を介
して導かれる。
T1における第1のゲート端子G1に供給される。これらの信号が上記トランジ
スタT1により最大に増幅されるためには、所定のDC電圧を上記第1のゲート
端子G1に加えることによって、上記トランジスタT1を、適当な動作基点にセ
ットしなければならない。本実施例(betrachteten)においては、この目的に必
要とされるDC電圧(例えば、1.5V)は、上記抵抗RH1、RE1a、および、
RE1b、並びに、トランジスタH1を用いた適切な構成内で、内的に、上記第1
のトランジスタT1のドレイン端子Dに加えられる供給電圧から生成され、上記
トランジスタT1の第1のゲート端子G1に供給される。
例えば、上記1.5V)から外れるのであれば、上記トランジスタT1は、第1
に、もはや上記トランジスタT1に供給されるRF信号を最大に増幅しないだけ
でなく、最後には(例えば、DC電圧が0.5V以下となった場合)、もはや上
記RF信号をまったく増幅しない。
タT2における第1のゲート端子G1に供給される。これらの信号が上記トラン
ジスタT2により最大に増幅されるためには、所定のDC電圧を上記第1のゲー
ト端子G1に適用することにより、上記トランジスタT2を、また、適切な動作
基点にセットしなければならない。本実施例(betrachteten)においては、この
目的に必要とされるDC電圧(例えば、1.5V)は、上記抵抗RH2、RE2a、
および、RE2b、並びに、トランジスタH2を用いた適切な構成内で、内的に、
上記第2のトランジスタT2のドレイン端子Dに加えられる供給電圧から生成さ
れ、上記トランジスタT2の第1のゲート端子G1に供給される。
例えば、上記1.5V)から外れるのであれば、上記トランジスタT2は、第1
に、もはや上記トランジスタT2に供給されるRF信号を最大に増幅しないだけ
でなく、最後には(例えば、DC電圧が0.5V以下となった場合)、もはや上
記RF信号をまったく増幅しない。
スタS1によって、上記トランジスタT1またはトランジスタT2のどちらか一
方だけが、そこへ供給される信号を増幅することが確実となる。これは、 ・上記第1のトランジスタT1が上記端子E1を介して入力される信号を増幅す
ることを可能とするDC電圧が、上記第1のトランジスタT1における第1のゲ
ート端子G1で存在するとき、上記第2のトランジスタT2における第1のゲー
ト端子G1でのDC電圧は、上記端子E2を介して入力される信号を増幅できな
いという結果を有する値となり、または、 ・上記第1のトランジスタT1における第1のゲート端子G1でのDC電圧は、
それが上記端子E1を介して入力される信号を増幅できない結果を有する値にな
るとき、上記第2のトランジスタT2における第1のゲート端子G1でのDC電
圧は、上記第2のトランジスタT2が上記端子E2を介して入力される信号を増
幅できる値のままとなる、 という事実により達成される。
ある。上記制御経路は、そのドレイン−ソース間の経路であり、上記制御経路の
スイッチング状態を制御する上記制御端子は、上記トランジスタS1のゲート端
子である。上記トランジスタS1のゲート端子Gは、上述した動作方法が実現さ
れることにより、抵抗RE1aおよびRS1を介して、上記第1のトランジスタT1
における第1のゲート端子G1に接続される。結果として、上記第1のトランジ
スタT1における第1のゲート端子G1でのDC電圧は、上記トランジスタS1
のゲート端子にも存在する。これは、上記端子E1を介して入力されるRF信号
には適用されない。つまり、この信号は、上記抵抗RE1aおよびRS1を通過する
ことができない。上記トランジスタS1のドレイン端子は、上記抵抗RE2aを介
して、増幅トランジスタT2のゲート端子G1に接続されている。上記トランジ
スタS1のソース端子は、基準接地電位端子0に接続されている。上記トランジ
スタS1におけるドレイン−ソース間の経路のスイッチング状態を制御できる上
記制御端子は、抵抗RS1を介して、かつ、抵抗RE1aをも介して、増幅トランジ
スタT1のゲート端子G1に接続される。
1の第1のゲート端子G1で確立されるべきDC電圧により、オン状態にされ、 ・上記トランジスタが、もはや上記端子E1を介して入力される信号を増幅しな
いDC電圧により、オフ状態にされる、 といった方法で構成される。
ンジスタT2における第1のゲート端子G1は、上記抵抗RE2aとトランジスタ
S1とを介して、上記接地端子0に接続される。結果として、上記第2のトラン
ジスタT2における第1のゲート端子で確立されたDC電圧は、上記端子E2を
介して入力される信号が上記トランジスタT2により増幅されない(増幅され得
ない)という結果を有する値にまで下がる。
ンジスタT2における第1のゲート端子G1において、上記端子A2を介して入
力される供給電圧から生じるDC電圧は、その値をもとのままに保ち、その結果
、上記トランジスタT2は、上記端子E2を介して入力される信号を増幅できる
。
もはや上記第1のトランジスタT1が上記端子E1を介して入力される信号を増
幅しない(もはや、対応する動作基点調整のために上述した信号を増幅できない
)という結果を有する値にまでなるために、上記端子E1は、スイッチを介して
、または、その他の望ましい方法にて、直流電流端子における接地電位に引き寄
せられる。結果として、上記第1のトランジスタT1における第1のゲート端子
G1で確立されたDC電圧は、上記端子E1を介して入力される信号が、上記ト
ランジスタT1によって増幅されなく(増幅され得なく)、かつ、上記トランジ
スタS2が停止する(sperrt)、という結果を有する値まで下がる。
1およびT2のうち、常に1つのトランジスタが、入力信号を増幅する状態にあ
る、という状況を実現することができる。
経費で実現できる。同時に、上記増幅器は、どんな方法においても一切妨害され
ない。
および、増幅された信号の出力)は、いかなる問題も引き起こさないということ
を注目すべきである。上記供給電圧は、その上流側で接続されたコイル(図示し
ない)を介して、上記端子A1およびA2に供給されるDC電圧である。それに
対して、上記増幅された信号は、上記端子A1およびA2とその上流側で接続さ
れたコイルとの間にて電圧がタップで下げられ(abgegriffen)、かつ、(好ま
しくは、コンデンサを介して)接続されるRF信号である。上記供給電圧と増幅
された信号とは、お互いに影響を及ぼすことはなく、どんな問題もなく、互いに
分離されている。
現するための唯一の可能性を表すものではない。これは、当然明白であり、例に
よる立証を必要としない。
と、上記トランジスタT1およびT2が増幅される信号を増幅できない値を有し
ているかもしれなく、および/もしくは、上記トランジスタT1およびT2が増
幅される信号を増幅できるために、上記トランジスタT1およびT2の第1のゲ
ート端子に加えられなければならないDC電圧は、また、上記端子E1を介して
入力され、または、上記トランジスタS1または幾つかの他の方法により生成さ
れ、および/または、相当するゲート端子を通じて切り替えられ、 ・上記第2のトランジスタの動作に決定的に重要となるべき、上記第1のトラン
ジスタにおける第1のゲート端子で確立されるDC電圧のレベルは、欠くことの
できないものではなく、むしろ、加えて、または、代わりとして、他の条件(例
えば、上記第1のトランジスタT1における第1のゲート端子での電圧に関する
時間推移および/または周波数)を考慮することも可能であり、 ・上記抵抗RH1およびRH2と、トランジスタH1およびH2との代わりに、電流
を印加する他の方法の使用も可能であり(電流の鏡映(Stromspiegelung)は、
上記抵抗RH1およびRH2の下流に接続された上記トランジスタH1およびH2で
なされる)、および、 ・上記抵抗RE1a≪(RE1b+RH1)を満たすならば、上記抵抗RE1a、RE2a、お
よび、RS1は、値が0Ωと仮定することもできる、 ということを注目すべきである。
を介して入力される電圧または信号に依存して(例えば、上記端子G2を介して
入力される電圧に依存して)、および/または、内部の信号に依存して、および
/または、内部および/または外部の信号の論理結合に依存して、上記トランジ
スタT1およびT2のゲート端子のDC電圧が変えられるようになされている。
え(この場合においては、上記トランジスタT1およびT2によって形づくられ
る)が、最小の経費により、かつ、これらの増幅器を妨害することなく、達成さ
れ得る。
幅器のうち、1つの増幅器だけを最大に増幅するようになされている構成
のうち、1つの増幅器だけが増幅するようになされている装置に関するものであ
る。
(または、その逆)を、多少なりとも、複雑な切り替え装置によって行っている
。また、そのような切り替え装置には、相対的に複雑な構造を有しており、その
上に、少なくとも1つの追加の(制御)端子を必要とするものもある。このため
、特に、集積回路とする場合や、または、小型ケースに構成を収容する場合には
、不都合になる可能性がある。特に、必要となるチップ領域とRF特性に対して
、結果として、悪影響を及ぼす可能性がある。
、RF信号のスイッチング装置が示されている。この装置では、バイポーラ増幅
トランジスタが、それぞれのコレクタにて1つの出力部につながれており、それ
ぞれのベースにて個々のRF信号により動作される。また、これらトランジスタ
間の切り替えを目的として、制御装置が備えられており、この制御装置は、その
入力部に供給される制御信号に従って、出力側で、それぞれのスイッチング信号
を発生する。これらの信号は、上記の増幅トランジスタに割り当てられ、かつ、
それぞれのベース端子で結合される。
えを行えるような方法によって、導入部で述べた種類の構成を発展させるという
目的に基づくものである。
。
よって動作される。そして、一方の増幅器の信号入力部に接続されるスイッチン
グ素子を、他方の増幅器の信号入力部に存在する信号により、切り替えられる。
号とのどんな相互作用も示さない、ただそれら条件であると考えるとすると、す
なわち、例えば、上記第1の増幅器の入力端子にて確立されたDC電圧であり、
増幅される信号がRF信号とすると、増幅器間の切り替えは、第1の増幅器の入
力端子を介して制御することができる。そのような切り替えは、上記増幅器の機
能および動作モードによって、極端に簡単に、かつ、この簡単さにより正確に実
現され、少しの問題もなく、かつ、少しの影響もなく、または、いずれにせよあ
きらかな影響なしに、達成され得る。
できる。
に説明される。
利点は、この場合においては特に大きい。しかしながら、構成はこれに制限され
ない。
も、2つの増幅器のうち、ただ1つの増幅器が増幅するように設定されている。
1と第2のトランジスタT2とから形成される。これらのトランジスタは、この
実施例(betrachteten)においては、2つのゲートのMOSFETsである。
のトランジスタもしくは部材を含む装置によって形成することも可能である。
1のゲート端子G1、および、第2のゲート端子G2を有し、上記第1のゲート
端子G1は、どの場合も、増幅される信号を入力するためのものであり、上記第
2のゲート端子G2は、ゲインを調整するためのものである。
、および0を有している。これらの端子のうち、 ・上記端子E1は、上記第1のトランジスタT1によって増幅されることになる
信号を入力すること、および、上記トランジスタT1およびT2間の切り替えを
制御するためのものであり、 ・上記端子E2は、上記第2のトランジスタT2によって増幅されることになる
信号を入力するためのものであり、 ・上記端子A1は、特に上記第1のトランジスタT1のドレイン端子に加えられ
る供給電圧を入力する、および、上記第1のトランジスタT1によって増幅され
る信号を出力するためのものであり、 ・上記端子A2は、特に上記第2のトランジスタT2のドレイン端子に加えられ
る供給電圧を入力する、および、上記第2トランジスタT2よって増幅される信
号を出力するためのものであり、 ・上記端子G2は、上記トランジスタT1およびT2の第2のゲート端子G2に
加えられる制御電圧を入力するためのものであり、かつ、ゲインの設定をするた
めのものであり、 そして、 ・上記端子0は、特に上記トランジスタT1およびT2のソース端子Sに加えら
れる接地電位を入力するためのものである。
2、および、S1と、抵抗RH1、RH2、RE1a、RE1b、RE2a、および、RE2bと
は、とりわけ(排他的ではないが)上記トランジスタT1およびT2を、 ・適当な動作基点の設定を通じて、関連するトランジスタの第1のゲート端子G
1に加えられる信号が増幅される(され得る)状態に、または、 ・適当な動作基点の調整を通じて、関連するトランジスタの第1のゲート端子G
1に加えられる信号が増幅されない(され得ない)状態に、 するためのものである。
は、DC電圧が上記トランジスタT1およびT2の第1のゲート端子G1に加え
られ、上記DC電圧のレベルは可変であるという事実によって実現される。
ト端子にDC電圧を使用することにより、適切なトランジスタの動作基点は、調
整可能であり、または、可変であるという事実は周知であり、かつ、これ以上の
説明を必要としない。
hteten)においては、無線周波数の信号である。しかしながら、ここで、これは
、必ずしもこの事例である必要がない。
に入力される。上記信号は、存在するかもしれない直流電流成分を取り除くため
に、上記端子E1およびE2の上流で接続されるコンデンサ(図示しない)を介
して導かれる。
T1における第1のゲート端子G1に供給される。これらの信号が上記トランジ
スタT1により最大に増幅されるためには、所定のDC電圧を上記第1のゲート
端子G1に加えることによって、上記トランジスタT1を、適当な動作基点にセ
ットしなければならない。本実施例(betrachteten)においては、この目的に必
要とされるDC電圧(例えば、1.5V)は、上記抵抗RH1、RE1a、および、
RE1b、並びに、トランジスタH1を用いた適切な構成内で、内的に、上記第1
のトランジスタT1のドレイン端子Dに加えられる供給電圧から生成され、上記
トランジスタT1の第1のゲート端子G1に供給される。
例えば、上記1.5V)から外れるのであれば、上記トランジスタT1は、第1
に、もはや上記トランジスタT1に供給されるRF信号を最大に増幅しないだけ
でなく、最後には(例えば、DC電圧が0.5V以下となった場合)、もはや上
記RF信号をまったく増幅しない。
タT2における第1のゲート端子G1に供給される。これらの信号が上記トラン
ジスタT2により最大に増幅されるためには、所定のDC電圧を上記第1のゲー
ト端子G1に適用することにより、上記トランジスタT2を、また、適切な動作
基点にセットしなければならない。本実施例(betrachteten)においては、この
目的に必要とされるDC電圧(例えば、1.5V)は、上記抵抗RH2、RE2a、
および、RE2b、並びに、トランジスタH2を用いた適切な構成内で、内的に、
上記第2のトランジスタT2のドレイン端子Dに加えられる供給電圧から生成さ
れ、上記トランジスタT2の第1のゲート端子G1に供給される。
例えば、上記1.5V)から外れるのであれば、上記トランジスタT2は、第1
に、もはや上記トランジスタT2に供給されるRF信号を最大に増幅しないだけ
でなく、最後には(例えば、DC電圧が0.5V以下となった場合)、もはや上
記RF信号をまったく増幅しない。
スタS1によって、上記トランジスタT1またはトランジスタT2のどちらか一
方だけが、そこへ供給される信号を増幅することが確実となる。これは、 ・上記第1のトランジスタT1が上記端子E1を介して入力される信号を増幅す
ることを可能とするDC電圧が、上記第1のトランジスタT1における第1のゲ
ート端子G1で存在するとき、上記第2のトランジスタT2における第1のゲー
ト端子G1でのDC電圧は、上記端子E2を介して入力される信号を増幅できな
いという結果を有する値となり、または、 ・上記第1のトランジスタT1における第1のゲート端子G1でのDC電圧は、
それが上記端子E1を介して入力される信号を増幅できない結果を有する値にな
るとき、上記第2のトランジスタT2における第1のゲート端子G1でのDC電
圧は、上記第2のトランジスタT2が上記端子E2を介して入力される信号を増
幅できる値のままとなる、 という事実により達成される。
ある。上記制御経路は、そのドレイン−ソース間の経路であり、上記制御経路の
スイッチング状態を制御する上記制御端子は、上記トランジスタS1のゲート端
子である。上記トランジスタS1のゲート端子Gは、上述した動作方法が実現さ
れることにより、抵抗RE1aおよびRS1を介して、上記第1のトランジスタT1
における第1のゲート端子G1に接続される。結果として、上記第1のトランジ
スタT1における第1のゲート端子G1でのDC電圧は、上記トランジスタS1
のゲート端子にも存在する。これは、上記端子E1を介して入力されるRF信号
には適用されない。つまり、この信号は、上記抵抗RE1aおよびRS1を通過する
ことができない。上記トランジスタS1のドレイン端子は、上記抵抗RE2aを介
して、増幅トランジスタT2のゲート端子G1に接続されている。上記トランジ
スタS1のソース端子は、基準接地電位端子0に接続されている。上記トランジ
スタS1におけるドレイン−ソース間の経路のスイッチング状態を制御できる上
記制御端子は、抵抗RS1を介して、かつ、抵抗RE1aをも介して、増幅トランジ
スタT1のゲート端子G1に接続される。
1の第1のゲート端子G1で確立されるべきDC電圧により、オン状態にされ、 ・上記トランジスタが、もはや上記端子E1を介して入力される信号を増幅しな
いDC電圧により、オフ状態にされる、 といった方法で構成される。
ンジスタT2における第1のゲート端子G1は、上記抵抗RE2aとトランジスタ
S1とを介して、上記接地端子0に接続される。結果として、上記第2のトラン
ジスタT2における第1のゲート端子で確立されたDC電圧は、上記端子E2を
介して入力される信号が上記トランジスタT2により増幅されない(増幅され得
ない)という結果を有する値にまで下がる。
ンジスタT2における第1のゲート端子G1において、上記端子A2を介して入
力される供給電圧から生じるDC電圧は、その値をもとのままに保ち、その結果
、上記トランジスタT2は、上記端子E2を介して入力される信号を増幅できる
。
もはや上記第1のトランジスタT1が上記端子E1を介して入力される信号を増
幅しない(もはや、対応する動作基点調整のために上述した信号を増幅できない
)という結果を有する値にまでなるために、上記端子E1は、スイッチを介して
、または、その他の望ましい方法にて、直流電流端子における接地電位に引き寄
せられる。結果として、上記第1のトランジスタT1における第1のゲート端子
G1で確立されたDC電圧は、上記端子E1を介して入力される信号が、上記ト
ランジスタT1によって増幅されなく(増幅され得なく)、かつ、上記トランジ
スタS2が停止する(sperrt)、という結果を有する値まで下がる。
1およびT2のうち、常に1つのトランジスタが、入力信号を増幅する状態にあ
る、という状況を実現することができる。
経費で実現できる。同時に、上記増幅器は、どんな方法においても一切妨害され
ない。
および、増幅された信号の出力)は、いかなる問題も引き起こさないということ
を注目すべきである。上記供給電圧は、その上流側で接続されたコイル(図示し
ない)を介して、上記端子A1およびA2に供給されるDC電圧である。それに
対して、上記増幅された信号は、上記端子A1およびA2とその上流側で接続さ
れたコイルとの間にて電圧がタップで下げられ(abgegriffen)、かつ、(好ま
しくは、コンデンサを介して)接続されるRF信号である。上記供給電圧と増幅
された信号とは、お互いに影響を及ぼすことはなく、どんな問題もなく、互いに
分離されている。
現するための唯一の可能性を表すものではない。これは、当然明白であり、例に
よる立証を必要としない。
と、上記トランジスタT1およびT2が増幅される信号を増幅できない値を有し
ているかもしれなく、および/もしくは、上記トランジスタT1およびT2が増
幅される信号を増幅できるために、上記トランジスタT1およびT2の第1のゲ
ート端子に加えられなければならないDC電圧は、また、上記端子E1を介して
入力され、または、上記トランジスタS1または幾つかの他の方法により生成さ
れ、および/または、相当するゲート端子を通じて切り替えられ、 ・上記第2のトランジスタの動作に決定的に重要となるべき、上記第1のトラン
ジスタにおける第1のゲート端子で確立されるDC電圧のレベルは、欠くことの
できないものではなく、むしろ、加えて、または、代わりとして、他の条件(例
えば、上記第1のトランジスタT1における第1のゲート端子での電圧に関する
時間推移および/または周波数)を考慮することも可能であり、 ・上記抵抗RH1およびRH2と、トランジスタH1およびH2との代わりに、電流
を印加する他の方法の使用も可能であり(電流の鏡映(Stromspiegelung)は、
上記抵抗RH1およびRH2の下流に接続された上記トランジスタH1およびH2で
なされる)、および、 ・上記抵抗RE1a≪(RE1b+RH1)を満たすならば、上記抵抗RE1a、RE2a、お
よび、RS1は、値が0Ωと仮定することもできる、 ということを注目すべきである。
を介して入力される電圧または信号に依存して(例えば、上記端子G2を介して
入力される電圧に依存して)、および/または、内部の信号に依存して、および
/または、内部および/または外部の信号の論理結合に依存して、上記トランジ
スタT1およびT2のゲート端子のDC電圧が変えられるようになされている。
え(この場合においては、上記トランジスタT1およびT2によって形づくられ
る)が、最小の経費により、かつ、これらの増幅器を妨害することなく、達成さ
れ得る。
Claims (10)
- 【請求項1】 増幅される信号用の端子(G1、E1)を有する第1の増幅器(T1)と、増
幅される信号用の端子(G1、E2)を有する第2の増幅器(T2)とを備え、
どの場合も、これらのうちの1つの増幅器だけを最大に増幅する構成であって、 スイッチング素子(S1)を備え、その切り替え経路は、上記増幅器の1つの
増幅器(T2)における増幅される信号用の端子の1つの端子(G1、E1)に
接続され、上記スイッチング素子(S1)の切り替え経路は、他の増幅器(T1
)の増幅される信号用の端子(G1、E1)での信号によって制御されることを
特徴とする構成。 - 【請求項2】 上記第2の増幅器(T2)が動作されるための条件は、上記第1の増幅器(T
1)の入力端子(G1)で確立された電圧のレベルあるいは推移(Verlauf)で
あることを特徴とする請求項1記載の構成。 - 【請求項3】 上記増幅器(T1、T2)によって増幅される信号は、アナログのAC電圧で
あり、かつ、上記第2の増幅器(T2)が動作されるための条件は、上記第1の
増幅器(T1)の入力端子(G1)で確立されたDC電圧のレベルにあることを
特徴とする請求項1又は2に記載の構成。 - 【請求項4】 上記第2の増幅器(T2)の入力端子(G1)で確立されたDC電圧は、上記
第1の増幅器(T1)の入力端子(G1)で確立されたDC電圧により変化する
ことを特徴とする請求項3記載の構成。 - 【請求項5】 上記DC電圧は、上記構成内で発生させられ、かつ、上記増幅器(T1、T2
)の入力端子(G1)に加えられることを特徴とする請求項1〜4のいずれか1
項に記載の構成。 - 【請求項6】 内部で発生させられ、かつ、上記増幅器(T1、T2)の入力端子(G1)に
加えられるDC電圧は、増幅されるべき信号を上記増幅器(T1、T2)によっ
て増幅できるような値を有することを特徴とする請求項5記載の構成。 - 【請求項7】 上記第1の増幅器(T1)の入力端子(G1)で確立されたDC電圧が、上記
第1の増幅器(T1)により増幅されるべき信号が増幅され得る値を有するとき
、上記第2の増幅器(T2)の入力端子(G1)で確立されたDC電圧は、増幅
されるべき信号を上記第2の増幅器(T2)によっては増幅できない値のままと
なる、もしくは、そのような値となることを特徴とする請求項3〜6の何れか1
項に記載の構成。 - 【請求項8】 上記第1の増幅器(T1)の入力端子(G1)で確立されたDC電圧が、上記
第1の増幅器(T1)が増幅される信号を増幅できない値を有するとき、上記第
2の増幅器(T2)の入力端子(G1)で確立されたDC電圧は、増幅されるべ
き信号を上記第2の増幅器(T2)によって増幅できる値のまま、もしくは、そ
のような値となることを特徴とする請求項3〜7の何れか1項に記載の構成。 - 【請求項9】 上記第1の増幅器(T1)の入力端子(G1)で確立されたDC電圧は、上記
第1の増幅器(T1)により増幅されるべき信号を上記構成に供給するための上
記端子(E1)を介して、調整可能、あるいは、可変であることを特徴とする請
求項3〜8の何れか1項に記載の構成。 - 【請求項10】 上記第1および第2の増幅器(T1、T2)は、第1および第2のトランジス
タであり、かつ、上記第2のトランジスタが動作されるための条件は、上記第1
のトランジスタのゲート端子で確立された電圧のレベルあるいは推移(Verlauf
)であることを特徴とする請求項1〜9の何れか1項に記載の構成。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19930118.2 | 1999-06-30 | ||
DE19930118 | 1999-06-30 | ||
PCT/DE2000/002130 WO2001003291A1 (de) | 1999-06-30 | 2000-06-30 | Anordnung mit einem ersten verstärker und einem zweiten verstärker, von welchen jeweils nur maximal einer verstärken soll |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003504907A true JP2003504907A (ja) | 2003-02-04 |
JP3495360B2 JP3495360B2 (ja) | 2004-02-09 |
Family
ID=7913156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001508590A Expired - Lifetime JP3495360B2 (ja) | 1999-06-30 | 2000-06-30 | 第1の増幅器と第2の増幅器とを備え、どの場合も、2つの増幅器のうち、1つの増幅器だけを最大に増幅するようになされている構成 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6714068B2 (ja) |
EP (1) | EP1198880B1 (ja) |
JP (1) | JP3495360B2 (ja) |
DE (1) | DE50015752D1 (ja) |
WO (1) | WO2001003291A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1265360B2 (en) † | 2001-06-08 | 2012-08-15 | Alps Electric Co., Ltd. | Integrated television tuner with a band switching circuit |
GB2429590A (en) | 2005-08-23 | 2007-02-28 | Zarlink Semiconductor Ltd | Variable delay circuit |
US20140063882A1 (en) * | 2012-08-30 | 2014-03-06 | Infineon Technologies Austria Ag | Circuit Arrangement with Two Transistor Devices |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3345578A (en) * | 1964-03-09 | 1967-10-03 | Sylvania Electric Prod | Redundant amplifier circuits |
US3519945A (en) * | 1967-09-05 | 1970-07-07 | Bell Telephone Labor Inc | System for replacing all or part of a faulty amplifier |
US4417240A (en) * | 1980-05-27 | 1983-11-22 | Rca Corporation | Plural output switched current amplifier as for driving light emitting diodes |
ES2075089T3 (es) | 1990-05-21 | 1995-10-01 | Siemens Ag | Disposicion de circuito para la conmutacion de zona en sintonizadores. |
BE1007613A3 (nl) * | 1993-10-11 | 1995-08-22 | Philips Electronics Nv | Frekwentiecompensatiecircuit voor stabilisatie van een verschilversterker met kruisgekoppelde transistors. |
GB2289810A (en) | 1994-05-20 | 1995-11-29 | Microelectronics Tech Inc | An r.f. switch using transistors as switch and gain elements |
US5541554A (en) * | 1995-03-06 | 1996-07-30 | Motorola, Inc. | Multi-mode power amplifier |
DE19632872C2 (de) | 1996-08-14 | 1998-08-13 | Siemens Ag | Vorrichtung und Verfahren zum Ansteuern eines kapazitiven Stellgliedes |
DE19738588B4 (de) | 1997-09-03 | 2004-11-25 | Infineon Technologies Ag | Elektrisches Bauelement mit einer Umhüllung und mit einem in der Umhüllung angeordneten Anschlußbereich und Verfahren zur Herstellung eines solchen elektrischen Bauelements |
DE19854847C2 (de) * | 1998-11-27 | 2003-07-31 | Vishay Semiconductor Gmbh | Verstärkeranordnung |
-
2000
- 2000-06-30 DE DE50015752T patent/DE50015752D1/de not_active Expired - Lifetime
- 2000-06-30 EP EP00954297A patent/EP1198880B1/de not_active Expired - Lifetime
- 2000-06-30 WO PCT/DE2000/002130 patent/WO2001003291A1/de active Application Filing
- 2000-06-30 JP JP2001508590A patent/JP3495360B2/ja not_active Expired - Lifetime
-
2001
- 2001-12-31 US US10/036,031 patent/US6714068B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20030071685A1 (en) | 2003-04-17 |
WO2001003291A1 (de) | 2001-01-11 |
DE50015752D1 (de) | 2009-11-12 |
EP1198880B1 (de) | 2009-09-30 |
US6714068B2 (en) | 2004-03-30 |
JP3495360B2 (ja) | 2004-02-09 |
EP1198880A1 (de) | 2002-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07154158A (ja) | 単一バイアスブロックを有する低電圧rf増幅器および混合器 | |
JPH04249411A (ja) | 高性能演算増幅器と増幅方法 | |
US5721513A (en) | Gain controlled amplification circuit having differential amplifier | |
JP4405113B2 (ja) | 利得可変増幅回路 | |
EP0806080B1 (en) | Amplifier | |
US6919767B2 (en) | Circuit arrangement for low-noise fully differential amplification | |
JP2003504907A (ja) | 第1の増幅器と第2の増幅器とを備え、どの場合も、2つの増幅器のうち、1つの増幅器だけを最大に増幅するようになされている構成 | |
US5805006A (en) | Controllable integrator | |
JP2002521950A (ja) | 増幅出力段 | |
JPH0818353A (ja) | 演算増幅回路 | |
JP2515070B2 (ja) | 増幅器 | |
JPH0712128B2 (ja) | 増幅器 | |
US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
JP2000059179A (ja) | 集積回路 | |
JP3777040B2 (ja) | 増幅器 | |
JP4867066B2 (ja) | 増幅回路 | |
JPH0555490A (ja) | バツフア回路 | |
JPH11127042A (ja) | 差動増幅器 | |
EP1503497B1 (en) | Apparatus and method for converting a fully-differential class-AB input signal to a rail-to-rail single ended output signal | |
JP2625730B2 (ja) | 高周波増幅装置およびその調整方法 | |
JP3617704B2 (ja) | 対数増幅器 | |
JPH0366214A (ja) | 高周波電力増幅回路 | |
JPS6065607A (ja) | 演算増幅器 | |
KR100241399B1 (ko) | 모니터의 수평 위상 조정 회로 | |
JP2000031764A (ja) | 増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3495360 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |