JP2003504907A - 第１の増幅器と第２の増幅器とを備え、どの場合も、２つの増幅器のうち、１つの増幅器だけを最大に増幅するようになされている構成 - Google Patents
第１の増幅器と第２の増幅器とを備え、どの場合も、２つの増幅器のうち、１つの増幅器だけを最大に増幅するようになされている構成Info
- Publication number
- JP2003504907A JP2003504907A JP2001508590A JP2001508590A JP2003504907A JP 2003504907 A JP2003504907 A JP 2003504907A JP 2001508590 A JP2001508590 A JP 2001508590A JP 2001508590 A JP2001508590 A JP 2001508590A JP 2003504907 A JP2003504907 A JP 2003504907A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- transistor
- amplified
- terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
- H03F1/526—Circuit arrangements for protecting such amplifiers protecting by using redundant amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
本構成は、第１の増幅器（Ｔ１）の入力端子で確立された条件によって、第２の増幅器（Ｔ２）が動作するという事実により特徴づけられる。このために、スイッチング素子（Ｓ１）があり、このスイッチング素子（Ｓ１）の制御経路が上記第２の増幅器（Ｔ２）の入力端子に接続されている。上記スイッチング素子の切り替え状態は、上記第１の増幅器（Ｔ１）の入力端子によって動作される。結果として、最小の経費によって、かつ、上記増幅器を妨害することなく、増幅器間の切り替えができる。
Description
本発明は、請求項１の内容による装置に関するものである。
【０００１】
この種の従来の構成においては、第１の増幅器から第２の増幅器への切り替え
（または、その逆）を、多少なりとも、複雑な切り替え装置によって行っている
。また、そのような切り替え装置には、相対的に複雑な構造を有しており、その
上に、少なくとも１つの追加の（制御）端子を必要とするものもある。このため
、特に、集積回路とする場合や、または、小型ケースに構成を収容する場合には
、不都合になる可能性がある。特に、必要となるチップ領域とＲＦ特性に対して
、結果として、悪影響を及ぼす可能性がある。
（または、その逆）を、多少なりとも、複雑な切り替え装置によって行っている
。また、そのような切り替え装置には、相対的に複雑な構造を有しており、その
上に、少なくとも１つの追加の（制御）端子を必要とするものもある。このため
、特に、集積回路とする場合や、または、小型ケースに構成を収容する場合には
、不都合になる可能性がある。特に、必要となるチップ領域とＲＦ特性に対して
、結果として、悪影響を及ぼす可能性がある。
【０００２】
英国特許公開公報第２２８９８１０号（ＧＢ−Ａ−２ ２８９ ８１０）には
、ＲＦ信号のスイッチング装置が示されている。この装置では、バイポーラ増幅
トランジスタが、それぞれのコレクタにて１つの出力部につながれており、それ
ぞれのベースにて個々のＲＦ信号により動作される。また、これらトランジスタ
間の切り替えを目的として、制御装置が備えられており、この制御装置は、その
入力部に供給される制御信号に従って、出力側で、それぞれのスイッチング信号
を発生する。これらの信号は、上記の増幅トランジスタに割り当てられ、かつ、
それぞれのベース端子で結合される。
、ＲＦ信号のスイッチング装置が示されている。この装置では、バイポーラ増幅
トランジスタが、それぞれのコレクタにて１つの出力部につながれており、それ
ぞれのベースにて個々のＲＦ信号により動作される。また、これらトランジスタ
間の切り替えを目的として、制御装置が備えられており、この制御装置は、その
入力部に供給される制御信号に従って、出力側で、それぞれのスイッチング信号
を発生する。これらの信号は、上記の増幅トランジスタに割り当てられ、かつ、
それぞれのベース端子で結合される。
【０００３】
本発明は、最小の追加経費にて、かつ、何らの妨害もなく、増幅器間の切り替
えを行えるような方法によって、請求項１の内容による構成を発展させるという
目的に基づくものである。
えを行えるような方法によって、請求項１の内容による構成を発展させるという
目的に基づくものである。
【０００４】
この目的は、請求項１の典型的な部分で請求される特徴により、達成される。
【０００５】
上記第２の増幅器は、第１の増幅器の入力端子で確立した条件によって動作さ
れる。そして、一方の増幅器の信号入力部に接続されるスイッチング素子を、他
方の増幅器の信号入力部に存在する信号により、切り替えられる。
れる。そして、一方の増幅器の信号入力部に接続されるスイッチング素子を、他
方の増幅器の信号入力部に存在する信号により、切り替えられる。
【０００６】
上記第２の増幅器が動作される条件が、第１の増幅器により増幅されるべき信
号とのどんな相互作用も示さない、ただそれら条件であると考えるとすると、す
なわち、例えば、上記第１の増幅器の入力端子にて確立されたＤＣ電圧であり、
増幅される信号がＲＦ信号とすると、増幅器間の切り替えは、第１の増幅器の入
力端子を介して制御することができる。そのような切り替えは、上記増幅器の機
能および動作モードによって、極端に簡単に、かつ、この簡単さにより正確に実
現され、少しの問題もなく、かつ、少しの影響もなく、または、いずれにせよあ
きらかな影響なしに、達成され得る。
号とのどんな相互作用も示さない、ただそれら条件であると考えるとすると、す
なわち、例えば、上記第１の増幅器の入力端子にて確立されたＤＣ電圧であり、
増幅される信号がＲＦ信号とすると、増幅器間の切り替えは、第１の増幅器の入
力端子を介して制御することができる。そのような切り替えは、上記増幅器の機
能および動作モードによって、極端に簡単に、かつ、この簡単さにより正確に実
現され、少しの問題もなく、かつ、少しの影響もなく、または、いずれにせよあ
きらかな影響なしに、達成され得る。
【０００７】
本発明の有利な発展は、従属請求項、以下の記述、および、図から得ることが
できる。
できる。
【０００８】
本発明は、図を参照しながら、具体例としての実施例を用い、以下により詳細
に説明される。
に説明される。
【０００９】
図は、以下に詳細に説明するところの構成を示している。
【００１０】
以下に記載の構成は、集積回路の一部である。記載される構成により得られる
利点は、この場合においては特に大きい。しかしながら、構成はこれに制限され
ない。
利点は、この場合においては特に大きい。しかしながら、構成はこれに制限され
ない。
【００１１】
本発明の構成（betrachtete Anordnung）は、２つの増幅器を含み、どの場合
も、２つの増幅器のうち、ただ１つの増幅器が増幅するように設定されている。
も、２つの増幅器のうち、ただ１つの増幅器が増幅するように設定されている。
【００１２】
本実施例（betrachteten）においては、上記増幅器は、第１のトランジスタＴ
１と第２のトランジスタＴ２とから形成される。これらのトランジスタは、この
実施例（betrachteten）においては、２つのゲートのＭＯＳＦＥＴｓである。
１と第２のトランジスタＴ２とから形成される。これらのトランジスタは、この
実施例（betrachteten）においては、２つのゲートのＭＯＳＦＥＴｓである。
【００１３】
ここで、上記増幅器を、他のトランジスタ、または、他の部材、または、多数
のトランジスタもしくは部材を含む装置によって形成することも可能である。
のトランジスタもしくは部材を含む装置によって形成することも可能である。
【００１４】
トランジスタＴ１とＴ２とは、それぞれ、ソース端子Ｓ、ドレイン端子Ｄ、第
１のゲート端子Ｇ１、および、第２のゲート端子Ｇ２を有し、上記第１のゲート
端子Ｇ１は、どの場合も、増幅される信号を入力するためのものであり、上記第
２のゲート端子Ｇ２は、ゲインを調整するためのものである。
１のゲート端子Ｇ１、および、第２のゲート端子Ｇ２を有し、上記第１のゲート
端子Ｇ１は、どの場合も、増幅される信号を入力するためのものであり、上記第
２のゲート端子Ｇ２は、ゲインを調整するためのものである。
【００１５】
示される構成は、外部の入力および／または出力端子Ａ１、Ａ２、Ｅ１、Ｅ２
、および０を有している。これらの端子のうち、 ・上記端子Ｅ１は、上記第１のトランジスタＴ１によって増幅されることになる
信号を入力すること、および、上記トランジスタＴ１およびＴ２間の切り替えを
制御するためのものであり、 ・上記端子Ｅ２は、上記第２のトランジスタＴ２によって増幅されることになる
信号を入力するためのものであり、 ・上記端子Ａ１は、特に上記第１のトランジスタＴ１のドレイン端子に加えられ
る供給電圧を入力する、および、上記第１のトランジスタＴ１によって増幅され
る信号を出力するためのものであり、 ・上記端子Ａ２は、特に上記第２のトランジスタＴ２のドレイン端子に加えられ
る供給電圧を入力する、および、上記第２トランジスタＴ２よって増幅される信
号を出力するためのものであり、 ・上記端子Ｇ２は、上記トランジスタＴ１およびＴ２の第２のゲート端子Ｇ２に
加えられる制御電圧を入力するためのものであり、かつ、ゲインの設定をするた
めのものであり、 そして、 ・上記端子０は、特に上記トランジスタＴ１およびＴ２のソース端子Ｓに加えら
れる接地電位を入力するためのものである。
、および０を有している。これらの端子のうち、 ・上記端子Ｅ１は、上記第１のトランジスタＴ１によって増幅されることになる
信号を入力すること、および、上記トランジスタＴ１およびＴ２間の切り替えを
制御するためのものであり、 ・上記端子Ｅ２は、上記第２のトランジスタＴ２によって増幅されることになる
信号を入力するためのものであり、 ・上記端子Ａ１は、特に上記第１のトランジスタＴ１のドレイン端子に加えられ
る供給電圧を入力する、および、上記第１のトランジスタＴ１によって増幅され
る信号を出力するためのものであり、 ・上記端子Ａ２は、特に上記第２のトランジスタＴ２のドレイン端子に加えられ
る供給電圧を入力する、および、上記第２トランジスタＴ２よって増幅される信
号を出力するためのものであり、 ・上記端子Ｇ２は、上記トランジスタＴ１およびＴ２の第２のゲート端子Ｇ２に
加えられる制御電圧を入力するためのものであり、かつ、ゲインの設定をするた
めのものであり、 そして、 ・上記端子０は、特に上記トランジスタＴ１およびＴ２のソース端子Ｓに加えら
れる接地電位を入力するためのものである。
【００１６】
図に示されている、上記構成の残りの部品、すなわち、トランジスタＨ１、Ｈ
２、および、Ｓ１と、抵抗ＲH1、ＲH2、ＲE1a、ＲE1b、ＲE2a、および、ＲE2bと
は、とりわけ（排他的ではないが）上記トランジスタＴ１およびＴ２を、 ・適当な動作基点の設定を通じて、関連するトランジスタの第１のゲート端子Ｇ
１に加えられる信号が増幅される（され得る）状態に、または、 ・適当な動作基点の調整を通じて、関連するトランジスタの第１のゲート端子Ｇ
１に加えられる信号が増幅されない（され得ない）状態に、 するためのものである。
２、および、Ｓ１と、抵抗ＲH1、ＲH2、ＲE1a、ＲE1b、ＲE2a、および、ＲE2bと
は、とりわけ（排他的ではないが）上記トランジスタＴ１およびＴ２を、 ・適当な動作基点の設定を通じて、関連するトランジスタの第１のゲート端子Ｇ
１に加えられる信号が増幅される（され得る）状態に、または、 ・適当な動作基点の調整を通じて、関連するトランジスタの第１のゲート端子Ｇ
１に加えられる信号が増幅されない（され得ない）状態に、 するためのものである。
【００１７】
本実施例（betrachteten）においては、動作基点の設定または動作基点の調整
は、ＤＣ電圧が上記トランジスタＴ１およびＴ２の第１のゲート端子Ｇ１に加え
られ、上記ＤＣ電圧のレベルは可変であるという事実によって実現される。
は、ＤＣ電圧が上記トランジスタＴ１およびＴ２の第１のゲート端子Ｇ１に加え
られ、上記ＤＣ電圧のレベルは可変であるという事実によって実現される。
【００１８】
特に、増幅される信号がアナログのＡＣ電圧の場合、上記トランジスタのゲー
ト端子にＤＣ電圧を使用することにより、適切なトランジスタの動作基点は、調
整可能であり、または、可変であるという事実は周知であり、かつ、これ以上の
説明を必要としない。
ト端子にＤＣ電圧を使用することにより、適切なトランジスタの動作基点は、調
整可能であり、または、可変であるという事実は周知であり、かつ、これ以上の
説明を必要としない。
【００１９】
上記トランジスタＴ１およびＴ２により増幅される信号は、本実施例（betrac
hteten）においては、無線周波数の信号である。しかしながら、ここで、これは
、必ずしもこの事例である必要がない。
hteten）においては、無線周波数の信号である。しかしながら、ここで、これは
、必ずしもこの事例である必要がない。
【００２０】
既に上述したとおり、増幅される信号は、上記端子Ｅ１およびＥ２介し、個々
に入力される。上記信号は、存在するかもしれない直流電流成分を取り除くため
に、上記端子Ｅ１およびＥ２の上流で接続されるコンデンサ（図示しない）を介
して導かれる。
に入力される。上記信号は、存在するかもしれない直流電流成分を取り除くため
に、上記端子Ｅ１およびＥ２の上流で接続されるコンデンサ（図示しない）を介
して導かれる。
【００２１】
上記端子Ｅ１を介して入力される、増幅される信号は、上記第１のトラジスタ
Ｔ１における第１のゲート端子Ｇ１に供給される。これらの信号が上記トランジ
スタＴ１により最大に増幅されるためには、所定のＤＣ電圧を上記第１のゲート
端子Ｇ１に加えることによって、上記トランジスタＴ１を、適当な動作基点にセ
ットしなければならない。本実施例（betrachteten）においては、この目的に必
要とされるＤＣ電圧（例えば、１．５Ｖ）は、上記抵抗ＲH1、ＲE1a、および、
ＲE1b、並びに、トランジスタＨ１を用いた適切な構成内で、内的に、上記第１
のトランジスタＴ１のドレイン端子Ｄに加えられる供給電圧から生成され、上記
トランジスタＴ１の第１のゲート端子Ｇ１に供給される。
Ｔ１における第１のゲート端子Ｇ１に供給される。これらの信号が上記トランジ
スタＴ１により最大に増幅されるためには、所定のＤＣ電圧を上記第１のゲート
端子Ｇ１に加えることによって、上記トランジスタＴ１を、適当な動作基点にセ
ットしなければならない。本実施例（betrachteten）においては、この目的に必
要とされるＤＣ電圧（例えば、１．５Ｖ）は、上記抵抗ＲH1、ＲE1a、および、
ＲE1b、並びに、トランジスタＨ１を用いた適切な構成内で、内的に、上記第１
のトランジスタＴ１のドレイン端子Ｄに加えられる供給電圧から生成され、上記
トランジスタＴ１の第１のゲート端子Ｇ１に供給される。
【００２２】
上記第１のトランジスタＴ１のゲート端子Ｇ１でのＤＣ電圧が、理想的な値（
例えば、上記１．５Ｖ）から外れるのであれば、上記トランジスタＴ１は、第１
に、もはや上記トランジスタＴ１に供給されるＲＦ信号を最大に増幅しないだけ
でなく、最後には（例えば、ＤＣ電圧が０．５Ｖ以下となった場合）、もはや上
記ＲＦ信号をまったく増幅しない。
例えば、上記１．５Ｖ）から外れるのであれば、上記トランジスタＴ１は、第１
に、もはや上記トランジスタＴ１に供給されるＲＦ信号を最大に増幅しないだけ
でなく、最後には（例えば、ＤＣ電圧が０．５Ｖ以下となった場合）、もはや上
記ＲＦ信号をまったく増幅しない。
【００２３】
上記端子Ｅ２を介して入力される、増幅される信号は、上記第２のトランジス
タＴ２における第１のゲート端子Ｇ１に供給される。これらの信号が上記トラン
ジスタＴ２により最大に増幅されるためには、所定のＤＣ電圧を上記第１のゲー
ト端子Ｇ１に適用することにより、上記トランジスタＴ２を、また、適切な動作
基点にセットしなければならない。本実施例（betrachteten）においては、この
目的に必要とされるＤＣ電圧（例えば、１．５Ｖ）は、上記抵抗ＲH2、ＲE2a、
および、ＲE2b、並びに、トランジスタＨ２を用いた適切な構成内で、内的に、
上記第２のトランジスタＴ２のドレイン端子Ｄに加えられる供給電圧から生成さ
れ、上記トランジスタＴ２の第１のゲート端子Ｇ１に供給される。
タＴ２における第１のゲート端子Ｇ１に供給される。これらの信号が上記トラン
ジスタＴ２により最大に増幅されるためには、所定のＤＣ電圧を上記第１のゲー
ト端子Ｇ１に適用することにより、上記トランジスタＴ２を、また、適切な動作
基点にセットしなければならない。本実施例（betrachteten）においては、この
目的に必要とされるＤＣ電圧（例えば、１．５Ｖ）は、上記抵抗ＲH2、ＲE2a、
および、ＲE2b、並びに、トランジスタＨ２を用いた適切な構成内で、内的に、
上記第２のトランジスタＴ２のドレイン端子Ｄに加えられる供給電圧から生成さ
れ、上記トランジスタＴ２の第１のゲート端子Ｇ１に供給される。
【００２４】
上記第２のトランジスタＴ２のゲート端子Ｇ１でのＤＣ電圧が、理想的な値（
例えば、上記１．５Ｖ）から外れるのであれば、上記トランジスタＴ２は、第１
に、もはや上記トランジスタＴ２に供給されるＲＦ信号を最大に増幅しないだけ
でなく、最後には（例えば、ＤＣ電圧が０．５Ｖ以下となった場合）、もはや上
記ＲＦ信号をまったく増幅しない。
例えば、上記１．５Ｖ）から外れるのであれば、上記トランジスタＴ２は、第１
に、もはや上記トランジスタＴ２に供給されるＲＦ信号を最大に増幅しないだけ
でなく、最後には（例えば、ＤＣ電圧が０．５Ｖ以下となった場合）、もはや上
記ＲＦ信号をまったく増幅しない。
【００２５】
本実施例の構成（betrachteten Anordnung）においては、特に、上記トランジ
スタＳ１によって、上記トランジスタＴ１またはトランジスタＴ２のどちらか一
方だけが、そこへ供給される信号を増幅することが確実となる。これは、 ・上記第１のトランジスタＴ１が上記端子Ｅ１を介して入力される信号を増幅す
ることを可能とするＤＣ電圧が、上記第１のトランジスタＴ１における第１のゲ
ート端子Ｇ１で存在するとき、上記第２のトランジスタＴ２における第１のゲー
ト端子Ｇ１でのＤＣ電圧は、上記端子Ｅ２を介して入力される信号を増幅できな
いという結果を有する値となり、または、 ・上記第１のトランジスタＴ１における第１のゲート端子Ｇ１でのＤＣ電圧は、
それが上記端子Ｅ１を介して入力される信号を増幅できない結果を有する値にな
るとき、上記第２のトランジスタＴ２における第１のゲート端子Ｇ１でのＤＣ電
圧は、上記第２のトランジスタＴ２が上記端子Ｅ２を介して入力される信号を増
幅できる値のままとなる、 という事実により達成される。
スタＳ１によって、上記トランジスタＴ１またはトランジスタＴ２のどちらか一
方だけが、そこへ供給される信号を増幅することが確実となる。これは、 ・上記第１のトランジスタＴ１が上記端子Ｅ１を介して入力される信号を増幅す
ることを可能とするＤＣ電圧が、上記第１のトランジスタＴ１における第１のゲ
ート端子Ｇ１で存在するとき、上記第２のトランジスタＴ２における第１のゲー
ト端子Ｇ１でのＤＣ電圧は、上記端子Ｅ２を介して入力される信号を増幅できな
いという結果を有する値となり、または、 ・上記第１のトランジスタＴ１における第１のゲート端子Ｇ１でのＤＣ電圧は、
それが上記端子Ｅ１を介して入力される信号を増幅できない結果を有する値にな
るとき、上記第２のトランジスタＴ２における第１のゲート端子Ｇ１でのＤＣ電
圧は、上記第２のトランジスタＴ２が上記端子Ｅ２を介して入力される信号を増
幅できる値のままとなる、 という事実により達成される。
【００２６】
上記トランジスタＳ１は、制御経路と制御端子とを有するスイッチング素子で
ある。上記制御経路は、そのドレイン−ソース間の経路であり、上記制御経路の
スイッチング状態を制御する上記制御端子は、上記トランジスタＳ１のゲート端
子である。上記トランジスタＳ１のゲート端子Ｇは、上述した動作方法が実現さ
れることにより、抵抗ＲE1aおよびＲS1を介して、上記第１のトランジスタＴ１
における第１のゲート端子Ｇ１に接続される。結果として、上記第１のトランジ
スタＴ１における第１のゲート端子Ｇ１でのＤＣ電圧は、上記トランジスタＳ１
のゲート端子にも存在する。これは、上記端子Ｅ１を介して入力されるＲＦ信号
には適用されない。つまり、この信号は、上記抵抗ＲE1aおよびＲS1を通過する
ことができない。上記トランジスタＳ１のドレイン端子は、上記抵抗ＲE2aを介
して、増幅トランジスタＴ２のゲート端子Ｇ１に接続されている。上記トランジ
スタＳ１のソース端子は、基準接地電位端子０に接続されている。上記トランジ
スタＳ１におけるドレイン−ソース間の経路のスイッチング状態を制御できる上
記制御端子は、抵抗ＲS1を介して、かつ、抵抗ＲE1aをも介して、増幅トランジ
スタＴ１のゲート端子Ｇ１に接続される。
ある。上記制御経路は、そのドレイン−ソース間の経路であり、上記制御経路の
スイッチング状態を制御する上記制御端子は、上記トランジスタＳ１のゲート端
子である。上記トランジスタＳ１のゲート端子Ｇは、上述した動作方法が実現さ
れることにより、抵抗ＲE1aおよびＲS1を介して、上記第１のトランジスタＴ１
における第１のゲート端子Ｇ１に接続される。結果として、上記第１のトランジ
スタＴ１における第１のゲート端子Ｇ１でのＤＣ電圧は、上記トランジスタＳ１
のゲート端子にも存在する。これは、上記端子Ｅ１を介して入力されるＲＦ信号
には適用されない。つまり、この信号は、上記抵抗ＲE1aおよびＲS1を通過する
ことができない。上記トランジスタＳ１のドレイン端子は、上記抵抗ＲE2aを介
して、増幅トランジスタＴ２のゲート端子Ｇ１に接続されている。上記トランジ
スタＳ１のソース端子は、基準接地電位端子０に接続されている。上記トランジ
スタＳ１におけるドレイン−ソース間の経路のスイッチング状態を制御できる上
記制御端子は、抵抗ＲS1を介して、かつ、抵抗ＲE1aをも介して、増幅トランジ
スタＴ１のゲート端子Ｇ１に接続される。
【００２７】
上記トランジスタＳ１は、その上、
・上記端子Ｅ１を介して入力される信号を増幅するために、上記トランジスタＴ
１の第１のゲート端子Ｇ１で確立されるべきＤＣ電圧により、オン状態にされ、 ・上記トランジスタが、もはや上記端子Ｅ１を介して入力される信号を増幅しな
いＤＣ電圧により、オフ状態にされる、 といった方法で構成される。
１の第１のゲート端子Ｇ１で確立されるべきＤＣ電圧により、オン状態にされ、 ・上記トランジスタが、もはや上記端子Ｅ１を介して入力される信号を増幅しな
いＤＣ電圧により、オフ状態にされる、 といった方法で構成される。
【００２８】
上記トランジスタＳ１がオン状態であれば、そしてある限り、上記第２のトラ
ンジスタＴ２における第１のゲート端子Ｇ１は、上記抵抗ＲE2aとトランジスタ
Ｓ１とを介して、上記接地端子０に接続される。結果として、上記第２のトラン
ジスタＴ２における第１のゲート端子で確立されたＤＣ電圧は、上記端子Ｅ２を
介して入力される信号が上記トランジスタＴ２により増幅されない（増幅され得
ない）という結果を有する値にまで下がる。
ンジスタＴ２における第１のゲート端子Ｇ１は、上記抵抗ＲE2aとトランジスタ
Ｓ１とを介して、上記接地端子０に接続される。結果として、上記第２のトラン
ジスタＴ２における第１のゲート端子で確立されたＤＣ電圧は、上記端子Ｅ２を
介して入力される信号が上記トランジスタＴ２により増幅されない（増幅され得
ない）という結果を有する値にまで下がる。
【００２９】
上記トランジスタＳ１がオフ状態であれば、そしてある限り、上記第２のトラ
ンジスタＴ２における第１のゲート端子Ｇ１において、上記端子Ａ２を介して入
力される供給電圧から生じるＤＣ電圧は、その値をもとのままに保ち、その結果
、上記トランジスタＴ２は、上記端子Ｅ２を介して入力される信号を増幅できる
。
ンジスタＴ２における第１のゲート端子Ｇ１において、上記端子Ａ２を介して入
力される供給電圧から生じるＤＣ電圧は、その値をもとのままに保ち、その結果
、上記トランジスタＴ２は、上記端子Ｅ２を介して入力される信号を増幅できる
。
【００３０】
上記第１のトランジスタＴ１における第１のゲート端子Ｇ１でのＤＣ電圧が、
もはや上記第１のトランジスタＴ１が上記端子Ｅ１を介して入力される信号を増
幅しない（もはや、対応する動作基点調整のために上述した信号を増幅できない
）という結果を有する値にまでなるために、上記端子Ｅ１は、スイッチを介して
、または、その他の望ましい方法にて、直流電流端子における接地電位に引き寄
せられる。結果として、上記第１のトランジスタＴ１における第１のゲート端子
Ｇ１で確立されたＤＣ電圧は、上記端子Ｅ１を介して入力される信号が、上記ト
ランジスタＴ１によって増幅されなく（増幅され得なく）、かつ、上記トランジ
スタＳ２が停止する（sperrt）、という結果を有する値まで下がる。
もはや上記第１のトランジスタＴ１が上記端子Ｅ１を介して入力される信号を増
幅しない（もはや、対応する動作基点調整のために上述した信号を増幅できない
）という結果を有する値にまでなるために、上記端子Ｅ１は、スイッチを介して
、または、その他の望ましい方法にて、直流電流端子における接地電位に引き寄
せられる。結果として、上記第１のトランジスタＴ１における第１のゲート端子
Ｇ１で確立されたＤＣ電圧は、上記端子Ｅ１を介して入力される信号が、上記ト
ランジスタＴ１によって増幅されなく（増幅され得なく）、かつ、上記トランジ
スタＳ２が停止する（sperrt）、という結果を有する値まで下がる。
【００３１】
上記の方法では、専用の切り替え端子を設けることなく、上記トランジスタＴ
１およびＴ２のうち、常に１つのトランジスタが、入力信号を増幅する状態にあ
る、という状況を実現することができる。
１およびＴ２のうち、常に１つのトランジスタが、入力信号を増幅する状態にあ
る、という状況を実現することができる。
【００３２】
専用の切り替え端子を不要とすることができることにより、上記構成を最小の
経費で実現できる。同時に、上記増幅器は、どんな方法においても一切妨害され
ない。
経費で実現できる。同時に、上記増幅器は、どんな方法においても一切妨害され
ない。
【００３３】
完全さゆえに、上記端子Ａ１およびＡ２の二重の機能（供給電圧の送り込み、
および、増幅された信号の出力）は、いかなる問題も引き起こさないということ
を注目すべきである。上記供給電圧は、その上流側で接続されたコイル（図示し
ない）を介して、上記端子Ａ１およびＡ２に供給されるＤＣ電圧である。それに
対して、上記増幅された信号は、上記端子Ａ１およびＡ２とその上流側で接続さ
れたコイルとの間にて電圧がタップで下げられ（abgegriffen）、かつ、（好ま
しくは、コンデンサを介して）接続されるＲＦ信号である。上記供給電圧と増幅
された信号とは、お互いに影響を及ぼすことはなく、どんな問題もなく、互いに
分離されている。
および、増幅された信号の出力）は、いかなる問題も引き起こさないということ
を注目すべきである。上記供給電圧は、その上流側で接続されたコイル（図示し
ない）を介して、上記端子Ａ１およびＡ２に供給されるＤＣ電圧である。それに
対して、上記増幅された信号は、上記端子Ａ１およびＡ２とその上流側で接続さ
れたコイルとの間にて電圧がタップで下げられ（abgegriffen）、かつ、（好ま
しくは、コンデンサを介して）接続されるＲＦ信号である。上記供給電圧と増幅
された信号とは、お互いに影響を及ぼすことはなく、どんな問題もなく、互いに
分離されている。
【００３４】
その上に、上記の構成は、明らかに、上記した切り替えの基礎となる原理を実
現するための唯一の可能性を表すものではない。これは、当然明白であり、例に
よる立証を必要としない。
現するための唯一の可能性を表すものではない。これは、当然明白であり、例に
よる立証を必要としない。
【００３５】
この場合における本実施例（betrachteten）の構成に関しては、
・上記トランジスタＴ１およびＴ２の第１のゲート端子でのＤＣ電圧は、もとも
と、上記トランジスタＴ１およびＴ２が増幅される信号を増幅できない値を有し
ているかもしれなく、および／もしくは、上記トランジスタＴ１およびＴ２が増
幅される信号を増幅できるために、上記トランジスタＴ１およびＴ２の第１のゲ
ート端子に加えられなければならないＤＣ電圧は、また、上記端子Ｅ１を介して
入力され、または、上記トランジスタＳ１または幾つかの他の方法により生成さ
れ、および／または、相当するゲート端子を通じて切り替えられ、 ・上記第２のトランジスタの動作に決定的に重要となるべき、上記第１のトラン
ジスタにおける第１のゲート端子で確立されるＤＣ電圧のレベルは、欠くことの
できないものではなく、むしろ、加えて、または、代わりとして、他の条件（例
えば、上記第１のトランジスタＴ１における第１のゲート端子での電圧に関する
時間推移および／または周波数）を考慮することも可能であり、 ・上記抵抗ＲH1およびＲH2と、トランジスタＨ１およびＨ２との代わりに、電流
を印加する他の方法の使用も可能であり（電流の鏡映（Stromspiegelung）は、
上記抵抗ＲH1およびＲH2の下流に接続された上記トランジスタＨ１およびＨ２で
なされる）、および、 ・上記抵抗ＲE1a≪（ＲE1b＋ＲH1）を満たすならば、上記抵抗ＲE1a、ＲE2a、お
よび、ＲS1は、値が０Ωと仮定することもできる、 ということを注目すべきである。
と、上記トランジスタＴ１およびＴ２が増幅される信号を増幅できない値を有し
ているかもしれなく、および／もしくは、上記トランジスタＴ１およびＴ２が増
幅される信号を増幅できるために、上記トランジスタＴ１およびＴ２の第１のゲ
ート端子に加えられなければならないＤＣ電圧は、また、上記端子Ｅ１を介して
入力され、または、上記トランジスタＳ１または幾つかの他の方法により生成さ
れ、および／または、相当するゲート端子を通じて切り替えられ、 ・上記第２のトランジスタの動作に決定的に重要となるべき、上記第１のトラン
ジスタにおける第１のゲート端子で確立されるＤＣ電圧のレベルは、欠くことの
できないものではなく、むしろ、加えて、または、代わりとして、他の条件（例
えば、上記第１のトランジスタＴ１における第１のゲート端子での電圧に関する
時間推移および／または周波数）を考慮することも可能であり、 ・上記抵抗ＲH1およびＲH2と、トランジスタＨ１およびＨ２との代わりに、電流
を印加する他の方法の使用も可能であり（電流の鏡映（Stromspiegelung）は、
上記抵抗ＲH1およびＲH2の下流に接続された上記トランジスタＨ１およびＨ２で
なされる）、および、 ・上記抵抗ＲE1a≪（ＲE1b＋ＲH1）を満たすならば、上記抵抗ＲE1a、ＲE2a、お
よび、ＲS1は、値が０Ωと仮定することもできる、 ということを注目すべきである。
【００３６】
これとは無関係に、加えて、または、代わりとして、存在する端子の他の端子
を介して入力される電圧または信号に依存して（例えば、上記端子Ｇ２を介して
入力される電圧に依存して）、および／または、内部の信号に依存して、および
／または、内部および／または外部の信号の論理結合に依存して、上記トランジ
スタＴ１およびＴ２のゲート端子のＤＣ電圧が変えられるようになされている。
を介して入力される電圧または信号に依存して（例えば、上記端子Ｇ２を介して
入力される電圧に依存して）、および／または、内部の信号に依存して、および
／または、内部および／または外部の信号の論理結合に依存して、上記トランジ
スタＴ１およびＴ２のゲート端子のＤＣ電圧が変えられるようになされている。
【００３７】
上述した構成は、実施上の具現化の詳細とは無関係に、上記増幅器間の切り替
え（この場合においては、上記トランジスタＴ１およびＴ２によって形づくられ
る）が、最小の経費により、かつ、これらの増幅器を妨害することなく、達成さ
れ得る。
え（この場合においては、上記トランジスタＴ１およびＴ２によって形づくられ
る）が、最小の経費により、かつ、これらの増幅器を妨害することなく、達成さ
れ得る。
【図１】
図は、発明の詳細な説明に示した実施例の構成を示す。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年６月２６日（２００１．６．２６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の名称】 第１の増幅器と第２の増幅器とを備え、どの場合も、２つの増
幅器のうち、１つの増幅器だけを最大に増幅するようになされている構成
幅器のうち、１つの増幅器だけを最大に増幅するようになされている構成
【特許請求の範囲】
【発明の詳細な説明】
本発明は、２つの増幅器を備え、どの場合も（jeweils）、上記２つの増幅器
のうち、１つの増幅器だけが増幅するようになされている装置に関するものであ
る。
のうち、１つの増幅器だけが増幅するようになされている装置に関するものであ
る。
【０００１】
この種の従来の構成においては、第１の増幅器から第２の増幅器への切り替え
（または、その逆）を、多少なりとも、複雑な切り替え装置によって行っている
。また、そのような切り替え装置には、相対的に複雑な構造を有しており、その
上に、少なくとも１つの追加の（制御）端子を必要とするものもある。このため
、特に、集積回路とする場合や、または、小型ケースに構成を収容する場合には
、不都合になる可能性がある。特に、必要となるチップ領域とＲＦ特性に対して
、結果として、悪影響を及ぼす可能性がある。
（または、その逆）を、多少なりとも、複雑な切り替え装置によって行っている
。また、そのような切り替え装置には、相対的に複雑な構造を有しており、その
上に、少なくとも１つの追加の（制御）端子を必要とするものもある。このため
、特に、集積回路とする場合や、または、小型ケースに構成を収容する場合には
、不都合になる可能性がある。特に、必要となるチップ領域とＲＦ特性に対して
、結果として、悪影響を及ぼす可能性がある。
【０００２】
英国特許公開公報第２２８９８１０号（ＧＢ−Ａ−２ ２８９ ８１０）には
、ＲＦ信号のスイッチング装置が示されている。この装置では、バイポーラ増幅
トランジスタが、それぞれのコレクタにて１つの出力部につながれており、それ
ぞれのベースにて個々のＲＦ信号により動作される。また、これらトランジスタ
間の切り替えを目的として、制御装置が備えられており、この制御装置は、その
入力部に供給される制御信号に従って、出力側で、それぞれのスイッチング信号
を発生する。これらの信号は、上記の増幅トランジスタに割り当てられ、かつ、
それぞれのベース端子で結合される。
、ＲＦ信号のスイッチング装置が示されている。この装置では、バイポーラ増幅
トランジスタが、それぞれのコレクタにて１つの出力部につながれており、それ
ぞれのベースにて個々のＲＦ信号により動作される。また、これらトランジスタ
間の切り替えを目的として、制御装置が備えられており、この制御装置は、その
入力部に供給される制御信号に従って、出力側で、それぞれのスイッチング信号
を発生する。これらの信号は、上記の増幅トランジスタに割り当てられ、かつ、
それぞれのベース端子で結合される。
【０００３】
欧州特許公開公報第０６４８０１０（ＥＰ−Ａ−０ ６４８ ０１０）には、 電流源を介して、供給電位端子に接続される、エミッタ結合され２つの増幅トラ ンジスタを備えた、差動増幅器が示されている。上記のトランジスタは、電流源 を介して供給電位端子に接続されている。さらに、別々の電流源を介して供給電 位端子に接続された、エミッタ結合された２つのトランジスタを備えており、こ れらは、一方では、それぞれのベースにより、初めに述べたトランジスタのベー ス端子に接続されており、他方では、それぞれのコレクタにより、交差結合方法 （kreuzgekoppelt）にて、初めに述べたトランジスタのベース端子に接続されて いる。
【０００４】
米国特許公報第４４１７２４０号（ＵＳ−Ａ−４ ４１７ ２４０）には、増 幅トランジスタの入力端子に加えられるべきバイアス電圧を生じるための手段が 示されている。
【０００５】
本発明は、最小の追加経費にて、かつ、何らの妨害もなく、増幅器間の切り替
えを行えるような方法によって、導入部で述べた種類の構成を発展させるという
目的に基づくものである。
えを行えるような方法によって、導入部で述べた種類の構成を発展させるという
目的に基づくものである。
【０００６】
この目的は、請求項１の特徴に基づいた装置を用いた発明により、達成される
。
。
【０００７】
これにより、上記第２の増幅器は、第１の増幅器の入力端子で確立した条件に
よって動作される。そして、一方の増幅器の信号入力部に接続されるスイッチン
グ素子を、他方の増幅器の信号入力部に存在する信号により、切り替えられる。
よって動作される。そして、一方の増幅器の信号入力部に接続されるスイッチン
グ素子を、他方の増幅器の信号入力部に存在する信号により、切り替えられる。
【０００８】
上記第２の増幅器が動作される条件が、第１の増幅器により増幅されるべき信
号とのどんな相互作用も示さない、ただそれら条件であると考えるとすると、す
なわち、例えば、上記第１の増幅器の入力端子にて確立されたＤＣ電圧であり、
増幅される信号がＲＦ信号とすると、増幅器間の切り替えは、第１の増幅器の入
力端子を介して制御することができる。そのような切り替えは、上記増幅器の機
能および動作モードによって、極端に簡単に、かつ、この簡単さにより正確に実
現され、少しの問題もなく、かつ、少しの影響もなく、または、いずれにせよあ
きらかな影響なしに、達成され得る。
号とのどんな相互作用も示さない、ただそれら条件であると考えるとすると、す
なわち、例えば、上記第１の増幅器の入力端子にて確立されたＤＣ電圧であり、
増幅される信号がＲＦ信号とすると、増幅器間の切り替えは、第１の増幅器の入
力端子を介して制御することができる。そのような切り替えは、上記増幅器の機
能および動作モードによって、極端に簡単に、かつ、この簡単さにより正確に実
現され、少しの問題もなく、かつ、少しの影響もなく、または、いずれにせよあ
きらかな影響なしに、達成され得る。
【０００９】
本発明の有利な発展は、従属請求項、以下の記述、および、図から得ることが
できる。
できる。
【００１０】
本発明は、図を参照しながら、具体例としての実施例を用い、以下により詳細
に説明される。
に説明される。
【００１１】
図は、以下に詳細に説明するところの構成を示している。
【００１２】
以下に記載の構成は、集積回路の一部である。記載される構成により得られる
利点は、この場合においては特に大きい。しかしながら、構成はこれに制限され
ない。
利点は、この場合においては特に大きい。しかしながら、構成はこれに制限され
ない。
【００１３】
本発明の構成（betrachtete Anordnung）は、２つの増幅器を含み、どの場合
も、２つの増幅器のうち、ただ１つの増幅器が増幅するように設定されている。
も、２つの増幅器のうち、ただ１つの増幅器が増幅するように設定されている。
【００１４】
本実施例（betrachteten）においては、上記増幅器は、第１のトランジスタＴ
１と第２のトランジスタＴ２とから形成される。これらのトランジスタは、この
実施例（betrachteten）においては、２つのゲートのＭＯＳＦＥＴｓである。
１と第２のトランジスタＴ２とから形成される。これらのトランジスタは、この
実施例（betrachteten）においては、２つのゲートのＭＯＳＦＥＴｓである。
【００１５】
ここで、上記増幅器を、他のトランジスタ、または、他の部材、または、多数
のトランジスタもしくは部材を含む装置によって形成することも可能である。
のトランジスタもしくは部材を含む装置によって形成することも可能である。
【００１６】
トランジスタＴ１とＴ２とは、それぞれ、ソース端子Ｓ、ドレイン端子Ｄ、第
１のゲート端子Ｇ１、および、第２のゲート端子Ｇ２を有し、上記第１のゲート
端子Ｇ１は、どの場合も、増幅される信号を入力するためのものであり、上記第
２のゲート端子Ｇ２は、ゲインを調整するためのものである。
１のゲート端子Ｇ１、および、第２のゲート端子Ｇ２を有し、上記第１のゲート
端子Ｇ１は、どの場合も、増幅される信号を入力するためのものであり、上記第
２のゲート端子Ｇ２は、ゲインを調整するためのものである。
【００１７】
示される構成は、外部の入力および／または出力端子Ａ１、Ａ２、Ｅ１、Ｅ２
、および０を有している。これらの端子のうち、 ・上記端子Ｅ１は、上記第１のトランジスタＴ１によって増幅されることになる
信号を入力すること、および、上記トランジスタＴ１およびＴ２間の切り替えを
制御するためのものであり、 ・上記端子Ｅ２は、上記第２のトランジスタＴ２によって増幅されることになる
信号を入力するためのものであり、 ・上記端子Ａ１は、特に上記第１のトランジスタＴ１のドレイン端子に加えられ
る供給電圧を入力する、および、上記第１のトランジスタＴ１によって増幅され
る信号を出力するためのものであり、 ・上記端子Ａ２は、特に上記第２のトランジスタＴ２のドレイン端子に加えられ
る供給電圧を入力する、および、上記第２トランジスタＴ２よって増幅される信
号を出力するためのものであり、 ・上記端子Ｇ２は、上記トランジスタＴ１およびＴ２の第２のゲート端子Ｇ２に
加えられる制御電圧を入力するためのものであり、かつ、ゲインの設定をするた
めのものであり、 そして、 ・上記端子０は、特に上記トランジスタＴ１およびＴ２のソース端子Ｓに加えら
れる接地電位を入力するためのものである。
、および０を有している。これらの端子のうち、 ・上記端子Ｅ１は、上記第１のトランジスタＴ１によって増幅されることになる
信号を入力すること、および、上記トランジスタＴ１およびＴ２間の切り替えを
制御するためのものであり、 ・上記端子Ｅ２は、上記第２のトランジスタＴ２によって増幅されることになる
信号を入力するためのものであり、 ・上記端子Ａ１は、特に上記第１のトランジスタＴ１のドレイン端子に加えられ
る供給電圧を入力する、および、上記第１のトランジスタＴ１によって増幅され
る信号を出力するためのものであり、 ・上記端子Ａ２は、特に上記第２のトランジスタＴ２のドレイン端子に加えられ
る供給電圧を入力する、および、上記第２トランジスタＴ２よって増幅される信
号を出力するためのものであり、 ・上記端子Ｇ２は、上記トランジスタＴ１およびＴ２の第２のゲート端子Ｇ２に
加えられる制御電圧を入力するためのものであり、かつ、ゲインの設定をするた
めのものであり、 そして、 ・上記端子０は、特に上記トランジスタＴ１およびＴ２のソース端子Ｓに加えら
れる接地電位を入力するためのものである。
【００１８】
図に示されている、上記構成の残りの部品、すなわち、トランジスタＨ１、Ｈ
２、および、Ｓ１と、抵抗ＲH1、ＲH2、ＲE1a、ＲE1b、ＲE2a、および、ＲE2bと
は、とりわけ（排他的ではないが）上記トランジスタＴ１およびＴ２を、 ・適当な動作基点の設定を通じて、関連するトランジスタの第１のゲート端子Ｇ
１に加えられる信号が増幅される（され得る）状態に、または、 ・適当な動作基点の調整を通じて、関連するトランジスタの第１のゲート端子Ｇ
１に加えられる信号が増幅されない（され得ない）状態に、 するためのものである。
２、および、Ｓ１と、抵抗ＲH1、ＲH2、ＲE1a、ＲE1b、ＲE2a、および、ＲE2bと
は、とりわけ（排他的ではないが）上記トランジスタＴ１およびＴ２を、 ・適当な動作基点の設定を通じて、関連するトランジスタの第１のゲート端子Ｇ
１に加えられる信号が増幅される（され得る）状態に、または、 ・適当な動作基点の調整を通じて、関連するトランジスタの第１のゲート端子Ｇ
１に加えられる信号が増幅されない（され得ない）状態に、 するためのものである。
【００１９】
本実施例（betrachteten）においては、動作基点の設定または動作基点の調整
は、ＤＣ電圧が上記トランジスタＴ１およびＴ２の第１のゲート端子Ｇ１に加え
られ、上記ＤＣ電圧のレベルは可変であるという事実によって実現される。
は、ＤＣ電圧が上記トランジスタＴ１およびＴ２の第１のゲート端子Ｇ１に加え
られ、上記ＤＣ電圧のレベルは可変であるという事実によって実現される。
【００２０】
特に、増幅される信号がアナログのＡＣ電圧の場合、上記トランジスタのゲー
ト端子にＤＣ電圧を使用することにより、適切なトランジスタの動作基点は、調
整可能であり、または、可変であるという事実は周知であり、かつ、これ以上の
説明を必要としない。
ト端子にＤＣ電圧を使用することにより、適切なトランジスタの動作基点は、調
整可能であり、または、可変であるという事実は周知であり、かつ、これ以上の
説明を必要としない。
【００２１】
上記トランジスタＴ１およびＴ２により増幅される信号は、本実施例（betrac
hteten）においては、無線周波数の信号である。しかしながら、ここで、これは
、必ずしもこの事例である必要がない。
hteten）においては、無線周波数の信号である。しかしながら、ここで、これは
、必ずしもこの事例である必要がない。
【００２２】
既に上述したとおり、増幅される信号は、上記端子Ｅ１およびＥ２介し、個々
に入力される。上記信号は、存在するかもしれない直流電流成分を取り除くため
に、上記端子Ｅ１およびＥ２の上流で接続されるコンデンサ（図示しない）を介
して導かれる。
に入力される。上記信号は、存在するかもしれない直流電流成分を取り除くため
に、上記端子Ｅ１およびＥ２の上流で接続されるコンデンサ（図示しない）を介
して導かれる。
【００２３】
上記端子Ｅ１を介して入力される、増幅される信号は、上記第１のトラジスタ
Ｔ１における第１のゲート端子Ｇ１に供給される。これらの信号が上記トランジ
スタＴ１により最大に増幅されるためには、所定のＤＣ電圧を上記第１のゲート
端子Ｇ１に加えることによって、上記トランジスタＴ１を、適当な動作基点にセ
ットしなければならない。本実施例（betrachteten）においては、この目的に必
要とされるＤＣ電圧（例えば、１．５Ｖ）は、上記抵抗ＲH1、ＲE1a、および、
ＲE1b、並びに、トランジスタＨ１を用いた適切な構成内で、内的に、上記第１
のトランジスタＴ１のドレイン端子Ｄに加えられる供給電圧から生成され、上記
トランジスタＴ１の第１のゲート端子Ｇ１に供給される。
Ｔ１における第１のゲート端子Ｇ１に供給される。これらの信号が上記トランジ
スタＴ１により最大に増幅されるためには、所定のＤＣ電圧を上記第１のゲート
端子Ｇ１に加えることによって、上記トランジスタＴ１を、適当な動作基点にセ
ットしなければならない。本実施例（betrachteten）においては、この目的に必
要とされるＤＣ電圧（例えば、１．５Ｖ）は、上記抵抗ＲH1、ＲE1a、および、
ＲE1b、並びに、トランジスタＨ１を用いた適切な構成内で、内的に、上記第１
のトランジスタＴ１のドレイン端子Ｄに加えられる供給電圧から生成され、上記
トランジスタＴ１の第１のゲート端子Ｇ１に供給される。
【００２４】
上記第１のトランジスタＴ１のゲート端子Ｇ１でのＤＣ電圧が、理想的な値（
例えば、上記１．５Ｖ）から外れるのであれば、上記トランジスタＴ１は、第１
に、もはや上記トランジスタＴ１に供給されるＲＦ信号を最大に増幅しないだけ
でなく、最後には（例えば、ＤＣ電圧が０．５Ｖ以下となった場合）、もはや上
記ＲＦ信号をまったく増幅しない。
例えば、上記１．５Ｖ）から外れるのであれば、上記トランジスタＴ１は、第１
に、もはや上記トランジスタＴ１に供給されるＲＦ信号を最大に増幅しないだけ
でなく、最後には（例えば、ＤＣ電圧が０．５Ｖ以下となった場合）、もはや上
記ＲＦ信号をまったく増幅しない。
【００２５】
上記端子Ｅ２を介して入力される、増幅される信号は、上記第２のトランジス
タＴ２における第１のゲート端子Ｇ１に供給される。これらの信号が上記トラン
ジスタＴ２により最大に増幅されるためには、所定のＤＣ電圧を上記第１のゲー
ト端子Ｇ１に適用することにより、上記トランジスタＴ２を、また、適切な動作
基点にセットしなければならない。本実施例（betrachteten）においては、この
目的に必要とされるＤＣ電圧（例えば、１．５Ｖ）は、上記抵抗ＲH2、ＲE2a、
および、ＲE2b、並びに、トランジスタＨ２を用いた適切な構成内で、内的に、
上記第２のトランジスタＴ２のドレイン端子Ｄに加えられる供給電圧から生成さ
れ、上記トランジスタＴ２の第１のゲート端子Ｇ１に供給される。
タＴ２における第１のゲート端子Ｇ１に供給される。これらの信号が上記トラン
ジスタＴ２により最大に増幅されるためには、所定のＤＣ電圧を上記第１のゲー
ト端子Ｇ１に適用することにより、上記トランジスタＴ２を、また、適切な動作
基点にセットしなければならない。本実施例（betrachteten）においては、この
目的に必要とされるＤＣ電圧（例えば、１．５Ｖ）は、上記抵抗ＲH2、ＲE2a、
および、ＲE2b、並びに、トランジスタＨ２を用いた適切な構成内で、内的に、
上記第２のトランジスタＴ２のドレイン端子Ｄに加えられる供給電圧から生成さ
れ、上記トランジスタＴ２の第１のゲート端子Ｇ１に供給される。
【００２６】
上記第２のトランジスタＴ２のゲート端子Ｇ１でのＤＣ電圧が、理想的な値（
例えば、上記１．５Ｖ）から外れるのであれば、上記トランジスタＴ２は、第１
に、もはや上記トランジスタＴ２に供給されるＲＦ信号を最大に増幅しないだけ
でなく、最後には（例えば、ＤＣ電圧が０．５Ｖ以下となった場合）、もはや上
記ＲＦ信号をまったく増幅しない。
例えば、上記１．５Ｖ）から外れるのであれば、上記トランジスタＴ２は、第１
に、もはや上記トランジスタＴ２に供給されるＲＦ信号を最大に増幅しないだけ
でなく、最後には（例えば、ＤＣ電圧が０．５Ｖ以下となった場合）、もはや上
記ＲＦ信号をまったく増幅しない。
【００２７】
本実施例の構成（betrachteten Anordnung）においては、特に、上記トランジ
スタＳ１によって、上記トランジスタＴ１またはトランジスタＴ２のどちらか一
方だけが、そこへ供給される信号を増幅することが確実となる。これは、 ・上記第１のトランジスタＴ１が上記端子Ｅ１を介して入力される信号を増幅す
ることを可能とするＤＣ電圧が、上記第１のトランジスタＴ１における第１のゲ
ート端子Ｇ１で存在するとき、上記第２のトランジスタＴ２における第１のゲー
ト端子Ｇ１でのＤＣ電圧は、上記端子Ｅ２を介して入力される信号を増幅できな
いという結果を有する値となり、または、 ・上記第１のトランジスタＴ１における第１のゲート端子Ｇ１でのＤＣ電圧は、
それが上記端子Ｅ１を介して入力される信号を増幅できない結果を有する値にな
るとき、上記第２のトランジスタＴ２における第１のゲート端子Ｇ１でのＤＣ電
圧は、上記第２のトランジスタＴ２が上記端子Ｅ２を介して入力される信号を増
幅できる値のままとなる、 という事実により達成される。
スタＳ１によって、上記トランジスタＴ１またはトランジスタＴ２のどちらか一
方だけが、そこへ供給される信号を増幅することが確実となる。これは、 ・上記第１のトランジスタＴ１が上記端子Ｅ１を介して入力される信号を増幅す
ることを可能とするＤＣ電圧が、上記第１のトランジスタＴ１における第１のゲ
ート端子Ｇ１で存在するとき、上記第２のトランジスタＴ２における第１のゲー
ト端子Ｇ１でのＤＣ電圧は、上記端子Ｅ２を介して入力される信号を増幅できな
いという結果を有する値となり、または、 ・上記第１のトランジスタＴ１における第１のゲート端子Ｇ１でのＤＣ電圧は、
それが上記端子Ｅ１を介して入力される信号を増幅できない結果を有する値にな
るとき、上記第２のトランジスタＴ２における第１のゲート端子Ｇ１でのＤＣ電
圧は、上記第２のトランジスタＴ２が上記端子Ｅ２を介して入力される信号を増
幅できる値のままとなる、 という事実により達成される。
【００２８】
上記トランジスタＳ１は、制御経路と制御端子とを有するスイッチング素子で
ある。上記制御経路は、そのドレイン−ソース間の経路であり、上記制御経路の
スイッチング状態を制御する上記制御端子は、上記トランジスタＳ１のゲート端
子である。上記トランジスタＳ１のゲート端子Ｇは、上述した動作方法が実現さ
れることにより、抵抗ＲE1aおよびＲS1を介して、上記第１のトランジスタＴ１
における第１のゲート端子Ｇ１に接続される。結果として、上記第１のトランジ
スタＴ１における第１のゲート端子Ｇ１でのＤＣ電圧は、上記トランジスタＳ１
のゲート端子にも存在する。これは、上記端子Ｅ１を介して入力されるＲＦ信号
には適用されない。つまり、この信号は、上記抵抗ＲE1aおよびＲS1を通過する
ことができない。上記トランジスタＳ１のドレイン端子は、上記抵抗ＲE2aを介
して、増幅トランジスタＴ２のゲート端子Ｇ１に接続されている。上記トランジ
スタＳ１のソース端子は、基準接地電位端子０に接続されている。上記トランジ
スタＳ１におけるドレイン−ソース間の経路のスイッチング状態を制御できる上
記制御端子は、抵抗ＲS1を介して、かつ、抵抗ＲE1aをも介して、増幅トランジ
スタＴ１のゲート端子Ｇ１に接続される。
ある。上記制御経路は、そのドレイン−ソース間の経路であり、上記制御経路の
スイッチング状態を制御する上記制御端子は、上記トランジスタＳ１のゲート端
子である。上記トランジスタＳ１のゲート端子Ｇは、上述した動作方法が実現さ
れることにより、抵抗ＲE1aおよびＲS1を介して、上記第１のトランジスタＴ１
における第１のゲート端子Ｇ１に接続される。結果として、上記第１のトランジ
スタＴ１における第１のゲート端子Ｇ１でのＤＣ電圧は、上記トランジスタＳ１
のゲート端子にも存在する。これは、上記端子Ｅ１を介して入力されるＲＦ信号
には適用されない。つまり、この信号は、上記抵抗ＲE1aおよびＲS1を通過する
ことができない。上記トランジスタＳ１のドレイン端子は、上記抵抗ＲE2aを介
して、増幅トランジスタＴ２のゲート端子Ｇ１に接続されている。上記トランジ
スタＳ１のソース端子は、基準接地電位端子０に接続されている。上記トランジ
スタＳ１におけるドレイン−ソース間の経路のスイッチング状態を制御できる上
記制御端子は、抵抗ＲS1を介して、かつ、抵抗ＲE1aをも介して、増幅トランジ
スタＴ１のゲート端子Ｇ１に接続される。
【００２９】
上記トランジスタＳ１は、その上、
・上記端子Ｅ１を介して入力される信号を増幅するために、上記トランジスタＴ
１の第１のゲート端子Ｇ１で確立されるべきＤＣ電圧により、オン状態にされ、 ・上記トランジスタが、もはや上記端子Ｅ１を介して入力される信号を増幅しな
いＤＣ電圧により、オフ状態にされる、 といった方法で構成される。
１の第１のゲート端子Ｇ１で確立されるべきＤＣ電圧により、オン状態にされ、 ・上記トランジスタが、もはや上記端子Ｅ１を介して入力される信号を増幅しな
いＤＣ電圧により、オフ状態にされる、 といった方法で構成される。
【００３０】
上記トランジスタＳ１がオン状態であれば、そしてある限り、上記第２のトラ
ンジスタＴ２における第１のゲート端子Ｇ１は、上記抵抗ＲE2aとトランジスタ
Ｓ１とを介して、上記接地端子０に接続される。結果として、上記第２のトラン
ジスタＴ２における第１のゲート端子で確立されたＤＣ電圧は、上記端子Ｅ２を
介して入力される信号が上記トランジスタＴ２により増幅されない（増幅され得
ない）という結果を有する値にまで下がる。
ンジスタＴ２における第１のゲート端子Ｇ１は、上記抵抗ＲE2aとトランジスタ
Ｓ１とを介して、上記接地端子０に接続される。結果として、上記第２のトラン
ジスタＴ２における第１のゲート端子で確立されたＤＣ電圧は、上記端子Ｅ２を
介して入力される信号が上記トランジスタＴ２により増幅されない（増幅され得
ない）という結果を有する値にまで下がる。
【００３１】
上記トランジスタＳ１がオフ状態であれば、そしてある限り、上記第２のトラ
ンジスタＴ２における第１のゲート端子Ｇ１において、上記端子Ａ２を介して入
力される供給電圧から生じるＤＣ電圧は、その値をもとのままに保ち、その結果
、上記トランジスタＴ２は、上記端子Ｅ２を介して入力される信号を増幅できる
。
ンジスタＴ２における第１のゲート端子Ｇ１において、上記端子Ａ２を介して入
力される供給電圧から生じるＤＣ電圧は、その値をもとのままに保ち、その結果
、上記トランジスタＴ２は、上記端子Ｅ２を介して入力される信号を増幅できる
。
【００３２】
上記第１のトランジスタＴ１における第１のゲート端子Ｇ１でのＤＣ電圧が、
もはや上記第１のトランジスタＴ１が上記端子Ｅ１を介して入力される信号を増
幅しない（もはや、対応する動作基点調整のために上述した信号を増幅できない
）という結果を有する値にまでなるために、上記端子Ｅ１は、スイッチを介して
、または、その他の望ましい方法にて、直流電流端子における接地電位に引き寄
せられる。結果として、上記第１のトランジスタＴ１における第１のゲート端子
Ｇ１で確立されたＤＣ電圧は、上記端子Ｅ１を介して入力される信号が、上記ト
ランジスタＴ１によって増幅されなく（増幅され得なく）、かつ、上記トランジ
スタＳ２が停止する（sperrt）、という結果を有する値まで下がる。
もはや上記第１のトランジスタＴ１が上記端子Ｅ１を介して入力される信号を増
幅しない（もはや、対応する動作基点調整のために上述した信号を増幅できない
）という結果を有する値にまでなるために、上記端子Ｅ１は、スイッチを介して
、または、その他の望ましい方法にて、直流電流端子における接地電位に引き寄
せられる。結果として、上記第１のトランジスタＴ１における第１のゲート端子
Ｇ１で確立されたＤＣ電圧は、上記端子Ｅ１を介して入力される信号が、上記ト
ランジスタＴ１によって増幅されなく（増幅され得なく）、かつ、上記トランジ
スタＳ２が停止する（sperrt）、という結果を有する値まで下がる。
【００３３】
上記の方法では、専用の切り替え端子を設けることなく、上記トランジスタＴ
１およびＴ２のうち、常に１つのトランジスタが、入力信号を増幅する状態にあ
る、という状況を実現することができる。
１およびＴ２のうち、常に１つのトランジスタが、入力信号を増幅する状態にあ
る、という状況を実現することができる。
【００３４】
専用の切り替え端子を不要とすることができることにより、上記構成を最小の
経費で実現できる。同時に、上記増幅器は、どんな方法においても一切妨害され
ない。
経費で実現できる。同時に、上記増幅器は、どんな方法においても一切妨害され
ない。
【００３５】
完全さゆえに、上記端子Ａ１およびＡ２の二重の機能（供給電圧の送り込み、
および、増幅された信号の出力）は、いかなる問題も引き起こさないということ
を注目すべきである。上記供給電圧は、その上流側で接続されたコイル（図示し
ない）を介して、上記端子Ａ１およびＡ２に供給されるＤＣ電圧である。それに
対して、上記増幅された信号は、上記端子Ａ１およびＡ２とその上流側で接続さ
れたコイルとの間にて電圧がタップで下げられ（abgegriffen）、かつ、（好ま
しくは、コンデンサを介して）接続されるＲＦ信号である。上記供給電圧と増幅
された信号とは、お互いに影響を及ぼすことはなく、どんな問題もなく、互いに
分離されている。
および、増幅された信号の出力）は、いかなる問題も引き起こさないということ
を注目すべきである。上記供給電圧は、その上流側で接続されたコイル（図示し
ない）を介して、上記端子Ａ１およびＡ２に供給されるＤＣ電圧である。それに
対して、上記増幅された信号は、上記端子Ａ１およびＡ２とその上流側で接続さ
れたコイルとの間にて電圧がタップで下げられ（abgegriffen）、かつ、（好ま
しくは、コンデンサを介して）接続されるＲＦ信号である。上記供給電圧と増幅
された信号とは、お互いに影響を及ぼすことはなく、どんな問題もなく、互いに
分離されている。
【００３６】
その上に、上記の構成は、明らかに、上記した切り替えの基礎となる原理を実
現するための唯一の可能性を表すものではない。これは、当然明白であり、例に
よる立証を必要としない。
現するための唯一の可能性を表すものではない。これは、当然明白であり、例に
よる立証を必要としない。
【００３７】
この場合における本実施例（betrachteten）の構成に関しては、
・上記トランジスタＴ１およびＴ２の第１のゲート端子でのＤＣ電圧は、もとも
と、上記トランジスタＴ１およびＴ２が増幅される信号を増幅できない値を有し
ているかもしれなく、および／もしくは、上記トランジスタＴ１およびＴ２が増
幅される信号を増幅できるために、上記トランジスタＴ１およびＴ２の第１のゲ
ート端子に加えられなければならないＤＣ電圧は、また、上記端子Ｅ１を介して
入力され、または、上記トランジスタＳ１または幾つかの他の方法により生成さ
れ、および／または、相当するゲート端子を通じて切り替えられ、 ・上記第２のトランジスタの動作に決定的に重要となるべき、上記第１のトラン
ジスタにおける第１のゲート端子で確立されるＤＣ電圧のレベルは、欠くことの
できないものではなく、むしろ、加えて、または、代わりとして、他の条件（例
えば、上記第１のトランジスタＴ１における第１のゲート端子での電圧に関する
時間推移および／または周波数）を考慮することも可能であり、 ・上記抵抗ＲH1およびＲH2と、トランジスタＨ１およびＨ２との代わりに、電流
を印加する他の方法の使用も可能であり（電流の鏡映（Stromspiegelung）は、
上記抵抗ＲH1およびＲH2の下流に接続された上記トランジスタＨ１およびＨ２で
なされる）、および、 ・上記抵抗ＲE1a≪（ＲE1b＋ＲH1）を満たすならば、上記抵抗ＲE1a、ＲE2a、お
よび、ＲS1は、値が０Ωと仮定することもできる、 ということを注目すべきである。
と、上記トランジスタＴ１およびＴ２が増幅される信号を増幅できない値を有し
ているかもしれなく、および／もしくは、上記トランジスタＴ１およびＴ２が増
幅される信号を増幅できるために、上記トランジスタＴ１およびＴ２の第１のゲ
ート端子に加えられなければならないＤＣ電圧は、また、上記端子Ｅ１を介して
入力され、または、上記トランジスタＳ１または幾つかの他の方法により生成さ
れ、および／または、相当するゲート端子を通じて切り替えられ、 ・上記第２のトランジスタの動作に決定的に重要となるべき、上記第１のトラン
ジスタにおける第１のゲート端子で確立されるＤＣ電圧のレベルは、欠くことの
できないものではなく、むしろ、加えて、または、代わりとして、他の条件（例
えば、上記第１のトランジスタＴ１における第１のゲート端子での電圧に関する
時間推移および／または周波数）を考慮することも可能であり、 ・上記抵抗ＲH1およびＲH2と、トランジスタＨ１およびＨ２との代わりに、電流
を印加する他の方法の使用も可能であり（電流の鏡映（Stromspiegelung）は、
上記抵抗ＲH1およびＲH2の下流に接続された上記トランジスタＨ１およびＨ２で
なされる）、および、 ・上記抵抗ＲE1a≪（ＲE1b＋ＲH1）を満たすならば、上記抵抗ＲE1a、ＲE2a、お
よび、ＲS1は、値が０Ωと仮定することもできる、 ということを注目すべきである。
【００３８】
これとは無関係に、加えて、または、代わりとして、存在する端子の他の端子
を介して入力される電圧または信号に依存して（例えば、上記端子Ｇ２を介して
入力される電圧に依存して）、および／または、内部の信号に依存して、および
／または、内部および／または外部の信号の論理結合に依存して、上記トランジ
スタＴ１およびＴ２のゲート端子のＤＣ電圧が変えられるようになされている。
を介して入力される電圧または信号に依存して（例えば、上記端子Ｇ２を介して
入力される電圧に依存して）、および／または、内部の信号に依存して、および
／または、内部および／または外部の信号の論理結合に依存して、上記トランジ
スタＴ１およびＴ２のゲート端子のＤＣ電圧が変えられるようになされている。
【００３９】
上述した構成は、実施上の具現化の詳細とは無関係に、上記増幅器間の切り替
え（この場合においては、上記トランジスタＴ１およびＴ２によって形づくられ
る）が、最小の経費により、かつ、これらの増幅器を妨害することなく、達成さ
れ得る。
え（この場合においては、上記トランジスタＴ１およびＴ２によって形づくられ
る）が、最小の経費により、かつ、これらの増幅器を妨害することなく、達成さ
れ得る。
【図面の簡単な説明】
【図１】
図は、発明の詳細な説明に示した実施例の構成を示す。
Claims (10)
- 【請求項１】 増幅される信号用の端子（Ｇ１、Ｅ１）を有する第１の増幅器（Ｔ１）と、増
幅される信号用の端子（Ｇ１、Ｅ２）を有する第２の増幅器（Ｔ２）とを備え、
どの場合も、これらのうちの１つの増幅器だけを最大に増幅する構成であって、 スイッチング素子（Ｓ１）を備え、その切り替え経路は、上記増幅器の１つの
増幅器（Ｔ２）における増幅される信号用の端子の１つの端子（Ｇ１、Ｅ１）に
接続され、上記スイッチング素子（Ｓ１）の切り替え経路は、他の増幅器（Ｔ１
）の増幅される信号用の端子（Ｇ１、Ｅ１）での信号によって制御されることを
特徴とする構成。 - 【請求項２】 上記第２の増幅器（Ｔ２）が動作されるための条件は、上記第１の増幅器（Ｔ
１）の入力端子（Ｇ１）で確立された電圧のレベルあるいは推移（Verlauf）で
あることを特徴とする請求項１記載の構成。 - 【請求項３】 上記増幅器（Ｔ１、Ｔ２）によって増幅される信号は、アナログのＡＣ電圧で
あり、かつ、上記第２の増幅器（Ｔ２）が動作されるための条件は、上記第１の
増幅器（Ｔ１）の入力端子（Ｇ１）で確立されたＤＣ電圧のレベルにあることを
特徴とする請求項１又は２に記載の構成。 - 【請求項４】 上記第２の増幅器（Ｔ２）の入力端子（Ｇ１）で確立されたＤＣ電圧は、上記
第１の増幅器（Ｔ１）の入力端子（Ｇ１）で確立されたＤＣ電圧により変化する
ことを特徴とする請求項３記載の構成。 - 【請求項５】 上記ＤＣ電圧は、上記構成内で発生させられ、かつ、上記増幅器（Ｔ１、Ｔ２
）の入力端子（Ｇ１）に加えられることを特徴とする請求項１〜４のいずれか１
項に記載の構成。 - 【請求項６】 内部で発生させられ、かつ、上記増幅器（Ｔ１、Ｔ２）の入力端子（Ｇ１）に
加えられるＤＣ電圧は、増幅されるべき信号を上記増幅器（Ｔ１、Ｔ２）によっ
て増幅できるような値を有することを特徴とする請求項５記載の構成。 - 【請求項７】 上記第１の増幅器（Ｔ１）の入力端子（Ｇ１）で確立されたＤＣ電圧が、上記
第１の増幅器（Ｔ１）により増幅されるべき信号が増幅され得る値を有するとき
、上記第２の増幅器（Ｔ２）の入力端子（Ｇ１）で確立されたＤＣ電圧は、増幅
されるべき信号を上記第２の増幅器（Ｔ２）によっては増幅できない値のままと
なる、もしくは、そのような値となることを特徴とする請求項３〜６の何れか１
項に記載の構成。 - 【請求項８】 上記第１の増幅器（Ｔ１）の入力端子（Ｇ１）で確立されたＤＣ電圧が、上記
第１の増幅器（Ｔ１）が増幅される信号を増幅できない値を有するとき、上記第
２の増幅器（Ｔ２）の入力端子（Ｇ１）で確立されたＤＣ電圧は、増幅されるべ
き信号を上記第２の増幅器（Ｔ２）によって増幅できる値のまま、もしくは、そ
のような値となることを特徴とする請求項３〜７の何れか１項に記載の構成。 - 【請求項９】 上記第１の増幅器（Ｔ１）の入力端子（Ｇ１）で確立されたＤＣ電圧は、上記
第１の増幅器（Ｔ１）により増幅されるべき信号を上記構成に供給するための上
記端子（Ｅ１）を介して、調整可能、あるいは、可変であることを特徴とする請
求項３〜８の何れか１項に記載の構成。 - 【請求項１０】 上記第１および第２の増幅器（Ｔ１、Ｔ２）は、第１および第２のトランジス
タであり、かつ、上記第２のトランジスタが動作されるための条件は、上記第１
のトランジスタのゲート端子で確立された電圧のレベルあるいは推移（Verlauf
）であることを特徴とする請求項１〜９の何れか１項に記載の構成。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19930118 | 1999-06-30 | ||
| DE19930118.2 | 1999-06-30 | ||
| PCT/DE2000/002130 WO2001003291A1 (de) | 1999-06-30 | 2000-06-30 | Anordnung mit einem ersten verstärker und einem zweiten verstärker, von welchen jeweils nur maximal einer verstärken soll |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003504907A true JP2003504907A (ja) | 2003-02-04 |
| JP3495360B2 JP3495360B2 (ja) | 2004-02-09 |
Family
ID=7913156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001508590A Expired - Lifetime JP3495360B2 (ja) | 1999-06-30 | 2000-06-30 | 第１の増幅器と第２の増幅器とを備え、どの場合も、２つの増幅器のうち、１つの増幅器だけを最大に増幅するようになされている構成 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6714068B2 (ja) |
| EP (1) | EP1198880B1 (ja) |
| JP (1) | JP3495360B2 (ja) |
| DE (1) | DE50015752D1 (ja) |
| WO (1) | WO2001003291A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60222607T3 (de) † | 2001-06-08 | 2013-01-03 | Alps Electric Co., Ltd. | Integrierter Fernsehtuner mit Schaltungsanordnung zur Bereichsumschaltung |
| GB2429590A (en) | 2005-08-23 | 2007-02-28 | Zarlink Semiconductor Ltd | Variable delay circuit |
| US20140063882A1 (en) * | 2012-08-30 | 2014-03-06 | Infineon Technologies Austria Ag | Circuit Arrangement with Two Transistor Devices |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3345578A (en) * | 1964-03-09 | 1967-10-03 | Sylvania Electric Prod | Redundant amplifier circuits |
| US3519945A (en) * | 1967-09-05 | 1970-07-07 | Bell Telephone Labor Inc | System for replacing all or part of a faulty amplifier |
| US4417240A (en) * | 1980-05-27 | 1983-11-22 | Rca Corporation | Plural output switched current amplifier as for driving light emitting diodes |
| ATE126412T1 (de) | 1990-05-21 | 1995-08-15 | Siemens Ag | Schaltungsanordnung zur bereichsumschaltung in tunern. |
| BE1007613A3 (nl) * | 1993-10-11 | 1995-08-22 | Philips Electronics Nv | Frekwentiecompensatiecircuit voor stabilisatie van een verschilversterker met kruisgekoppelde transistors. |
| GB2289810A (en) | 1994-05-20 | 1995-11-29 | Microelectronics Tech Inc | An r.f. switch using transistors as switch and gain elements |
| US5541554A (en) * | 1995-03-06 | 1996-07-30 | Motorola, Inc. | Multi-mode power amplifier |
| DE19632872C2 (de) | 1996-08-14 | 1998-08-13 | Siemens Ag | Vorrichtung und Verfahren zum Ansteuern eines kapazitiven Stellgliedes |
| DE19738588B4 (de) | 1997-09-03 | 2004-11-25 | Infineon Technologies Ag | Elektrisches Bauelement mit einer Umhüllung und mit einem in der Umhüllung angeordneten Anschlußbereich und Verfahren zur Herstellung eines solchen elektrischen Bauelements |
| DE19854847C2 (de) * | 1998-11-27 | 2003-07-31 | Vishay Semiconductor Gmbh | Verstärkeranordnung |
-
2000
- 2000-06-30 DE DE50015752T patent/DE50015752D1/de not_active Expired - Lifetime
- 2000-06-30 EP EP00954297A patent/EP1198880B1/de not_active Expired - Lifetime
- 2000-06-30 JP JP2001508590A patent/JP3495360B2/ja not_active Expired - Lifetime
- 2000-06-30 WO PCT/DE2000/002130 patent/WO2001003291A1/de active Application Filing
-
2001
- 2001-12-31 US US10/036,031 patent/US6714068B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1198880B1 (de) | 2009-09-30 |
| EP1198880A1 (de) | 2002-04-24 |
| US6714068B2 (en) | 2004-03-30 |
| DE50015752D1 (de) | 2009-11-12 |
| JP3495360B2 (ja) | 2004-02-09 |
| WO2001003291A1 (de) | 2001-01-11 |
| US20030071685A1 (en) | 2003-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07154158A (ja) | 単一バイアスブロックを有する低電圧ｒｆ増幅器および混合器 | |
| JPH04249411A (ja) | 高性能演算増幅器と増幅方法 | |
| US5721513A (en) | Gain controlled amplification circuit having differential amplifier | |
| JP4405113B2 (ja) | 利得可変増幅回路 | |
| EP0806080B1 (en) | Amplifier | |
| US6919767B2 (en) | Circuit arrangement for low-noise fully differential amplification | |
| JP2003504907A (ja) | 第１の増幅器と第２の増幅器とを備え、どの場合も、２つの増幅器のうち、１つの増幅器だけを最大に増幅するようになされている構成 | |
| US5805006A (en) | Controllable integrator | |
| JP2002521950A (ja) | 増幅出力段 | |
| JPH0818353A (ja) | 演算増幅回路 | |
| JP2515070B2 (ja) | 増幅器 | |
| JPH0712128B2 (ja) | 増幅器 | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| JP4867066B2 (ja) | 増幅回路 | |
| JPH0555490A (ja) | バツフア回路 | |
| JP3144361B2 (ja) | 差動増幅器 | |
| EP1503497B1 (en) | Apparatus and method for converting a fully-differential class-AB input signal to a rail-to-rail single ended output signal | |
| JP2625730B2 (ja) | 高周波増幅装置およびその調整方法 | |
| JP3617704B2 (ja) | 対数増幅器 | |
| JPH0366214A (ja) | 高周波電力増幅回路 | |
| JPS6065607A (ja) | 演算増幅器 | |
| KR100241399B1 (ko) | 모니터의 수평 위상 조정 회로 | |
| JP2000031764A (ja) | 増幅回路 | |
| JPH0332244B2 (ja) | ||
| JPS6148208A (ja) | 自動利得制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031111 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3495360 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |