JPS622774Y2 - - Google Patents

Info

Publication number
JPS622774Y2
JPS622774Y2 JP12417182U JP12417182U JPS622774Y2 JP S622774 Y2 JPS622774 Y2 JP S622774Y2 JP 12417182 U JP12417182 U JP 12417182U JP 12417182 U JP12417182 U JP 12417182U JP S622774 Y2 JPS622774 Y2 JP S622774Y2
Authority
JP
Japan
Prior art keywords
conductor
ground
strip
conductors
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12417182U
Other languages
English (en)
Other versions
JPS58124959U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP12417182U priority Critical patent/JPS58124959U/ja
Publication of JPS58124959U publication Critical patent/JPS58124959U/ja
Application granted granted Critical
Publication of JPS622774Y2 publication Critical patent/JPS622774Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Waveguides (AREA)

Description

【考案の詳細な説明】 本考案はストリツプ線路構造を有する半導体装
置に関する。
マイクロ波帯あるいはそれ以上の周波数帯で増
幅器に使用されるトランジスタはエミツタにリア
クタンス成分特にインダクタンス成分が付加され
ると、不要発振を起すなどの不安定や、利得の低
下あるいは雑音指数の増加などを招くので、エミ
ツタはインダクタンス成分が出来るだけ小さくな
るように接地される。現在マイクロ波帯でマイク
ロストリツプ線路回路を設けている誘電体板に搭
載して使用出来るバイパスコンデンサには良好な
ものがなく、またあつたとしても容量が小さいた
め、逆に低周波領域で不安定になる。そのためト
ランジスタが誘電体板に搭載される場合、上面に
ストリツプ導体を設けている誘電体板にスルホー
ルを設け、エミツタはストリツプ導体及びスルホ
ールのごく小さいインダクタンスを通して下面に
固着されている接地導体に接地される。
マイクロ波帯で多く使用されているNPN形バ
イポーラトランジスタは、上述の理由により、エ
ミツタが高周波的に、直流的に接地電位となるの
で、トランジスタに供給するバイアス電圧は必然
的にプラス電圧になる。
しかしながら地上で使用されている装置にはマ
イナス電圧を使用しているものも多く、トランジ
スタにプラス電圧を供給するためにはDC−CDコ
ンバータ、場合によつては電圧安定化器なども必
要になり、装置として複雑かつ高価なものにな
る。
本考案の目的は、上述の欠点を除去することに
あり、NPN形バイポーラトランジスタの場合で
も、バイアス電圧としてマイナス電圧が使用でき
るマイクロストリツプ線路構造を有する半導体装
置を提供することにある。
通常のマイクロストリツプ線路回線は、上面に
回路を構成するストリツプ導体を有し下面に面導
体を有する誘電体板と、この誘電体板に固着され
た接地導体とからなつている。
本考案によるマイクロストリツプ線路構造を有
する半導体装置上面に半導体素子とストリツプ導
体を有し下面に面導体を有する誘電体板と、この
誘電体板の下側に設置される接地導体と、前記誘
電体板下面の面導体と前記接地導体との間に設け
られた誘電体膜と、前記面導体を通して前記半導
体素子に電源電圧を供給する手段とよりなつてい
る。そして面導体と誘電体膜と接地導体は高容量
を形成するため、面導体は高周波的に接地導体と
同電位の接地電位となり、通常のマイクロストリ
ツプ線路回路と同等となる。更に面導体は直流的
に接地導体から浮いているため面導体に直流電圧
を供給することが出来る。
以下図面に従つて詳細に説明する。
第1図は従来例のマイクロストリツプ線路回路
の断面図、第2図の本考案を実施した場合の第1
の実施例のマイクロストリツプ線路回路の断面
図、第3図は本考案を実施した場合の第2の実施
例のマイクロストリツプ線路回路の断面図であ
る。
各図面の相応する部分には同一番号を付してあ
る。第1図において、1はトランジスタ、11お
よび12はトランジスタ1の2個のエミツタリー
ド、2は誘電体板、3は接地導体、40,41,
42,43および44は誘電体板2の上面に設け
られたストリツプ導体で、41と42,43と4
4はそれぞれ後述するところより明らかなように
面導体5を介して電気的に接続されている。エミ
ツタリード11はストリツプ導体42に、エミツ
タリード12はストリツプ導体43にそれぞれ半
田などで接着されている。5は誘電体板2の下面
に設けられた面導体で、断面図のため51,52
および53の記号で分けられているが、電気的に
接続されている。面導体5は接地導体3に接触し
ている。61および62はスルホールで、ストリ
ツプ導体41および42はスルホール61の穴内
面導体を通じて、ストリツプ導体43および44
はスルホール62の穴内面導体を通じて、それぞ
れ面導体5に電気的に接続されている。第1図の
従来例の場合、トランジスタ1のエミツタリード
11はストリツプ導体42、スルホール61の穴
内面導体、面導体5を経て接地導体3に電気的に
接続される。またエミツタリード12はストリツ
プ導体43、スルホール62の穴内面導体、面導
体5を経て接地導体3に電気的に接続される。
トランジスタ1にマイクロ波帯で多く使用され
ているNPN形バイポーラトランジスタを用いる
と、エミツタが高周波的に直流的に接地導体3と
同電位の接地電位となるので、トランジスタ1に
供給されるバイアス電圧は必然的にプラス電圧と
なる。
しかしながら、装置の関係から供給される電圧
がマイナス電圧になることも多く、トランジスタ
1にプラス電圧を供給するためにはDC−DCコン
バータ、場合によつては電圧安定化器なども必要
になり、装置として複雑かつ高価なものになる。
本考案の目的はNPN形バイポーラトランジス
タの場合でも、バイアス電圧としてマイナス電圧
が使用できるマイクロストリツプ線路回路を提供
することにある。
第2図は本考案を実施した場合の第1の実施例
のマイクロストリツプ線路回路の断面図である。
第2図において、1はトランジスタ、11およ
び12はトランジスタ1の2個のエミツタリー
ド、2は誘電体板、3は接地導体、40,41,
42,43および44は誘電体板2の上面に設け
られたストリツプ導体で、41と42,43と4
4はそれぞれ後述するところより明らかなように
電気的に接続されている。エミツタリード11は
ストリツプ導体42に、エミツタリード12はス
トリツプ導体43にそれぞれ半田などで接着され
ている。5は誘電体板2の下面に設けられた面導
体で、断面図のため51,52および53の記号
で分けられているが、電気的に接続されている。
61および62はスルホールで、ストリツプ導体
42はスルホール61の穴内面導体を通じて、ス
トリツプ導体43はスルホール62の穴内面導体
を通じてそれぞれ面導体5に電気的に接続されて
いる。7は誘電体膜で、面導体5と接地導体3の
間に密着されている。
第2図の本考案実施例の場合、面導体5と誘電
体膜7と接地導体3の間で高容量を形成せしめる
ことにより、面導体5は高周波的に接地導体3と
同電位の接地電位となり、第1図の従来例のマク
ロストリツプ線路回路と同等になる。
更に面導体5は直流的に接地導体3から浮いて
いるため、面導体5にマイナスの直流電圧を供給
することができる。即ち面導体5に接続されてい
るエミツタリード11および12にマイナスの直
流電圧が供給できるならば、トランジスタ1にマ
イナスのバイアス電圧の供給が可能になる。
面導体5を高周波的に接地導体3と同電位の接
地電位にするためには、面導体5と誘電体膜7と
接地導体3で形成する容量の単位容量が、ストリ
ツプ導体40と誘電体板2と面導体5で形成する
容量の単位容量の少なくとも10倍は必要であり、
誘電体膜7は上述の条件を満足するように材質、
厚さなどが選択される。
第3図は本考案を実施した場合の第2の実施例
のマイクロストリツプ線路を有する半導体装置の
断面図で、2個以上のトランジスタを使用すると
き、それぞれのエミツタに後述するところより明
らかなように別々のバイアス電圧を供給できる構
造である。
第3図において、1および9はトランジスタ、
11および12はトランジスタ1の2個のエミツ
タリード、91および92はトランジスタ9の2
個のエミツタリード、2は誘電体板、3は接地導
体、40,41,42,43,44,45,4
6,47および48はストリツプ導体で、41と
42,43と44,45と46,47と48はそ
れぞれ電気的に接続されている。
エミツタリード11,12,91および92は
ストリツプ導体42,43,46および47にそ
れぞれ半田などで接着されている。5および8は
誘電体板2の下面に相互間では互いに絶縁された
状態で設けられた面導体で、面導体5は断面図の
ため51,52および53の記号で分けられてい
るが、電気的に接続されている。面導体8は断面
図のため81,82および83の記号で分けられ
ているが、電気的に接続されている。面導体5と
8はそれぞれの端部側面53と81の間で切断さ
れている。61,62,63および64はスルホ
ールで、ストリツプ導体42はスルホール61の
穴内面導体を通じて、ストリツプ導体43はスル
ホール62の穴内面導体を通じてそれぞれ面導体
5に電気的に接続されている。ストリツプ導体4
6はスルホール63の穴内面導体を通じて、スト
リツプ導体47はスルホール64の穴内面導体を
通じてそれぞれ面導体8に電気的に接続されてい
る。
7は誘電体膜で、面導体5および8と接地導体
3の間に密着されている。本考案の場合、面導体
5および8と誘電体膜7と接地導体3の間で高容
量を形成せしめることにより面導体5および8は
高周波的に接地導体3と同電位の接地電位とな
り、第1図の従来例のマイクロストリツプ線路回
路と同等になる。更に面導体5および8は直流的
に接地導体3から浮いているため、面導体5およ
び8にマイナスのバイアス電圧を供給することが
できる。また面導体5と8は切断されているた
め、面導体5と8には別々のマイナスのバイアス
電圧が供給でき、トランジスタ1と7に異なつた
バイアス電圧の供給が可能になる。
面導体5および8を高周波的に接地導体3と同
電位の接地電位にするためには、面導体5および
8と誘電体膜7と接地導体3で形成する容量の単
位容量が、ストリツプ導体40と誘電体板2と面
導体5で形成する容量の単位容量の少なくとも10
倍は必要であり、誘電体膜7は上述の条件を満足
するように、材質、厚さなどが選択される。
誘電体膜7は面導体5および8に重ねて二酸化
硅素(SiO2)などを蒸着して形成、あるいはマイ
カ、テフロンなどの薄膜を面導体5および8と接
地導体3の間にはさんで形成、あるいは接地導体
3の上面に誘電損失の少ない絶縁物を塗装あるい
は印刷して形成する。
以上第1、第2の実施例で述べたように、本考
案は面導体と接地導体の間に誘電体膜を設けて高
容量を形成せしめることにより、高周波的に面導
体を接地電位にし、直流的に面導体を接地電位か
ら浮かせたマイクロストリツプ線路回路の構造を
得、それによつて不要インダクタンスをできる限
り生じさせないようにした上でトランジスタに所
望の電圧(+,−あるいはGND)を印加できるよ
うにしたものである。
本考案は装置の電圧がマイナス電圧のときで
も、NPN形バイポーラトランジスタをそのまま
使用でき、また装置の電圧がプラス電圧のときで
も、PNP形バイポーラトランジスタをそのまま使
用できて非常に有用である。
また本考案は電界効果トランジスタなどのよう
に、プラス電圧とマイナス電圧の2つのバイアス
電圧が必要なときも、1つのバイアス電圧だけに
することができて有用である。
また実施例では面導体を接地導体から直流的に
浮かせた場合について述べたが、面導体と接地導
体を短絡することにより、直流的かつ高周波的に
面導体を接地導体と同電位の接地電位にすること
ができることは言うまでもない。
【図面の簡単な説明】
第1図は従来例のマイクロストリツプ線路をも
つ半導体装置の断面図、第2図は本考案を実施し
た場合の第1の実施例のマイクロストリツプ線路
をもつ半導体装置の断面図、第3図は本考案を実
施した場合の第2の実施例のマイクロストリツプ
線路をもつ半導体装置の断面図である。 なお図面において、1,9はトランジスタ、2
は誘電体板、3は接地導体、40〜48はストリ
ツプ導体、5,8は面導体、61〜64はスルホ
ール、7は誘電体膜である。

Claims (1)

    【実用新案登録請求の範囲】
  1. 表面にストリツプ線路を有し、裏面に面導体を
    有する誘電体基板と、この誘電体基板の表面に取
    り付けられた半導体素子と、前記誘電体基板が載
    置された接地導体と、この接地導体と前記誘電体
    基板の前記面導体との間に設けられた誘電体膜
    と、前記面導体を通して前記半導体素子に電源電
    圧を供給する通電体とを有することを特徴とする
    ストリツプ線路構造を有する半導体装置。
JP12417182U 1982-08-16 1982-08-16 ストリツプ線路構造を有する半導体装置 Granted JPS58124959U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12417182U JPS58124959U (ja) 1982-08-16 1982-08-16 ストリツプ線路構造を有する半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12417182U JPS58124959U (ja) 1982-08-16 1982-08-16 ストリツプ線路構造を有する半導体装置

Publications (2)

Publication Number Publication Date
JPS58124959U JPS58124959U (ja) 1983-08-25
JPS622774Y2 true JPS622774Y2 (ja) 1987-01-22

Family

ID=30101344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12417182U Granted JPS58124959U (ja) 1982-08-16 1982-08-16 ストリツプ線路構造を有する半導体装置

Country Status (1)

Country Link
JP (1) JPS58124959U (ja)

Also Published As

Publication number Publication date
JPS58124959U (ja) 1983-08-25

Similar Documents

Publication Publication Date Title
JPH046222Y2 (ja)
JPS6244418B2 (ja)
JPH0365016B2 (ja)
JPH0345563B2 (ja)
JPS622774Y2 (ja)
JPH08236698A (ja) 半導体装置
JP2874596B2 (ja) モノリシック電圧制御発振器
JPH02279003A (ja) トランジスタ式超高周波発振器
JPH0328517Y2 (ja)
JPS61230333A (ja) 集積回路
JP2000188373A (ja) スパイラルインダクター
JPH066600Y2 (ja) 高周波回路装置
JPH04296103A (ja) 高周波半導体混成集積回路装置
JPS6352301U (ja)
JPS61224348A (ja) 半導体集積回路装置
JPH0249733Y2 (ja)
JP2522478Y2 (ja) 印刷配線板
JP3168969B2 (ja) 電界効果トランジスタおよび集積回路、電界効果トランジスタあるいは集積回路の製造方法
JPS622773Y2 (ja)
JP2003142587A (ja) 高周波用半導体装置
JPH0321857U (ja)
JPH05211279A (ja) 混成集積回路
JPS595979Y2 (ja) マイクロ波装置用パツケ−ジ
JPH0445247Y2 (ja)
JPS62150903A (ja) 高周波混成集積回路装置