JPS61206304A - トランジスタ集積回路 - Google Patents
トランジスタ集積回路Info
- Publication number
- JPS61206304A JPS61206304A JP60046519A JP4651985A JPS61206304A JP S61206304 A JPS61206304 A JP S61206304A JP 60046519 A JP60046519 A JP 60046519A JP 4651985 A JP4651985 A JP 4651985A JP S61206304 A JPS61206304 A JP S61206304A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- high frequency
- type
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はトランジスタ集積回路に係り、特に高周波増幅
回路の広範囲な出力制御に好適な、集積増幅回路に関す
る。
回路の広範囲な出力制御に好適な、集積増幅回路に関す
る。
従来から、バイアスを変化させて利得を変化させる方法
は、受信機の増幅回路等で広く使われている。（１子回
路大事典、６．１２．Ｐ６０Ｍ文堂新光社）しかし、こ
れらの回路では、成力増幅回路に適用することは考えら
れておらず、十分な出力制御範囲が得られなかった。
は、受信機の増幅回路等で広く使われている。（１子回
路大事典、６．１２．Ｐ６０Ｍ文堂新光社）しかし、こ
れらの回路では、成力増幅回路に適用することは考えら
れておらず、十分な出力制御範囲が得られなかった。
本発明の目的は広範囲な出力制御が可能なトランジスタ
集積増幅回路を提供することにある。
集積増幅回路を提供することにある。
一般に高周波増・嘔回路において、入出力回路の―イは
、高周波出力あるいは効率が最大になるように行なわれ
る。その場会、第１図の４口く直流バイアスを増加させ
ると、一定の高周波人力に対しては上記出力が増加する
。
、高周波出力あるいは効率が最大になるように行なわれ
る。その場会、第１図の４口く直流バイアスを増加させ
ると、一定の高周波人力に対しては上記出力が増加する
。
本発明はこの原理全筐い、バイアス回路にカレントミラ
ー回路を用い広範囲なバイアス弯化を可能にしたもので
ある。そのため広範囲な出力制御が可能になっている。
ー回路を用い広範囲なバイアス弯化を可能にしたもので
ある。そのため広範囲な出力制御が可能になっている。
以下、本発明の一実施例を図によシ説明する。
第２図は本発明の基本回路を示す。Ａ端子、Ｂ端子がそ
れぞれ、高周波入力、出力端子になっている。Ｑｌは高
周波成力増幅段のトランジスタで、Ｃ２はＱｌとチャネ
ル幅以外は同一形状のトランジスタであるが、チャネル
幅がＱｌのｌ／ｎ倍になっている。几１．几２．Ｃ１か
らなる回路は高周波フィルターで、Ａ端子から入る高周
波入力に対し高インピーダンスを示すようになっている
。Ｃ端子・アース間に流れるＱｌのバイアス電流（ｒｏ
）はカレントミラー回路の原理により、Ｄ端子・アース
間に流す底流（Ｉｎ ）のｎ倍となる。し九がってＱｌ
のバイアス電流をｌ ／ｎ倍の電流で制御することがで
き、第１図のバイアス電流・出力特性にしたがって出力
を制御することができる。
れぞれ、高周波入力、出力端子になっている。Ｑｌは高
周波成力増幅段のトランジスタで、Ｃ２はＱｌとチャネ
ル幅以外は同一形状のトランジスタであるが、チャネル
幅がＱｌのｌ／ｎ倍になっている。几１．几２．Ｃ１か
らなる回路は高周波フィルターで、Ａ端子から入る高周
波入力に対し高インピーダンスを示すようになっている
。Ｃ端子・アース間に流れるＱｌのバイアス電流（ｒｏ
）はカレントミラー回路の原理により、Ｄ端子・アース
間に流す底流（Ｉｎ ）のｎ倍となる。し九がってＱｌ
のバイアス電流をｌ ／ｎ倍の電流で制御することがで
き、第１図のバイアス電流・出力特性にしたがって出力
を制御することができる。
第３図に第２図の回路を集積化した構造の断面を示す。
高濃度Ｐ型層２は、Ｐ型エピタキシャル層を貫通して半
導体基板１に達するように深く拡散させる。このことに
よって前記２領域と高濃度Ｎ型拡散層４ｂとで形成され
るＰＮ接合容量の９１％め、バイパスコンデンサとして
の効率を上げることができる。抵抗体７はゲート６と同
一の材料で作ることができ、高周波用としてモリブデン
を用いたが、ポリシリコン等を使うことも可能である。
導体基板１に達するように深く拡散させる。このことに
よって前記２領域と高濃度Ｎ型拡散層４ｂとで形成され
るＰＮ接合容量の９１％め、バイパスコンデンサとして
の効率を上げることができる。抵抗体７はゲート６と同
一の材料で作ることができ、高周波用としてモリブデン
を用いたが、ポリシリコン等を使うことも可能である。
この抵抗は半導体中に作る拡散層抵抗と比較して寄生容
量が小さく、高周波用途に向いている。以上のように出
力素子とそのバイアス回路を集積化し一体化したことに
より、小差で広範囲の出力制御が容易な米子を提供する
ことができる。
量が小さく、高周波用途に向いている。以上のように出
力素子とそのバイアス回路を集積化し一体化したことに
より、小差で広範囲の出力制御が容易な米子を提供する
ことができる。
第４図に高域遮断回路にＬＣ回路を用いた実施例を示す
。第４図において、点線で囲まれた部分以外は第３図と
同一なので点線内の構造ｆ：ｉｇｓ図に示す。Ｌｌはモ
リブデン膜でスパイラルコイルを形成した。Ｃ２は第１
層アルミ膜８と第２層アルミ膜９およびモリブデンゲー
トの容量を使っている。この構造はＣ２の容量を大きく
取れると同時に、モリブデン膜６と半導体基板１間で０
３を形成している利点がるる。周波数を８３５ ＮＩＨ
ｚで設計すると、第５図（ａ）の寸法１．さ２００μｍ
。
。第４図において、点線で囲まれた部分以外は第３図と
同一なので点線内の構造ｆ：ｉｇｓ図に示す。Ｌｌはモ
リブデン膜でスパイラルコイルを形成した。Ｃ２は第１
層アルミ膜８と第２層アルミ膜９およびモリブデンゲー
トの容量を使っている。この構造はＣ２の容量を大きく
取れると同時に、モリブデン膜６と半導体基板１間で０
３を形成している利点がるる。周波数を８３５ ＮＩＨ
ｚで設計すると、第５図（ａ）の寸法１．さ２００μｍ
。
６１３１５０μｍ、４３シ３μｍとなった。以上の回路
により、特性のよい高域遮断回路を構成することができ
た。ここで第５図（ｂ）は第５図（ａ） Ｋ示す回路部
分のｖＲｒＭ図である。
により、特性のよい高域遮断回路を構成することができ
た。ここで第５図（ｂ）は第５図（ａ） Ｋ示す回路部
分のｖＲｒＭ図である。
本発明によれば、バイアス電流によシ高周波出力電力を
広範囲に制御できる効果がある。
広範囲に制御できる効果がある。
第１図はバイアス電流と高周波出力の関係を示すグラフ
、第２図は本発明の基本回路図、第３図は本発明の基本
回路を集積化した実施例の断面構造図、第４図は高域Ｊ
ｇＦｆｒ回路にＬＣ回路を用いた実施例を示す回路図、
第５図は、第４図のＬＣ回路を集積化した実施例の平面
構造図（ａ）と断面構造図（ｂ）である。 Ａ・・・高周波入力端子、Ｂ・・・筒周波出力端子、Ｃ
・・・１源端子、Ｄ・・・バイアス制御用（源端子、Ｑ
ｌ・・・高周波出力用ｐｇＴ、Ｑ２・・・バイアス用Ｐ
ＥＴ。 几１および几２・・・高周波用抵抗、Ｃ１・・・高周波
バイパスコンデンサ、１・・・半導体基板、２・・・藁
濃度Ｐ型拡散層、３・・・Ｐをエピタキシャル／Ｌ４ａ
および４ｂ・・・高濃度Ｎ型拡散層、５・・・絶縁膜（
ＳｉＯｚ等）、６・・・モリブデンゲート、７・・・モ
リブデン膜（抵抗体）、訃・・第１＃アルミ電極、９・
・・第２層′ｔＩ ５ 図 Ｃ）
、第２図は本発明の基本回路図、第３図は本発明の基本
回路を集積化した実施例の断面構造図、第４図は高域Ｊ
ｇＦｆｒ回路にＬＣ回路を用いた実施例を示す回路図、
第５図は、第４図のＬＣ回路を集積化した実施例の平面
構造図（ａ）と断面構造図（ｂ）である。 Ａ・・・高周波入力端子、Ｂ・・・筒周波出力端子、Ｃ
・・・１源端子、Ｄ・・・バイアス制御用（源端子、Ｑ
ｌ・・・高周波出力用ｐｇＴ、Ｑ２・・・バイアス用Ｐ
ＥＴ。 几１および几２・・・高周波用抵抗、Ｃ１・・・高周波
バイパスコンデンサ、１・・・半導体基板、２・・・藁
濃度Ｐ型拡散層、３・・・Ｐをエピタキシャル／Ｌ４ａ
および４ｂ・・・高濃度Ｎ型拡散層、５・・・絶縁膜（
ＳｉＯｚ等）、６・・・モリブデンゲート、７・・・モ
リブデン膜（抵抗体）、訃・・第１＃アルミ電極、９・
・・第２層′ｔＩ ５ 図 Ｃ）
Claims (1)
- 【特許請求の範囲】 １、第１の電界効果トランジスタ（以下ＦＥＴと略記）
と、第２のＦＥＴと、前記両ＦＥＴのゲート間を接続す
る回路からなるトランジスタ増幅回路において、第２の
ＦＥＴのソース・ドレイン間に流す電流により、第１Ｆ
ＥＴのゲートバイヤス電圧を変化させ、第１ＦＥＴの出
力電力を制御することを特徴とするトランジスタ集積回
路。 ２、上記両ＦＥＴのゲート間を接続する回路において、
２つの直列に接続した抵抗素子で前記両ＦＥＴのゲート
を接続し、２つの前記抵抗素子の接点に、容量素子の一
端を接続し、他端を接地して、高域遮断回路を形成した
ことを特徴とする特許請求の範囲第１項記載のトランジ
スタ集積回路。 ３、上記抵抗体として絶縁膜上に形成した高抵抗金属材
料を用いることを特徴とする特許請求の範囲第２項記載
のトランジスタ集積回路。 ４、前記容量素子として半導体基板を貫通するように形
成したＰ型または（Ｎ型）領域と前記Ｐ型（またはＮ型
）領域内に形成したＮ型（またはＰ型）拡散層とのＰＮ
接合容量を用いたことを特徴とする特許請求の範囲第２
項記載のトランジスタ集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60046519A JPS61206304A (ja) | 1985-03-11 | 1985-03-11 | トランジスタ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60046519A JPS61206304A (ja) | 1985-03-11 | 1985-03-11 | トランジスタ集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61206304A true JPS61206304A (ja) | 1986-09-12 |
Family
ID=12749519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60046519A Pending JPS61206304A (ja) | 1985-03-11 | 1985-03-11 | トランジスタ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61206304A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0365715A (ja) * | 1989-08-03 | 1991-03-20 | Rohm Co Ltd | 定電流回路 |
| EP0664606A1 (en) * | 1994-01-12 | 1995-07-26 | Advanced Micro Devices, Inc. | Method of high frequency current amplification using mosfet devices |
| JP2004282050A (ja) * | 2003-02-24 | 2004-10-07 | Semiconductor Energy Lab Co Ltd | 薄膜集積回路装置、ｉｃラベル、薄膜集積回路が搭載された容器、それらの作製方法、及び当該容器を有する商品の管理方法 |
| JP2006157038A (ja) * | 2003-02-24 | 2006-06-15 | Semiconductor Energy Lab Co Ltd | Ｉｃラベル、薄膜集積回路が搭載された容器、それらの作製方法、及び当該容器を有する商品の管理方法 |
| JP2011109132A (ja) * | 2003-02-24 | 2011-06-02 | Semiconductor Energy Lab Co Ltd | 薄膜集積回路の作製方法及びｉｃラベルの作製方法 |
-
1985
- 1985-03-11 JP JP60046519A patent/JPS61206304A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0365715A (ja) * | 1989-08-03 | 1991-03-20 | Rohm Co Ltd | 定電流回路 |
| EP0664606A1 (en) * | 1994-01-12 | 1995-07-26 | Advanced Micro Devices, Inc. | Method of high frequency current amplification using mosfet devices |
| JP2004282050A (ja) * | 2003-02-24 | 2004-10-07 | Semiconductor Energy Lab Co Ltd | 薄膜集積回路装置、ｉｃラベル、薄膜集積回路が搭載された容器、それらの作製方法、及び当該容器を有する商品の管理方法 |
| JP2006157038A (ja) * | 2003-02-24 | 2006-06-15 | Semiconductor Energy Lab Co Ltd | Ｉｃラベル、薄膜集積回路が搭載された容器、それらの作製方法、及び当該容器を有する商品の管理方法 |
| JP2011109132A (ja) * | 2003-02-24 | 2011-06-02 | Semiconductor Energy Lab Co Ltd | 薄膜集積回路の作製方法及びｉｃラベルの作製方法 |
| US7973313B2 (en) | 2003-02-24 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container |
| US8193532B2 (en) | 2003-02-24 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container |
| JP2013258421A (ja) * | 2003-02-24 | 2013-12-26 | Semiconductor Energy Lab Co Ltd | 半導体装置、ｉｃラベルおよび商品容器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5006816A (en) | Semiconductor integrated circuit including differential transistor circuit having a pair of FETs | |
| JPS6124824B2 (ja) | ||
| JPH0230588B2 (ja) | ||
| KR0153846B1 (ko) | 반도체 집적회로 | |
| US6346804B2 (en) | Impedance conversion circuit | |
| US5220194A (en) | Tunable capacitor with RF-DC isolation | |
| US6388511B1 (en) | Filter circuit | |
| JPS61206304A (ja) | トランジスタ集積回路 | |
| KR100359978B1 (ko) | 무선주파수전력트랜지스터를위한에미터안정바이패스 | |
| JP2679781B2 (ja) | 半導体装置 | |
| JPS6229158A (ja) | 電圧クランプ回路を含む集積回路装置 | |
| EP0481113B1 (en) | Digitally controlled field effect attenuator devices | |
| US7205837B2 (en) | Body effect amplifier | |
| US3471755A (en) | Distributed variable attenuator network | |
| JPH024146B2 (ja) | ||
| JP3499394B2 (ja) | マイクロ波集積回路 | |
| JPS6228089Y2 (ja) | ||
| JP3047052B2 (ja) | Ｍｅｓｆｅｔを用いた装置 | |
| JPS62128561A (ja) | 半導体装置 | |
| JPS6032416A (ja) | 増幅回路 | |
| JPS58223373A (ja) | デユアルゲ−ト型電界効果トランジスタ | |
| JPH0580165B2 (ja) | ||
| JP3216990B2 (ja) | パーシャルマッチング回路内蔵型Ｓｉトランジスタ | |
| KR100215863B1 (ko) | 반도체 소자 | |
| JPH06310953A (ja) | 整合回路 |