JP2679781B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2679781B2 JP2679781B2 JP61129326A JP12932686A JP2679781B2 JP 2679781 B2 JP2679781 B2 JP 2679781B2 JP 61129326 A JP61129326 A JP 61129326A JP 12932686 A JP12932686 A JP 12932686A JP 2679781 B2 JP2679781 B2 JP 2679781B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- semiconductor layer
- ohmic
- semiconductor device
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 239000004020 conductor Substances 0.000 claims description 29
- 230000005669 field effect Effects 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 13
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 12
- 230000007704 transition Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical group [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- KGXDGSMJNUPTEQ-UHFFFAOYSA-N [Ti].[Ni].[Pt] Chemical compound [Ti].[Ni].[Pt] KGXDGSMJNUPTEQ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- FHUGMWWUMCDXBC-UHFFFAOYSA-N gold platinum titanium Chemical compound [Ti][Pt][Au] FHUGMWWUMCDXBC-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は、集積回路を具えた半導体装置であつて、該
集積回路は、基板上に集積された少なくとも１個の電界
効果トランジスタであつて、このトランジスタは基板の
表面に形成された第１導電形の第１の半導体層の上に設
けられたオーミックソースコンタクト及びオーミックド
レインコンタクトを有し、さらにトランジスタは前記第
１の半導体層と組んでシヨットキー整流接合を形成する
ゲート電極を有し、前記ゲート電極を前記オーミックソ
ースコンタクトとオーミックドレインコンタクトの間に
配置した該電界効果トランジスタと、該集積回路を直流
バイアスするための、前記基板に設けられた直流電源電
圧に対する少なくとも１個の直流電源導体と、少なくと
も１個の大表面積の大地導体とを有する、該半導体装置
に関するものである。 本発明は、例えば、ガリウムヒ素の集積回路内の直流
電源とアースとの間に設けられる減結合（テカップリン
グ）コンデンサの製造で使用される。 ガリウムヒ素の電界効果トランジスタとモノリシック
に集積される容量性要素を形成するショッキーダイオー
ドが従来技術、即ち、特開昭59−112645号公報（Ａ）か
ら既知である。この特許願はガリウムヒ素の半絶縁性基
板の上に設けられる第１のｎ形層により形成されるダイ
オードにつき述べており、この第１のｎ形層がショット
キーコンタクトを担っており、第１のn+形層の隣にあ
る。このダイオードとモノリシックに集積されたトラン
ジスタは、一方では第１のn+1形層、他方ではオーミッ
クドレインコンタクトを担う第２のn+形層と隣り合って
いる第２のｎ形層の表面に形成されるショットキーゲー
トコンタクトを具える。 このようにして製造すると、この構造がショットキー
ゲート電界効果トランジスタと、電極がトランジスタの
ソースと共通なコンデンサとして働らくダイオードとの
組合せを形成しなければならないであろう。注意すべき
ことは、ソース及びカソードに共通なコンタクトは第１
のｎ形層の表面にオーミック層を形成したのでは実際に
は得られないことである。 集積回路内でスイッチング雑音が発生するのを避ける
ためには、この集積回路の直流電源とアースのような基
準点との間に減結合コンデンサ（デカップリングコンデ
ンサ）を設けることが絶対に必要である。集積回路が
（50ps以下）という遅い遷移を有する場合は、このコン
デンサは回路の外に設け、細い導線で直流電源及びアー
スに接続すればよい。しかし、集積回路が（50ps以上）
という速い遷移を有する場合は、可撓性を有する接続導
線のインピーダンスが非常に高くなり、外付けコンデン
サによる減結合の効果に悪影響を及ぼす。 それ故、特に、極めて速い遷移が可能なIII−Ｖ族化
合物半導体上の集積回路で使用することを目指す場合
は、直流電源の減結合コンデンサをマイクロサーキット
と一緒に集積し、可撓性に富む接続導線を用いないよう
にしなければならない。 それ故、本発明の目的はこの問題に対する解決索を提
供するにある。 本発明によれば、この解決策は冒頭に述べた半導体装
置で、前記第１導電形の第２の半導体層が、大表面積領
域の大地導体の下部に設けられ、該大地導体は前記第２
の半導体層と組んでシヨットキー整流接合を形成する金
属部分であって、大表面積領域のシヨットキーアノード
コンタクトとして該大地導体を有するダイオードを構成
し、前記第２の半導体層は、さらに前記ダイオードに対
してオーミックカソードコンタクトを形成するオーミッ
クコンタクトを有し、さらに電界効果トランジスタのオ
ーミックソースコンタクトをダイオードの前記シヨッキ
ーアノードコンタクトに直流接続し、ダイオードの前記
オーミックカソードコンタクトを直流電源導体に接続す
るとともに、前記直流電源電圧を、逆方向にバイアスさ
れた前記ダイオードに対して前記第２の半導体層の空乏
層電圧より低い所定の値でダイオードのオーミックカソ
ードコンタクトとシヨッキーアノードコンタクトに供給
し、逆方向にバイアスされた前記ダイオードにより、前
記直流電源導体と前記大地導体との間に容量の大きい減
結合容量を形成するようにしたことを特徴とすることに
より与えられる。 本発明によれば、回路の外に要素を設けることなく、
回路の表面積を大きくすることなく、それでいて非常に
高い動作速度、即ち、高い周波数で動作する装置が非常
に簡単な構造の装置で得られる。 実施例を挙げて図面につき本発明を詳細に説明する。 第１図に略式図示するように、本発明装置は、電界効
果トランジスタＴを具え、そのドレインＤを負荷Ｒを介
して直流電源VDDに結合する。このトランジスタＴはゲ
ートＧと、ソースＳを有し、ソースＳを、例えば、アー
スＭに接続する。 直流電源VDDはダイオードΔによりアースＭに対して
減結合する。ダイオードΔのカソードＫを直流電源VDD
に接続し、アノードＡを接地する。 電界効果トランジスタのゲートＧは、入力信号Ｉを受
取り、ドレインＤ側に装置の出力信号Ｕが得られる。 この装置は、第２図に示すように、一つの半導体チッ
プ上にモノリシックに集積できる。一実施例では、半導
体材料はIII−Ｖ化合物半導体の代表であるガリウムヒ
素とする。こうすると、高速な装置、即ち、高周波数で
動作する装置が得られる。 第２図に示すように、本発明装置はIII−Ｖ化合物半
導体群を材料とする半絶縁性の基板10を具える。その表
面上に第１のｎ形層111及び第２のｎ形形層112を形成す
る。但し、これらのｎ形層の格子パラメータは基板とコ
ンパチブルなものとする。これらの２個のｎ形層は半絶
縁性区域12により互に分離する。 電界効果トランジスタＴは、第１のｎ形層111、ソー
スＳとなるオーミックコンタクト21、ドレインＤとなる
オーミックコンタクト22及びゲートＧとなるショットキ
ーコンタクト23により構成される。ゲートＧとなるショ
ットキーコンタクト23は第１のｎ形層111の厚さを小さ
くした区域25内に作る。この場合は、所謂グループチャ
ネルを有する電界効果トランジスタが得られる。 ソースＳ及びドレインＤの上に、夫々、金属層53及び
52を設ける。これらの金属層は第２の相互接続層と呼ば
れ、夫々、ソースＳを、例えば、アースＭに接続し、ド
レインＤを負荷Ｒ（図示せず）に接続する。第２図は第
１図の一点鎖線で限られた部分F2に対応する。 ダイオードΔは、第２のｎ形層112、カソードＫを形
成するオーミックコンタクト２及びアノードＡを形成す
るショットーコンタクト３により構成される。例えば、
直流電源導体VDDはｎ形層111と112を互に分離する半絶
縁性区域12の上に形成する。次に、ダイオードのカソー
ドＫを第２の相互接続層を形成する金属層51によりこの
直流電源導体に接続する。 アノードＡは表面積の大きい大地（アース）導体と一
致するように設ける。こうすると、マイクロサーキット
（microcircuit）が逆方向に動作する時ダイオードＤは
分極され、次の値を有するコンデンサを構成する。 但し、εは導電率であり、 ＷはアノードＡを形成するショットキーコンタクト３の
下の空乏層の厚さであり、Ｓはこのショットーコンタク
トの表面積である。 直流電源電圧VDDはｎ形層112の空乏層の電圧より低く
なるように選ぶ。これはトランジスタＴの性能を下げる
ことなく行なえる。蓋し、トランジスタＴのゲートコン
タクトは、前述したようにｎ形層111の厚さを薄くした
区域25内に設けられているからである。 このような状態では、大地導体は表面積Ｓが大きいか
ら、斯くして得られる容量Ｃは大きくなる。 基板及び２個のｎ形層の材料がガリウムヒ素（Ga A
s）であるこの実施例では、直流電源電圧VDDは1.2Vのオ
ーダーであり、容量は10-15F/μm2のオーダーである。 表面積が Ｓ≒10000μm2 である大地導体の場合は、 Ｃ≒10PF＝10-11F であり、インピーダンスは である。但し、ω＝２πｆであり、ｆは動作周波数であ
り、これは50psのオーダーの遷移に対応する10GHzの値
に達し得る。 ｆ＝10×109Hz この時 である。 このような結果はコンデンサは外付けにし、細い導線
で直流電源及びアースに接続することにより減結合を行
なったら得られるであろう結果と比較して非常に有利で
ある。50psのオーダーの速い遷移を目指す場合では、薄
い接続導線の自己インダクスンスＬは1nH/mmのオーダー
である。10GHzの周波数これに対応し、この時インピー
ダンスＺ′の次のようになる。 Ｌ＝10-9H ｆ＝10×109Hz ｚ′＝１×10-9×２π×10×109≒60Ω それ故、注意すべきことは、本発明の場合に得られる
Ｚ≒1.5Ωというインピーダンスはコンデンサを外付け
にし、細い接続導線を使う場合に得られるＺ′≒60Ωと
いうインピーダンスに対し非常に小さいことである。こ
の計算は10GHz以上の周波数で外付けコンデンサを用い
ることは不可能なことを明らかに示している。 逆に、本発明により形成されるコンデンサは非常に効
果的である。 第３図に示すもう一つの実施例では、トランジスタＴ
の負荷Ｒが抵抗性になっている。この時の本発明の有利
な適用を第４図の断面図に示すが、これは第３図で一点
鎖線で限られた回路組立体F4に対応する。 第４図に示すように、装置は半絶縁性の基板10の表面
上に形成され且つ半絶縁性区域12により限られる単一の
ｎ形層11を具える。トランジスタＴ、抵抗Ｒ及びダイオ
ードΔは同じｎ形層内に形成される。 トランジスタＴは、第２図に示した前の実施例のよう
に、ソースＳを形成するオーミックコンタクト21（これ
は第２の相互接続層を形成するメタライゼイション53を
介して基準電位点、即ち、アースＭに接続する）、ゲー
トＧを形成するショットキーコンタクト23（これはｎ形
層の厚さを薄くした区域25内に設ける）及びドレインＤ
を形成するオーミックコンタクト22（これは第２の相互
接続層を形成するメタライゼーション52により覆われ
る）を具える。ゲートＧが入力信号Ｉを受取り、ドレイ
ン側に出力信号Ｕが得られる。 抵抗Ｒは、ドレインのオーミックコンタクト22と、ダ
イオードΔのカソードＫを構成するオーミックコンタク
ト２との間に形成する。オーミックコンタクト２は、第
２の相互接続層51により覆われ、これが直流電源VDDに
接続される。ダイオードΔは、最后に、前と同じよう
に、アノードＡと表面積が大きいアース導体Ｍとを構成
するショットキーコンタクト３を具える。 この回路の動作と性能は、第２図に示した前の実施例
の動作及び性能と同じである。また、第４図に示した本
発明装置は特に簡単で，有利な構造になっている。 半導体装置をガリウムヒ素（Ga As）で作る場合は、
オーミックコンタクトは金−ゲルマニウム（Au−Ge＝40
/60）合金で作ることができ、ショットキーコンタクト
及び第２の相互接続層又は電源導体VDDはチタン−白金
−金（Ti−Pt−Au）若しくはチタン−白金−ニッケル
（Ｔ−Pt−Ni）で作ることができる。ｎ形層及び半絶縁
性区域は種々の方法、例えば、イオン注入と組むエピタ
キシャル成長又はイオン注入単独で得られる。これらの
方法の各々は、当業者には知られており、また、厳密に
云えば、本発明の本質ではない。 それ故、特許請求の範囲で規定された本発明の範囲か
ら逸脱することなく、種々の変形例を考え得られること
は明らかである。
集積回路は、基板上に集積された少なくとも１個の電界
効果トランジスタであつて、このトランジスタは基板の
表面に形成された第１導電形の第１の半導体層の上に設
けられたオーミックソースコンタクト及びオーミックド
レインコンタクトを有し、さらにトランジスタは前記第
１の半導体層と組んでシヨットキー整流接合を形成する
ゲート電極を有し、前記ゲート電極を前記オーミックソ
ースコンタクトとオーミックドレインコンタクトの間に
配置した該電界効果トランジスタと、該集積回路を直流
バイアスするための、前記基板に設けられた直流電源電
圧に対する少なくとも１個の直流電源導体と、少なくと
も１個の大表面積の大地導体とを有する、該半導体装置
に関するものである。 本発明は、例えば、ガリウムヒ素の集積回路内の直流
電源とアースとの間に設けられる減結合（テカップリン
グ）コンデンサの製造で使用される。 ガリウムヒ素の電界効果トランジスタとモノリシック
に集積される容量性要素を形成するショッキーダイオー
ドが従来技術、即ち、特開昭59−112645号公報（Ａ）か
ら既知である。この特許願はガリウムヒ素の半絶縁性基
板の上に設けられる第１のｎ形層により形成されるダイ
オードにつき述べており、この第１のｎ形層がショット
キーコンタクトを担っており、第１のn+形層の隣にあ
る。このダイオードとモノリシックに集積されたトラン
ジスタは、一方では第１のn+1形層、他方ではオーミッ
クドレインコンタクトを担う第２のn+形層と隣り合って
いる第２のｎ形層の表面に形成されるショットキーゲー
トコンタクトを具える。 このようにして製造すると、この構造がショットキー
ゲート電界効果トランジスタと、電極がトランジスタの
ソースと共通なコンデンサとして働らくダイオードとの
組合せを形成しなければならないであろう。注意すべき
ことは、ソース及びカソードに共通なコンタクトは第１
のｎ形層の表面にオーミック層を形成したのでは実際に
は得られないことである。 集積回路内でスイッチング雑音が発生するのを避ける
ためには、この集積回路の直流電源とアースのような基
準点との間に減結合コンデンサ（デカップリングコンデ
ンサ）を設けることが絶対に必要である。集積回路が
（50ps以下）という遅い遷移を有する場合は、このコン
デンサは回路の外に設け、細い導線で直流電源及びアー
スに接続すればよい。しかし、集積回路が（50ps以上）
という速い遷移を有する場合は、可撓性を有する接続導
線のインピーダンスが非常に高くなり、外付けコンデン
サによる減結合の効果に悪影響を及ぼす。 それ故、特に、極めて速い遷移が可能なIII−Ｖ族化
合物半導体上の集積回路で使用することを目指す場合
は、直流電源の減結合コンデンサをマイクロサーキット
と一緒に集積し、可撓性に富む接続導線を用いないよう
にしなければならない。 それ故、本発明の目的はこの問題に対する解決索を提
供するにある。 本発明によれば、この解決策は冒頭に述べた半導体装
置で、前記第１導電形の第２の半導体層が、大表面積領
域の大地導体の下部に設けられ、該大地導体は前記第２
の半導体層と組んでシヨットキー整流接合を形成する金
属部分であって、大表面積領域のシヨットキーアノード
コンタクトとして該大地導体を有するダイオードを構成
し、前記第２の半導体層は、さらに前記ダイオードに対
してオーミックカソードコンタクトを形成するオーミッ
クコンタクトを有し、さらに電界効果トランジスタのオ
ーミックソースコンタクトをダイオードの前記シヨッキ
ーアノードコンタクトに直流接続し、ダイオードの前記
オーミックカソードコンタクトを直流電源導体に接続す
るとともに、前記直流電源電圧を、逆方向にバイアスさ
れた前記ダイオードに対して前記第２の半導体層の空乏
層電圧より低い所定の値でダイオードのオーミックカソ
ードコンタクトとシヨッキーアノードコンタクトに供給
し、逆方向にバイアスされた前記ダイオードにより、前
記直流電源導体と前記大地導体との間に容量の大きい減
結合容量を形成するようにしたことを特徴とすることに
より与えられる。 本発明によれば、回路の外に要素を設けることなく、
回路の表面積を大きくすることなく、それでいて非常に
高い動作速度、即ち、高い周波数で動作する装置が非常
に簡単な構造の装置で得られる。 実施例を挙げて図面につき本発明を詳細に説明する。 第１図に略式図示するように、本発明装置は、電界効
果トランジスタＴを具え、そのドレインＤを負荷Ｒを介
して直流電源VDDに結合する。このトランジスタＴはゲ
ートＧと、ソースＳを有し、ソースＳを、例えば、アー
スＭに接続する。 直流電源VDDはダイオードΔによりアースＭに対して
減結合する。ダイオードΔのカソードＫを直流電源VDD
に接続し、アノードＡを接地する。 電界効果トランジスタのゲートＧは、入力信号Ｉを受
取り、ドレインＤ側に装置の出力信号Ｕが得られる。 この装置は、第２図に示すように、一つの半導体チッ
プ上にモノリシックに集積できる。一実施例では、半導
体材料はIII−Ｖ化合物半導体の代表であるガリウムヒ
素とする。こうすると、高速な装置、即ち、高周波数で
動作する装置が得られる。 第２図に示すように、本発明装置はIII−Ｖ化合物半
導体群を材料とする半絶縁性の基板10を具える。その表
面上に第１のｎ形層111及び第２のｎ形形層112を形成す
る。但し、これらのｎ形層の格子パラメータは基板とコ
ンパチブルなものとする。これらの２個のｎ形層は半絶
縁性区域12により互に分離する。 電界効果トランジスタＴは、第１のｎ形層111、ソー
スＳとなるオーミックコンタクト21、ドレインＤとなる
オーミックコンタクト22及びゲートＧとなるショットキ
ーコンタクト23により構成される。ゲートＧとなるショ
ットキーコンタクト23は第１のｎ形層111の厚さを小さ
くした区域25内に作る。この場合は、所謂グループチャ
ネルを有する電界効果トランジスタが得られる。 ソースＳ及びドレインＤの上に、夫々、金属層53及び
52を設ける。これらの金属層は第２の相互接続層と呼ば
れ、夫々、ソースＳを、例えば、アースＭに接続し、ド
レインＤを負荷Ｒ（図示せず）に接続する。第２図は第
１図の一点鎖線で限られた部分F2に対応する。 ダイオードΔは、第２のｎ形層112、カソードＫを形
成するオーミックコンタクト２及びアノードＡを形成す
るショットーコンタクト３により構成される。例えば、
直流電源導体VDDはｎ形層111と112を互に分離する半絶
縁性区域12の上に形成する。次に、ダイオードのカソー
ドＫを第２の相互接続層を形成する金属層51によりこの
直流電源導体に接続する。 アノードＡは表面積の大きい大地（アース）導体と一
致するように設ける。こうすると、マイクロサーキット
（microcircuit）が逆方向に動作する時ダイオードＤは
分極され、次の値を有するコンデンサを構成する。 但し、εは導電率であり、 ＷはアノードＡを形成するショットキーコンタクト３の
下の空乏層の厚さであり、Ｓはこのショットーコンタク
トの表面積である。 直流電源電圧VDDはｎ形層112の空乏層の電圧より低く
なるように選ぶ。これはトランジスタＴの性能を下げる
ことなく行なえる。蓋し、トランジスタＴのゲートコン
タクトは、前述したようにｎ形層111の厚さを薄くした
区域25内に設けられているからである。 このような状態では、大地導体は表面積Ｓが大きいか
ら、斯くして得られる容量Ｃは大きくなる。 基板及び２個のｎ形層の材料がガリウムヒ素（Ga A
s）であるこの実施例では、直流電源電圧VDDは1.2Vのオ
ーダーであり、容量は10-15F/μm2のオーダーである。 表面積が Ｓ≒10000μm2 である大地導体の場合は、 Ｃ≒10PF＝10-11F であり、インピーダンスは である。但し、ω＝２πｆであり、ｆは動作周波数であ
り、これは50psのオーダーの遷移に対応する10GHzの値
に達し得る。 ｆ＝10×109Hz この時 である。 このような結果はコンデンサは外付けにし、細い導線
で直流電源及びアースに接続することにより減結合を行
なったら得られるであろう結果と比較して非常に有利で
ある。50psのオーダーの速い遷移を目指す場合では、薄
い接続導線の自己インダクスンスＬは1nH/mmのオーダー
である。10GHzの周波数これに対応し、この時インピー
ダンスＺ′の次のようになる。 Ｌ＝10-9H ｆ＝10×109Hz ｚ′＝１×10-9×２π×10×109≒60Ω それ故、注意すべきことは、本発明の場合に得られる
Ｚ≒1.5Ωというインピーダンスはコンデンサを外付け
にし、細い接続導線を使う場合に得られるＺ′≒60Ωと
いうインピーダンスに対し非常に小さいことである。こ
の計算は10GHz以上の周波数で外付けコンデンサを用い
ることは不可能なことを明らかに示している。 逆に、本発明により形成されるコンデンサは非常に効
果的である。 第３図に示すもう一つの実施例では、トランジスタＴ
の負荷Ｒが抵抗性になっている。この時の本発明の有利
な適用を第４図の断面図に示すが、これは第３図で一点
鎖線で限られた回路組立体F4に対応する。 第４図に示すように、装置は半絶縁性の基板10の表面
上に形成され且つ半絶縁性区域12により限られる単一の
ｎ形層11を具える。トランジスタＴ、抵抗Ｒ及びダイオ
ードΔは同じｎ形層内に形成される。 トランジスタＴは、第２図に示した前の実施例のよう
に、ソースＳを形成するオーミックコンタクト21（これ
は第２の相互接続層を形成するメタライゼイション53を
介して基準電位点、即ち、アースＭに接続する）、ゲー
トＧを形成するショットキーコンタクト23（これはｎ形
層の厚さを薄くした区域25内に設ける）及びドレインＤ
を形成するオーミックコンタクト22（これは第２の相互
接続層を形成するメタライゼーション52により覆われ
る）を具える。ゲートＧが入力信号Ｉを受取り、ドレイ
ン側に出力信号Ｕが得られる。 抵抗Ｒは、ドレインのオーミックコンタクト22と、ダ
イオードΔのカソードＫを構成するオーミックコンタク
ト２との間に形成する。オーミックコンタクト２は、第
２の相互接続層51により覆われ、これが直流電源VDDに
接続される。ダイオードΔは、最后に、前と同じよう
に、アノードＡと表面積が大きいアース導体Ｍとを構成
するショットキーコンタクト３を具える。 この回路の動作と性能は、第２図に示した前の実施例
の動作及び性能と同じである。また、第４図に示した本
発明装置は特に簡単で，有利な構造になっている。 半導体装置をガリウムヒ素（Ga As）で作る場合は、
オーミックコンタクトは金−ゲルマニウム（Au−Ge＝40
/60）合金で作ることができ、ショットキーコンタクト
及び第２の相互接続層又は電源導体VDDはチタン−白金
−金（Ti−Pt−Au）若しくはチタン−白金−ニッケル
（Ｔ−Pt−Ni）で作ることができる。ｎ形層及び半絶縁
性区域は種々の方法、例えば、イオン注入と組むエピタ
キシャル成長又はイオン注入単独で得られる。これらの
方法の各々は、当業者には知られており、また、厳密に
云えば、本発明の本質ではない。 それ故、特許請求の範囲で規定された本発明の範囲か
ら逸脱することなく、種々の変形例を考え得られること
は明らかである。
【図面の簡単な説明】
第１図は、本発明装置の電気回路図、
第２図は、この電気回路に係る本発明の一適用例の断面
図、 第３図は、本発明に係る特定の装置の電気回路図、 第４図は、この特定の電気回路図に係る本発明の適用例
の断面図である。 ２……オーミックコンタクト（カソード） ３……ショットキーコンタクト（アノード） 10……基板、11……単一のｎ形層 12……半絶縁性区域 21……オーミックコンタクト（ソース） 22……オーミックコンタクト（ドレイン） 23……ショットキーコンタクト（ゲート） 25……区域、51,52,53……金属層 111……第１のｎ形層、112……第２のｎ形層
図、 第３図は、本発明に係る特定の装置の電気回路図、 第４図は、この特定の電気回路図に係る本発明の適用例
の断面図である。 ２……オーミックコンタクト（カソード） ３……ショットキーコンタクト（アノード） 10……基板、11……単一のｎ形層 12……半絶縁性区域 21……オーミックコンタクト（ソース） 22……オーミックコンタクト（ドレイン） 23……ショットキーコンタクト（ゲート） 25……区域、51,52,53……金属層 111……第１のｎ形層、112……第２のｎ形層
Claims (1)
- (57)【特許請求の範囲】 １．集積回路を具えた半導体装置であつて、該集積回路
は、 基板上に集積された少なくとも１個の電界効果トランジ
スタ（Ｔ）であつて、このトランジスタ（Ｔ）は基板
（10）の表面に形成された第１導電形の第１の半導体層
（111）の上に設けられたオーミックソースコンタクト
（S,21）及びオーミックドレインコンタクト（D,22）を
有し、さらにトランジスタ（Ｔ）は前記第１の半導体層
（111）と組んでシヨットキー整流接合する形成するゲ
ート電極（G,23）を有し、前記ゲート電極を前記オーミ
ックソースコンタクトと前記オーミックドレインコンタ
クト（D,22）の間に配置した該電界効果トランジタ
（Ｔ）と、 該集積回路を直流バイアスするための、前記基板（10）
に設けられた直流電源電圧（VDD）に対する少なくとも
１個の直流電源導体（１）と、 少なくとも１個の大表面積の大地導体（Ｍ、３）と、 を有する、該半導体装置において、 前記第１導電形の第２の半導体層（112）が、大表面積
領域の大地導体（Ｍ、３）の下部に設けられ、該大地導
体は前記第２の半導体層（112）と組んでシヨットキー
整流接合を形成する金属部分（３）であつて、大表面積
領域のシヨッキーアノードコンタクト（Ａ、３）として
該大地導体（Ｍ、３）を有するダイオード（Δ）を構成
し、 前記第２の半導体層（112）は、さらに前記ダイオード
（Δ）に対してオーミックカソードコンタクト（Ｋ、
２）を形成するオーミックコンタクト（２）を有し、 さらに、前記電界効果トランジスタ（Ｔ）の前記オーミ
ックソースコンタクト（S,21）をダイオード（Δ）の前
記シヨットキーアノードコンタクト（A,3）に直流接続
し、ダイオード（Δ）の前記オーミックカソードコンタ
クト（K,2）を直流電源導体（１）に接続するととも
に、 前記直流電源電圧（VDD）を、逆方向にバイアスされた
前記ダイオード（Δ）に対して前記第２の半導体層（11
2）の空乏層電圧より低い所定の値で前記ダイオード
（Δ）の前記オーミックカソードコンタクト（K,2）と
前記シヨッキーアノードコンタクト（A,3）に供給し、 逆方向にバイアスされた前記ダイオード（Δ）により、
前記直流電源導体（１）と前記大地導体（Ｍ、３）との
間に容量の大きい減結合容量を形成するようにしたこと
を特徴とする集積回路を具えた半導体装置。 ２．前記第１の半導体層の伸張された部分で抵抗性の負
荷を形成して、前記電界効果トランジスタの負荷抵抗と
し、該負荷抵抗の１つの第１端コンタクトが、前記伸張
さた半導体層の表面に設けられたオーミックコンタクト
であつて、前記トランジスタのオーミックドレインコン
タクトに接続され、該負荷抵抗の１つの第２端コンタク
トが、前記伸張さた半導体層の表面に設けられたオーミ
ックコンタクトであつて、直流電源導体に接続されたこ
とを特徴とする特許請求の範囲第１項に記載の半導体装
置。 ３．絶縁性区域により第１の半導体層と第２の半導体層
とを互に分離することを特徴とする特許請求の範囲第１
項または第２項に記載の半導体装置。 ４．直流電源導体が絶縁性区域の表面にあり、前記ダイ
オードのオーミックカソードコンタクト及び負荷抵抗の
第２端コンタクトのオーミックコンタクトに、重ね合わ
されたメタライゼイション層を介して接続されるメタラ
イゼイション層により構成する特許請求の範囲第３項記
載の半導体装置。 ５．第１の半導体層と、第２の半導体層が１個の同一の
半導体層の一部であることを特徴とする特許請求の範囲
第１項または第２項に記載の半導体装置。 ６．電界効果トランジスタのゲート電極が第１の半導体
層と組んでショットキーコンタクトを形成する特許請求
の範囲第１項ないし第５項のいずれか一項に記載の半導
体装置 ７．電界効果トランジスタがグループチャネルを有する
タイプであることを特徴とする特許請求の範囲第６項記
載の半導体装置。 ８．半導体層の材料をIII−Ｖ族化合物半導体とするこ
とを特徴とする特許請求の第１項ないし第７項のいずれ
か一項に記載の半導体装置。 ９．半導体層がガリウムヒ素から成ることを特徴とする
特許請求の範囲第７項記載の半導体装置。 １０．基板が半絶縁性のガリウムヒ素から成ることを特
徴とする特許請求の範囲第１項ないし第９項のいずれか
一項に記載の半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8508633A FR2583221B1 (fr) | 1985-06-07 | 1985-06-07 | Dispositif semiconducteur pour la realisation des capacites de decouplage placees entre l'alimentation et la masse des circuits integres |
| FR8508633 | 1985-06-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61285746A JPS61285746A (ja) | 1986-12-16 |
| JP2679781B2 true JP2679781B2 (ja) | 1997-11-19 |
Family
ID=9319987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61129326A Expired - Lifetime JP2679781B2 (ja) | 1985-06-07 | 1986-06-05 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5031006A (ja) |
| EP (1) | EP0204387B1 (ja) |
| JP (1) | JP2679781B2 (ja) |
| DE (1) | DE3669236D1 (ja) |
| FR (1) | FR2583221B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2583221B1 (fr) * | 1985-06-07 | 1987-07-31 | Labo Electronique Physique | Dispositif semiconducteur pour la realisation des capacites de decouplage placees entre l'alimentation et la masse des circuits integres |
| JPS6416645U (ja) * | 1987-07-17 | 1989-01-27 | ||
| JPH0793410B2 (ja) * | 1987-12-28 | 1995-10-09 | 三菱電機株式会社 | 半導体装置 |
| US5394294A (en) * | 1992-12-17 | 1995-02-28 | International Business Machines Corporation | Self protective decoupling capacitor structure |
| JP5130641B2 (ja) * | 2006-03-31 | 2013-01-30 | サンケン電気株式会社 | 複合半導体装置 |
| US6509609B1 (en) | 2001-06-18 | 2003-01-21 | Motorola, Inc. | Grooved channel schottky MOSFET |
| RU2560998C1 (ru) * | 2014-04-17 | 2015-08-20 | Федеральное государственное унитарное предприятие "Ростовский-на-Дону научно-исследовательский институт радиосвязи" (ФГУП "РНИИРС") | Многофункциональная свч монолитная интегральная схема на многослойной полупроводниковой структуре |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3699362A (en) * | 1971-05-27 | 1972-10-17 | Ibm | Transistor logic circuit |
| JPS5030475B2 (ja) * | 1971-08-09 | 1975-10-01 | ||
| US3995301A (en) * | 1973-03-23 | 1976-11-30 | Ibm Corporation | Novel integratable Schottky Barrier structure and a method for the fabrication thereof |
| US4160984A (en) * | 1977-11-14 | 1979-07-10 | Hughes Aircraft Company | Schottky-gate field-effect transistor and fabrication process therefor |
| US4336549A (en) * | 1978-02-21 | 1982-06-22 | Hughes Aircraft Company | Schottky-barrier gate gallium arsenide field effect devices |
| US4373166A (en) * | 1978-12-20 | 1983-02-08 | Ibm Corporation | Schottky Barrier diode with controlled characteristics |
| US4322758A (en) * | 1979-05-07 | 1982-03-30 | Nakamichi Corporation | Fluorescent indicator |
| JPS572799A (en) * | 1980-06-09 | 1982-01-08 | Tate Seiji | Broken-line drawing tool |
| JPS5851577A (ja) * | 1981-09-22 | 1983-03-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPS58131775A (ja) * | 1982-01-29 | 1983-08-05 | Fujitsu Ltd | 電界効果半導体装置 |
| JPS58210666A (ja) * | 1982-06-02 | 1983-12-07 | Hitachi Ltd | 半導体装置 |
| JPS5935480A (ja) * | 1982-08-24 | 1984-02-27 | Fujitsu Ltd | 半導体装置 |
| JPS59112645A (ja) * | 1982-12-17 | 1984-06-29 | Fujitsu Ltd | 半導体装置 |
| US4536664A (en) * | 1983-02-16 | 1985-08-20 | Texas Instruments Incorporated | A high speed, non-inverting circuit for providing an interface between TTL logic gates and Schottky transistor logic gates |
| GB2137412B (en) * | 1983-03-15 | 1987-03-04 | Standard Telephones Cables Ltd | Semiconductor device |
| US4621205A (en) * | 1984-01-16 | 1986-11-04 | Hewlett-Packard Company | Method and apparatus for reducing varactor noise |
| EP0162541A1 (en) * | 1984-03-28 | 1985-11-27 | International Standard Electric Corporation | Integrated heterojunction FET and photodiode |
| FR2583221B1 (fr) * | 1985-06-07 | 1987-07-31 | Labo Electronique Physique | Dispositif semiconducteur pour la realisation des capacites de decouplage placees entre l'alimentation et la masse des circuits integres |
| US4811065A (en) * | 1987-06-11 | 1989-03-07 | Siliconix Incorporated | Power DMOS transistor with high speed body diode |
-
1985
- 1985-06-07 FR FR8508633A patent/FR2583221B1/fr not_active Expired
-
1986
- 1986-06-05 JP JP61129326A patent/JP2679781B2/ja not_active Expired - Lifetime
- 1986-06-05 EP EP86200982A patent/EP0204387B1/fr not_active Expired - Lifetime
- 1986-06-05 DE DE8686200982T patent/DE3669236D1/de not_active Expired - Lifetime
-
1989
- 1989-12-13 US US07/453,239 patent/US5031006A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5031006A (en) | 1991-07-09 |
| DE3669236D1 (de) | 1990-04-05 |
| FR2583221A1 (fr) | 1986-12-12 |
| EP0204387B1 (fr) | 1990-02-28 |
| JPS61285746A (ja) | 1986-12-16 |
| EP0204387A1 (fr) | 1986-12-10 |
| FR2583221B1 (fr) | 1987-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4135168A (en) | Reverse channel GaAsFET oscillator | |
| JP3827346B2 (ja) | 負差分抵抗素子を有する論理回路およびその製造方法 | |
| JPS58501205A (ja) | モノリシツクに合併されたｆｅｔ及びバイポ−ラ接合トランジスタ | |
| JPH0230588B2 (ja) | ||
| EP0455483B1 (en) | Low parasitic FET topology for power and low noise GaAs FETs | |
| US3749985A (en) | High frequency insulated gate field effect transistor for wide frequency band operation | |
| US4709251A (en) | Double Schottky-gate field effect transistor | |
| US5170235A (en) | Semiconductor integrated circuit | |
| JP2679781B2 (ja) | 半導体装置 | |
| JPH0865063A (ja) | 半導体集積回路 | |
| US4635086A (en) | Self turnoff type semiconductor switching device | |
| US5670804A (en) | PN-junction gate FET | |
| JPS6399616A (ja) | 固体リレ−及びその製造方法 | |
| US3296508A (en) | Field-effect transistor with reduced capacitance between gate and channel | |
| JP2000286428A (ja) | 電界効果トランジスタ | |
| US4713676A (en) | Logic circuit arrangement with field effect transistors matched thereto | |
| JP3087278B2 (ja) | モノリシック集積回路素子 | |
| JP2577719B2 (ja) | 電界効果トランジスタのソース電極構造 | |
| JP3131267B2 (ja) | 電界効果トランジスタ | |
| JPS58131775A (ja) | 電界効果半導体装置 | |
| US5140382A (en) | Microwave integrated circuit using a distributed line with a variable effective length | |
| JP3280558B2 (ja) | 半導体装置 | |
| JP3468851B2 (ja) | モノリシックマイクロ波ｉｃ | |
| CA2009405C (en) | Microwave integrated circuit using a distributed line with a variable effective length | |
| JPS63280463A (ja) | 半導体装置 |