JP3827346B2 - 負差分抵抗素子を有する論理回路およびその製造方法 - Google Patents
負差分抵抗素子を有する論理回路およびその製造方法 Download PDFInfo
- Publication number
- JP3827346B2 JP3827346B2 JP17389495A JP17389495A JP3827346B2 JP 3827346 B2 JP3827346 B2 JP 3827346B2 JP 17389495 A JP17389495 A JP 17389495A JP 17389495 A JP17389495 A JP 17389495A JP 3827346 B2 JP3827346 B2 JP 3827346B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pair
- contact
- resonant tunneling
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/142—Contactless power supplies, e.g. RF, induction, or IR
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/10—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using tunnel diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
- H03K19/215—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は論理回路に関し、更に特定すれば、複数の要素を含み単一素子として形成される論理回路に関するものである。
【０００２】
【従来の技術】
論理回路およびその用法は、当技術では公知である。通常、論理回路は、具体的にはトランジスタ、ダイオード、抵抗などのような複数の要素即ち素子を含む。また、これら種々の素子を単一半導体チップ上に集積するのは、用途が異なるなどの理由から非常に難しい。更に、抵抗を半導体チップ上に精度高く製造するのは難しく、通常比較的多量のチップ表面を必要とする。
【０００３】
したがって、単一ユニットとして形成可能な簡素化された論理回路を提供する必要性がある。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、単一ユニットに製造可能な新規で改良された論理回路を提供することである。
【０００５】
本発明の他の目的は、用いるとしても少数の抵抗のみを用いる新規で改良された論理回路を提供することである。
【０００６】
本発明の更に他の目的は、既存技術と組み合わせて、論理回路用の高性能でしかも小型化を図ったダイを提供することができる、新規で改良された論理回路を提供することである。
【０００７】
【課題を解決するための手段】
上述のおよびその他の問題の実質的な解決、ならびに上述のおよびその他の目的の実現は、本発明による論理回路によって達成される。この論理回路は、並列接続され第１および第２共通電流端子を含む１対の電界効果トランジスタを含み、これら１対の電界効果トランジスタの各々は更に、論理信号を受信するように接続された制御端子を有する。この論理回路は、更に、１対の電界効果トランジスタの第１および第２共通電流端子の一方に動作可能に取り付けられた負差分抵抗素子(negative differential resistance device)も含む。負差分抵抗素子は、１対の電界効果トランジスタの一方がオンになったときほぼピーク電流で動作し、前記１対の電界効果トランジスタの双方が同時にオンになったときほぼバレー電流(valley current)で動作するようなコンダクタンス特性を有する。負荷抵抗が第１および第２共通電流端子の他方に結合され、論理回路の出力を形成する。
【０００８】
上記論理回路に負差分抵抗素子を設け、第１共通電流端子と供給電位が印加されるように構成された端子との間に接続して、排他的論理和機能を実行することができる。或いは、上記論理回路に設ける負差分抵抗素子を、前記第２共通電流端子と基準電位が印加されるように構成された端子との間に接続することによって、排他的ＮＯＲ機能を実行することもできる。
【０００９】
上述のおよびその他の問題の実質的な解決、ならびに上述のおよびその他の目的の実現は、本発明による論理回路の製造方法によって達成される。この方法は、比較的平坦な平面を有する基板を用意する段階、ならびに基板の平坦面上のバッファ層、バッファ層上のチャネル層、チャネル層上の供給層、供給層上の導電層、導電層上のエッチ・ストップ層、エッチ・ストップ層上の第１共鳴トンネリング層、共鳴トンネリング層上の第１バリア層、第１バリア層上の量子井戸層、量子井戸層上の第２バリア層、および第２バリア層上の第２共鳴トンネリング層を含む複数の層を形成する段階を含む。第２共鳴トンネリング層上にオーム金属接点(ohmic metal contact)を形成して負差分抵抗素子の第１接点を規定し、第１エッチング剤を用いると共にオーム金属接点をマスクとして用いて、第２共鳴トンネリング層、第２バリア層、量子井戸層、第１バリア層、および第１共鳴トンネリング層を、前記エッチ・ストップ層まで選択的にエッチングする段階を実行する。第２エッチング剤を用いると共にオーム金属接点をマスクとして用いて、エッチ・ストップ層を導電層まで選択的にエッチングする段階を実行し、負差分抵抗素子の第２接点を完成する。この第２接点は、第１共通電流端子領域を規定する。規定された第１共通電流端子領域とは離間された関係で、１対のオーム金属接点を導電層上に形成する。離間された１対のオーム金属接点の各々と規定された第１共通回路端子領域との間に位置するように、１対のゲート接点領域を規定し、
１対のゲート接点領域において導電層を選択的に除去して供給層上の１対の表面領域を露出する段階を実行し、このゲート接点領域内の供給層の１対の露出表面領域上に、ショットキ金属接点を形成する。
【００１０】
【実施例】
現在、共鳴トンネリング・ダイオード（ＲＴＤ）および共鳴トンネリング・トランジスタ（ＲＴＴ）に基づく論理素子は、電子回路における未来の多機能素子として研究されている。現在提案されている素子の殆どは、ＲＴＴのゲート（またはベース）を入力ノードとして用いるものである。ゲート電圧を増大させることによって、量子井戸における共鳴レベルが、注入されるキャリアのフェルミ・レベルに同調して共鳴したり、或は同調が外れて共鳴しなくなる。このようにして、入力に対する非単調出力依存性(non-monotonic output dependence)が得られるので、多機能型(multi-functionality)となる。
【００１１】
最近提案された１つの排他的ＯＲ（ＸＯＲ）または排他的ＮＯＲ（ＸＮＯＲ）素子は、ＲＴＤ、および直列接続された通常のバイポーラ・トランジスタとの２つの部分に実際に分離可能な動作原理(working principle)で、「ＲＴＴ」を利用したものである。バイポーラ・トランジスタは可変抵抗として機能する（電流飽和によって）。エミッタ共通構成においてＶceを固定した場合（ＴＲＤピーク電圧を越える）、Ｖbeの変化によってバイポーラ・トランジスタ間の電圧効果の相対量が変化すると共に、電流Ｉcも変化する。ゼロＶbeにおいてバイポーラ・トランジスタがオフ（Ｉc＝０）であると仮定すると、初期に正のＶbeが徐々にバイポーラ・トランジスタをオンにし、Ｉcを上昇させる。Ｖbeがより強くオンになれば、Ｉcの上昇も高くなり、ＲＴＤのピーク電流を越え、Ｉcは急激に低下して所望の負トランスコンダクタンスを生じる。
【００１２】
具体的に図１を参照すると、従来技術のＸＮＯＲ論理回路１０の概略図が示されている。論理回路１０は、接地に接続されたエミッタ、ゲートまたはベース、およびコレクタを有するＲＴＴ１２を含む。コレクタは、負荷抵抗１３を介して適当な電源Ｖ0に接続されると共に、直接出力端子Ｃに接続される。ゲートは２つの等しい抵抗１４，１５を介して２つの入力Ａ，Ｂにそれぞれ接続されている。
【００１３】
ＲＴＴ１２のＶbe−Ｉc曲線を図２に示す。図２に示されているように、論理高が入力ＡまたはＢの一方に接続されるとき、Ｉcはピークとなる（番号１）。入力Ａ，Ｂ双方が論理高を有するとき、Ｉcはピークを越えてバレーにある（番号２）。このように、図１の論理回路１０において、図３に示す真理値表にあるようなＸＮＯＲ機能が達成される。
【００１４】
論理回路１０に伴う主な問題は、抵抗１４，１５を集積回路に形成するのが難しいという事実である。抵抗１４，１５は、一般的に、多量の基板表面領域を必要とし、製造および整合が難しい。また、論理回路１０は、比較的多量の電流も必要とする。
【００１５】
図４を参照すると、本発明によるＸＯＲ／ＸＮＯＲ論理回路２０の概略図が示されている。論理回路２０は、一対のＦＥＴ２２，２３を含む。この特定実施例では、これらはエンハンスメント型ＦＥＴである。ＦＥＴ２２，２３は並列に接続され、各々ソースが第１共通電流端子２４に接続され、ドレインが第２共通電流端子２５に接続されている。図４に示すＸＮＯＲ構成では、第１共通電流端子２４はＲＴＤ２６の一方の端子に接続されており、ＲＴＤ２６の他方の端子は基準電位に接続されている。本実施例では、基準電位は接地である。これから説明するが、ＦＥＴ２２，２３およびＲＴＤ２６は、単一ユニットまたは素子として製造される。
【００１６】
図４に示すＸＮＯＲ構成では、第２共通電流端子２５は負荷抵抗２７を介して、電位源(potential source)Ｖdが接続される端子２８に接続されている。負荷抵抗２７は概略的に抵抗として図示されているが、適当な抵抗性負荷であればどれでも、例えば、他の素子とモノリシックに(monolithically)製造されるトランジスタとして利用可能であることは理解されよう。第２共通電流端子２５は、出力端子Ｃにも直接接続されている。ＦＥＴ２２，２３の各ゲートは、Ａ，Ｂと表記されている論理入力に、それぞれ直接接続されている。
【００１７】
論理回路２０の動作中、ＶAおよびＶBが双方とも低（論理低レベルが印加される）のとき、負荷抵抗２７には殆ど電流が流れないので、ＶCは高である。ＶAまたはＶBのいずれかが論理高（オンになる）になると、ＩRが大きくなるので、ＶCは低になる。ここで注記すべきは、論理回路２０の動作点は、ＦＥＴ２２，２３の一方がオンのとき、ＩRはＲＴＤ２６のピーク電流を越えないように設定されることである。ＶAおよびＶBが双方とも論理高のとき、ＩRはＲＴＤ２６のピーク電流を越えて、ＲＴＤをそのバレー(valley)に切り替え、ＶCを高にする。後者の場合、比較的大きな電圧降下がＲＤＴ２６間に生じる。これは、更にＦＥＴ２２，２３をオフに切り替えるように作用する。このように、図３の真理値表に示すようなＸＮＯＲ機能が、図４の回路２０において達成される。
【００１８】
論理回路２０の機能をＸＯＲ機能に変えるには、ＲＴＤ２６を共通電流端子２５と電位端子２８との間に接続し、一方負荷抵抗２７と出力端子Ｃとを、共通電流端子２４と基準電位との間に接続する。一般的に、この変更を行うには、単に端子２８上の電位および基準電位を逆転させればよい。このように、ＶAまたはＶBのいずれかが論理高（オンになる）のとき、ＩRは大きくなるので、ＶCは高になる。ＶAおよびＶBが双方共に論理高のとき、ＩRはＲＴＤ２６のピーク電流を越えて、ＲＴＤ２６をそのバレーに切り替え、ＶCを低にする。このように、ＲＴＤ２６は負差分抵抗素子を形成し、これが論理回路２０の切り替え動作を行う。
【００１９】
前記素子（ＦＥＴ２２，２３およびＲＴＤ２６）を製造する一方法を図５および図６に示す。具体的に図５を参照すると、平坦な表面上にヘテロ構造(heterostructure)の物質層を成長させた基板３０の簡略断面図が示されている。ここでは、特定の物質系や具体的な層の厚さが例として用いられているが、ここに記載されている目的に影響を及ぼすことなく、いくらかの変更が可能であることは理解されよう。
【００２０】
基板３０は半絶縁砒化ガリウム(semi-insulating gallium arsenide)で形成される。砒化ガリウム(GaAs)のバッファ層３２をその平面状の表面上にエピタキシャル成長させ、以後に形成される層における結晶応力を減少させる。砒化インジウム・ガリウム(indium gallium arsenide) (InGaAs)のチャンネル層を、バッファ層３２の表面上にエピタキシャル成長させる。砒化アルミニウム・ガリウム(aluminum gallium arsenide) (AlGaAs)の供給層３４を、チャンネル層３３の表面上にエピタキシャル成長させる。GaAsの比較的高濃度にドープされた接触層(contact layer)３５を、供給層３４の表面上に成長させる。層３５に、例えばシリコン・イオンなどを約２ｘ１０18ｃｍ-3の濃度にドープして、比較的良好な導電性を与える。その理由はほどなく明らかとなろう。
【００２１】
この時点で、主に後続の連続工程に応じて、いくつかの異なる製造方法を用いることができる。したがって、第１の製造方法について説明し、その連続工程において可能な変更を後に説明する。
【００２２】
アンチモン化ガリウム(gallium antimonide) (GaSb)のエッチ・ストップ層３６を、接触層３５の表面上に成長させる。砒化インジウム(InAs)の第１共鳴トンネリング、即ち遷移層３７を、エッチ・ストップ層３６の表面上に成長させる。比較的薄い（約１５−２５オングストローム）AlSbの第１バリア層を、InAs共鳴トンネリング層３７の表面上にエピタキシャル成長させ、これに続いて、GaSbの量子井戸層３９（１００オングストローム未満、好ましくは約６５オングストロームの厚さ）、更に続いて、AlSbの比較的薄い第２バリア層４０を成長させる。バリア層４０上に、InAsの比較的高濃度にドープされた第２層４１を、最終層としてエピタキシャル成長させる。
【００２３】
以下のようにエッチングを行い、適当に外部接点を設けることによって、第１製造方法で、図５の構造を、図４に概略的に示したＦＥＴ２２，２３およびＲＴＤ２６に形成する。第１オーム接点４２を最終InAs層４１を用いて形成する。この接点は、ＲＴＤ２６の１つの端子として機能する。接点４２をマスクとして用いて、上側の層、即ち層４１，４０，３９，３８，３７をエッチ・ストップ層３６に達するまでエッチングする。典型的な例では、層４１のエッチングには、CH3COOH:H202:H20を約５：１：５の割合で含む第１溶液を用いる。次に、NH40H:H20 を約１０：１の割合で含む第２溶液を用いて、層４０，３９，３８をエッチングする。その後、再び第１溶液を用いて、層３７をエッチ・ストップ層３６に達するまでエッチングする。次に、第２溶液を用いて、エッチ・ストップ層３６を接触層３５に達するまで除去する。図６に示すオーム接点４２および層４１，４０，３９，３８，３７をエッチングすることによって形成されたメサ構造が、ＲＴＤ２６を形成する。
【００２４】
図６にも示されているように、第２対のオーム接点４３，４４を、高濃度にドープされたGaAs接触層３５を用いて、ＲＴＤと離間された関係で、いずれかの適当な方法で形成する。オーム接点４３は、ＦＥＴ２２のドレイン、或いはソースを形成し、オーム接点４４はＦＥＴ２３のドレイン、或いはソースを形成する。接点４２，４３，４４は全て、ニッケル−金−ゲルマニウム(NiAuGe)のようないずれかの適当な金属系で形成される。これには、蒸着およびリフトオフ(lift-off)のような適当な方法のいずれかが適用される。ＦＥＴ２２，２３のゲート接点領域４５，４６は、それぞれ、マスクおよびフォトレジストのようないずれかの適当な方法を用いて、接点４３とＲＴＤ２６との間、および接点４４とＲＴＤ２６との間にそれぞれ規定される。ゲート接点領域４５，４６において、エッチングなどによって高濃度にドープされたGaAs接触層３５を除去し、ゲート接点領域４５，４６内の露出された供給層３４の上表面上にショットキ金属接点４７，４８をそれぞれ形成する。
【００２５】
図６の構造を完成させるために、基準電位（本実施例では、接地）を接点４２に接続する。更に、接点４３，４４を共通接続し、負荷抵抗を介して、供給電位Ｖdに接続する。負荷抵抗は、基板上のいずれかの場所に形成されるか、或いは外部から供給される。端子Ｃも接点４２に接続し、更に端子Ａ，Ｂをそれぞれゲート接点４７，４８に接続する。複数の論理回路が単一基板上に形成される場合、これらの接続部（端子）は、通常メタライゼーション工程で形成される。
【００２６】
図７を具体的に参照すると、論理回路２０（ＦＥＴ２２，２３およびＲＴＤ２６）の複合グラフが示されている。この複合グラフは、論理回路２０（ＩRTD）内を流れる電流対入力Ａ，Ｂに印加される電圧（ＶA／ＶB）の関係を図示したものである。ＲＴＤ２６（図６参照）では、比較適狭いInAs層４１のバンドギャップが、比較的大きなバリア層４０のバンドギャップによって、GaSb量子井戸層３９から分離されている。更に、GaSb量子井戸層３９のバンドギャップは、比較的大きなバリア層３８のバンドギャップによって、InAs共鳴トンネリング層３７のバンドギャップから分離されている。通常、バリア層３８，４０は、比較的大きなバンドギャップを有し、そこを横切るキャリアの自由な流れ(free flow)に対してバリアを設けるのであるが、非常に薄く形成されているので、キャリアは整合されたエネルギ・バンド間を比較的容易に潜り抜けることができる。この特定実施例では、GaSb量子井戸層３９は十分広く形成されているので、その価電子帯における基底状態量子レベルを、InAsの導電帯よりも高くすることができる。
【００２７】
電位Ｖdを接点４３／４４および接点４２の間に印加し、更に論理高ＶAまたはＶBを接点ＡまたはＢに印加すると、InAs層内の電子は、GaSb層３９内の価電子帯エネルギ状態を介してトンネリングする。これが生じると、概略的に図７に示すように、電流のピーク５２が発生する（ＩRTD）。電位ＶAおよびＶBを付加的に印加すると、InAs層内の電子はGaSb層３９のバンドギャップによって遮断され、図４に示すように、ＩRTDは急激にバレー５４に低下する。このように、ＲＴＤ２６は、論理回路２０において、負差分抵抗素子を形成する。本実施例では、比較的高濃度にドープされたInAs層４１，３７が含まれているので、抵抗が小さいアクセス経路がＲＴＤ２６に設けられる。
【００２８】
いくらか異なる論理回路２０の製造方法では、基板３０を用意し、層３２〜３５を上述のように成長させる。オーム金属接点４３，４４を上述のように形成し、更にショットキ接点４７，４８を上述のように形成する。この場合、用いられる特定の方法に最も適したシーケンスで形成すればよい。次に、例えばマスキングおよびフォトレジストによってＲＴＤ空間を規定し、規定された空間上に層３７〜４１を選択的に成長させて、ＲＴＤ２６を形成する。上述の実施例とは異なり、層はエッチングされないので、エッチ・ストップ層は不要である。先に述べたように層４１上にオーム金属接点４２を形成し、ＲＴＤ２６およびＦＥＴ２２，２３を完成する。
【００２９】
用途によっては、シリコン基板を用い、図６と同様の構造をシリコン内に形成する方が適している場合がある。かかる用途では、図６のＲＴＤ２６の代わりにエサキ・ダイオードを作成し、更に図６のＦＥＴ２２，２３の代わりにシリコンを基礎としたＭＯＳＦＥＴなどを形成する。この構造では、ｐ+−ｎ+接合トンネリング・ダイオードであるエサキ・ダイオードが、負差分抵抗素子に相当し、回路は論理回路として動作することが可能となる。図６の場合のように、エサキ・ダイオードは、ＭＯＳＦＥＴの共通ソース／ドレイン上に形成される。この回路は、シリコンを基礎とした回路に容易に集積できるという利点がある。
【００３０】
図８を参照すると、論理回路２０の他の実施例が簡略断面図で示されている。ＦＥＴ６０の製造では、実質的に平坦な表面を有する基板６２を用意する。ここで述べようとしている特定実施例では、基板６２はGaAsであり、InAs/GaSb/AlSb物質系を便宜上用いることとする。基板６２上に成長させたGaAsのバッファ層６３を含む複数の層を互いの上に連続的にエピタキシャル成長させ、バッファ層６３の表面上にInGaAsのチャンネル層６４をエピタキシャル成長させ、チャンネル層６４の表面上にAlGaAsの供給層６５を成長させ、供給層６５の表面上に高濃度にドープされた接触層６６を成長させる。この場合でも、異なる方法または一連の工程を変更することも可能である。
【００３１】
第１の連続方法では、接触層６６の表面上にGaSbのエッチ・ストップ層６７を成長させ、エッチ・ストップ層６７上にInAsの共鳴トンネリング層６８を成長させ、共鳴トンネリング層６８上にAlSbの第１バリア層６９を成長させ、第１バリア層６９上に量子井戸層７０を成長させ、量子井戸層７０上にAlSbの第２バリア層７１を成長させ、第２バリア層７１上にInAsの接触層７２を成長させる。接触層７２上にオーム接点７５を形成し、前述のように層７２〜６８までをエッチ・ストップ層６７に達するまでエッチングするためのマスクとして用いる。次に、オーム接点７５をマスクとして用いて、エッチ・ストップ層６７をエッチングする。次に、ＦＥＴ６０，８０のために、ショットキ金属ゲート接点７６，７７を形成する。フォトレジストのような他のマスキング方法と共にゲート接点７６，７７を用いて、ＦＥＴ６０内に領域８１，８２を、そしてＦＥＴ８０内に領域８３，８４を埋め込む(implant)。オーム接点８５を形成することでＦＥＴ６０が完成し、一方、オーム接点８７を形成することでＦＥＴ８０が完成する。
【００３２】
多少異なる一連の工程では、接触層６６の成長直後に、ショットキ金属ゲート接点７６，７７を形成し、埋め込み領域８１，８２，８３，８４を作る。この時点で、必要なアニーリング工程を行うことができ、構造全体をSi3N4のようなマスク層（図示せず）で被覆する。次に、窓部を開口し、層６８〜７２を選択的に成長させてＲＴＤを形成する。前述のように、層の頂部にオーム接点７５を形成し、ＲＴＤを完成する。更に、窓部を開口して、埋め込み領域８２，８４と接触するオーム接点８５，８７をそれぞれ形成する。
【００３３】
図９を参照すると、本発明の他の実施例によるＸＯＲ／ＸＮＯＲ論理回路１２０が、概略図で示されている。図４の素子と同様の素子は、同様の番号でで示し、全ての番号の先頭に「１」を付けることによって異なる実施例であることを示すことにする。論理回路１２０は、並列接続された１対のＦＥＴ１２２，１２３を含み、各々ソースが第１共通電流端子１２４に接続され、ドレインが第２共通電流端子１２５に接続されている。第１共通電流端子１２４は、ＲＤＴ１２６の一方の端子に接続され、ＲＴＤ１２６の他方の端子は、基準電位に接続されている。本実施例では、接地を基準電位とする。図９に示すＸＮＯＲ構成では、第２共通電流端子１２５は、第２ＲＴＤ１２７を介して、電位源Ｖdが取り付けられるように構成された端子１２８に接続されている。また、第２共通電流端子１２５は、出力端子Ｃにも直接接続されている。ＦＥＴ１２２，１２３の各ゲートは、Ａ，Ｂと表記された論理入力にそれぞれ直接取り付けられている。ほどなく説明するが、ＦＥＴ１２２，１２３およびＲＴＤ１２６，１２７は、単一ユニット即ち素子として製造される。
【００３４】
論理回路１２０の動作において、ＲＴＤ１２７は、ゼロとピーク（例えば、ビーク５２、またはバレー領域以降）との間で、電流／電圧特性曲線の線形部分上で動作するように構成されているので、基本的に負荷抵抗と同様に動作する。これを達成するには、例えば、ＲＴＤ１２６よりもかなり大きいまたは小さい電流搬送領域または直径を有するＲＴＤ１２７を製造すればよい。ＶAおよびＶBが双方とも低（そこに印加された論理レベルが低）のとき、ＲＴＤ１２７を通過する電流は殆どないので、ＶCは高である。ＶAまたはＶBのいずれかが論理高（オンになる）のとき、ＩRは大きくなるので、ＶCは低くなる。図４の論理回路２０の場合のように、論理回路１２０の動作点は、ＦＥＴ１２２，１２３の一方がオンのときＩRがＲＴＤ１２６のピーク電流を越えないように設定される。ＶAおよびＶBが双方とも論理高のとき、ＩRはＲＴＤ１２６のピーク電流を越え、ＲＴＤ１２６をそのバレー側に切り替えるので、ＶCを高にする。これら双方の場合、ＲＴＤ１２７はピーク電流より低いままであるので、切り替えは起こらない。このように、図３の真理値表に示すように、図９の論理回路１２０においてＸＮＯＲ機能が達成される。この場合、ＲＴＤ１２６が、切り替え動作を行う負差分抵抗素子である。
【００３５】
図１０を具体的に参照すると、論理回路１２０の一実施例が簡略断面図で示されている。特定の製造方法の１つでは、概略的には前述のように、エッチングを行い外部接点を適当に設けることによって、図９に概略的に示したＦＥＴ１２２，１２３およびＲＴＤ１２６，１２７を、図５と同様の構造から形成する。本実施例では、最終InAs層で３つのオーム接点１４２，１４２，１４４を形成する。これらの接点は、ＲＴＤ１２６（オーム接点１４２），１２７（オーム接点１４３，１４４）の一方の端子として機能する。通常先に説明した溶液および手順を用いることによって、接点１４２，１４３，１４４をマスクとして用いて、上側の層を接触層１３５に達するまでエッチングする。オーム接点１４２，１４３，１４４および種々のエピタキシャル層をエッチングすることによって形成されたメサ構造が、ＲＴＤ１２６，１２７を形成する。
【００３６】
必要であれば、マスクやフォトレジストのような適当な方法を用いて、ＦＥＴ１２２，１２３用のゲート接点領域を、それぞれメサ間に規定する。エッチングなどによってゲート接点領域から高濃度ドープGaAs接触層１３５を除去し、ゲート接点領域内の露出された供給層１４８の上表面上に、ショットキ金属ゲート接点１４７，１４８を形成する。図１０の構造を完成するために、接点１４２に基準電位（本実施例では、接地）を接続する。また、接点１４３，１４４を共通接続し、供給電位Ｖdに接続する。また、端子Ｃも、通常外側のいずれかのメサの基礎(base)にある接触層１３５に接続し、端子Ａ，Ｂを、ゲート接点１４７，１４８にそれぞれ接続する。既に説明したように、単一基板上に複数の論理回路を形成する場合、これらの接続部（端子）は通常メタライゼーション工程で形成される。
【００３７】
以上のように、図９および図１０に示す実施例は、単一処理で形成され、負荷抵抗の形成すらも必要としない。回路全体が単一処理で製造されるので、本実施例は、非常に簡単に完成した集積回路(complete integrated circuit)に集積することができると共に、既存のＶＬＳＩまたはＵＳＬＩ技術とも統合することができる。
【００３８】
ここに開示した新規で改良された論理回路は、能動素子の全てが単一プロセスで作成されかつ接続されるので、製造が大幅に容易となる。また、この新規で改良された論理回路は、既存のＶＬＳＩおよびＵＬＳＩ技術と容易に統合することができる。更に、この新規で改良された論理回路は、基板上に必要な空間を大幅に狭くすることができると共に、動作中に必要な電流も少なくて済む。このように、新規で改良された論理回路は、既存の技術と容易に組み合わせることによって、論理回路に高性能で小型化されたダイを提供するので、格別に有用なものである。
【図面の簡単な説明】
【図１】従来技術の排他的ＮＯＲ論理回路を表わす概略図。
【図２】図１の論理回路において、能動素子の電流−電圧特性を示すグラフ。
【図３】排他的ＮＯＲの真理値表を示す図。
【図４】本発明による論理回路の実施例を表わす概略図。
【図５】図４の回路の製造における異なる構造または工程の簡略断面図。
【図６】図４の回路の製造における異なる構造または工程の簡略断面図。
【図７】図６の論理回路における負差分抵抗素子の電流−電圧特性を表わすグラフ。
【図８】本発明による論理回路の他の実施例を示す簡略断面図。
【図９】本発明による論理回路の他の実施例を示す概略図。
【図１０】図９に示した論理回路の簡略断面図。
【符号の説明】
２０ 論理回路
２２，２３，６０，８０ 電界効果トランジスタ
Ａ，Ｂ 制御端子
２６ 負差分抵抗素子
２７ 負荷抵抗
３０，６２，１３０ 基板
３５，４３，４４ 共通電流端子
４７，４８ 制御端子
３２，６３，１３０ バッファ層
３３，６４，１３３ チャンネル層
３４，６５，１３４ 供給層
３５，６６，１３５ 導電層
３６，６７ エッチ・ストップ層
３７，６８ 第１共鳴トンネリング層
３８，６９ 第１バリア層
３９，７０，１３９ 量子井戸層
４０，７１ 第２バリア層
４１，７２ 第２共鳴トンネリング層
４２，４３，４４，７５，８５，８７，１４２，１４３，１４４ オーム金属接点
４５，４６ ゲート接点領域
４７，４８，７６，７７，１４７，１４８ ショットキ金属接点
８２，８４ ドーパント
【産業上の利用分野】
本発明は論理回路に関し、更に特定すれば、複数の要素を含み単一素子として形成される論理回路に関するものである。
【０００２】
【従来の技術】
論理回路およびその用法は、当技術では公知である。通常、論理回路は、具体的にはトランジスタ、ダイオード、抵抗などのような複数の要素即ち素子を含む。また、これら種々の素子を単一半導体チップ上に集積するのは、用途が異なるなどの理由から非常に難しい。更に、抵抗を半導体チップ上に精度高く製造するのは難しく、通常比較的多量のチップ表面を必要とする。
【０００３】
したがって、単一ユニットとして形成可能な簡素化された論理回路を提供する必要性がある。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、単一ユニットに製造可能な新規で改良された論理回路を提供することである。
【０００５】
本発明の他の目的は、用いるとしても少数の抵抗のみを用いる新規で改良された論理回路を提供することである。
【０００６】
本発明の更に他の目的は、既存技術と組み合わせて、論理回路用の高性能でしかも小型化を図ったダイを提供することができる、新規で改良された論理回路を提供することである。
【０００７】
【課題を解決するための手段】
上述のおよびその他の問題の実質的な解決、ならびに上述のおよびその他の目的の実現は、本発明による論理回路によって達成される。この論理回路は、並列接続され第１および第２共通電流端子を含む１対の電界効果トランジスタを含み、これら１対の電界効果トランジスタの各々は更に、論理信号を受信するように接続された制御端子を有する。この論理回路は、更に、１対の電界効果トランジスタの第１および第２共通電流端子の一方に動作可能に取り付けられた負差分抵抗素子(negative differential resistance device)も含む。負差分抵抗素子は、１対の電界効果トランジスタの一方がオンになったときほぼピーク電流で動作し、前記１対の電界効果トランジスタの双方が同時にオンになったときほぼバレー電流(valley current)で動作するようなコンダクタンス特性を有する。負荷抵抗が第１および第２共通電流端子の他方に結合され、論理回路の出力を形成する。
【０００８】
上記論理回路に負差分抵抗素子を設け、第１共通電流端子と供給電位が印加されるように構成された端子との間に接続して、排他的論理和機能を実行することができる。或いは、上記論理回路に設ける負差分抵抗素子を、前記第２共通電流端子と基準電位が印加されるように構成された端子との間に接続することによって、排他的ＮＯＲ機能を実行することもできる。
【０００９】
上述のおよびその他の問題の実質的な解決、ならびに上述のおよびその他の目的の実現は、本発明による論理回路の製造方法によって達成される。この方法は、比較的平坦な平面を有する基板を用意する段階、ならびに基板の平坦面上のバッファ層、バッファ層上のチャネル層、チャネル層上の供給層、供給層上の導電層、導電層上のエッチ・ストップ層、エッチ・ストップ層上の第１共鳴トンネリング層、共鳴トンネリング層上の第１バリア層、第１バリア層上の量子井戸層、量子井戸層上の第２バリア層、および第２バリア層上の第２共鳴トンネリング層を含む複数の層を形成する段階を含む。第２共鳴トンネリング層上にオーム金属接点(ohmic metal contact)を形成して負差分抵抗素子の第１接点を規定し、第１エッチング剤を用いると共にオーム金属接点をマスクとして用いて、第２共鳴トンネリング層、第２バリア層、量子井戸層、第１バリア層、および第１共鳴トンネリング層を、前記エッチ・ストップ層まで選択的にエッチングする段階を実行する。第２エッチング剤を用いると共にオーム金属接点をマスクとして用いて、エッチ・ストップ層を導電層まで選択的にエッチングする段階を実行し、負差分抵抗素子の第２接点を完成する。この第２接点は、第１共通電流端子領域を規定する。規定された第１共通電流端子領域とは離間された関係で、１対のオーム金属接点を導電層上に形成する。離間された１対のオーム金属接点の各々と規定された第１共通回路端子領域との間に位置するように、１対のゲート接点領域を規定し、
１対のゲート接点領域において導電層を選択的に除去して供給層上の１対の表面領域を露出する段階を実行し、このゲート接点領域内の供給層の１対の露出表面領域上に、ショットキ金属接点を形成する。
【００１０】
【実施例】
現在、共鳴トンネリング・ダイオード（ＲＴＤ）および共鳴トンネリング・トランジスタ（ＲＴＴ）に基づく論理素子は、電子回路における未来の多機能素子として研究されている。現在提案されている素子の殆どは、ＲＴＴのゲート（またはベース）を入力ノードとして用いるものである。ゲート電圧を増大させることによって、量子井戸における共鳴レベルが、注入されるキャリアのフェルミ・レベルに同調して共鳴したり、或は同調が外れて共鳴しなくなる。このようにして、入力に対する非単調出力依存性(non-monotonic output dependence)が得られるので、多機能型(multi-functionality)となる。
【００１１】
最近提案された１つの排他的ＯＲ（ＸＯＲ）または排他的ＮＯＲ（ＸＮＯＲ）素子は、ＲＴＤ、および直列接続された通常のバイポーラ・トランジスタとの２つの部分に実際に分離可能な動作原理(working principle)で、「ＲＴＴ」を利用したものである。バイポーラ・トランジスタは可変抵抗として機能する（電流飽和によって）。エミッタ共通構成においてＶceを固定した場合（ＴＲＤピーク電圧を越える）、Ｖbeの変化によってバイポーラ・トランジスタ間の電圧効果の相対量が変化すると共に、電流Ｉcも変化する。ゼロＶbeにおいてバイポーラ・トランジスタがオフ（Ｉc＝０）であると仮定すると、初期に正のＶbeが徐々にバイポーラ・トランジスタをオンにし、Ｉcを上昇させる。Ｖbeがより強くオンになれば、Ｉcの上昇も高くなり、ＲＴＤのピーク電流を越え、Ｉcは急激に低下して所望の負トランスコンダクタンスを生じる。
【００１２】
具体的に図１を参照すると、従来技術のＸＮＯＲ論理回路１０の概略図が示されている。論理回路１０は、接地に接続されたエミッタ、ゲートまたはベース、およびコレクタを有するＲＴＴ１２を含む。コレクタは、負荷抵抗１３を介して適当な電源Ｖ0に接続されると共に、直接出力端子Ｃに接続される。ゲートは２つの等しい抵抗１４，１５を介して２つの入力Ａ，Ｂにそれぞれ接続されている。
【００１３】
ＲＴＴ１２のＶbe−Ｉc曲線を図２に示す。図２に示されているように、論理高が入力ＡまたはＢの一方に接続されるとき、Ｉcはピークとなる（番号１）。入力Ａ，Ｂ双方が論理高を有するとき、Ｉcはピークを越えてバレーにある（番号２）。このように、図１の論理回路１０において、図３に示す真理値表にあるようなＸＮＯＲ機能が達成される。
【００１４】
論理回路１０に伴う主な問題は、抵抗１４，１５を集積回路に形成するのが難しいという事実である。抵抗１４，１５は、一般的に、多量の基板表面領域を必要とし、製造および整合が難しい。また、論理回路１０は、比較的多量の電流も必要とする。
【００１５】
図４を参照すると、本発明によるＸＯＲ／ＸＮＯＲ論理回路２０の概略図が示されている。論理回路２０は、一対のＦＥＴ２２，２３を含む。この特定実施例では、これらはエンハンスメント型ＦＥＴである。ＦＥＴ２２，２３は並列に接続され、各々ソースが第１共通電流端子２４に接続され、ドレインが第２共通電流端子２５に接続されている。図４に示すＸＮＯＲ構成では、第１共通電流端子２４はＲＴＤ２６の一方の端子に接続されており、ＲＴＤ２６の他方の端子は基準電位に接続されている。本実施例では、基準電位は接地である。これから説明するが、ＦＥＴ２２，２３およびＲＴＤ２６は、単一ユニットまたは素子として製造される。
【００１６】
図４に示すＸＮＯＲ構成では、第２共通電流端子２５は負荷抵抗２７を介して、電位源(potential source)Ｖdが接続される端子２８に接続されている。負荷抵抗２７は概略的に抵抗として図示されているが、適当な抵抗性負荷であればどれでも、例えば、他の素子とモノリシックに(monolithically)製造されるトランジスタとして利用可能であることは理解されよう。第２共通電流端子２５は、出力端子Ｃにも直接接続されている。ＦＥＴ２２，２３の各ゲートは、Ａ，Ｂと表記されている論理入力に、それぞれ直接接続されている。
【００１７】
論理回路２０の動作中、ＶAおよびＶBが双方とも低（論理低レベルが印加される）のとき、負荷抵抗２７には殆ど電流が流れないので、ＶCは高である。ＶAまたはＶBのいずれかが論理高（オンになる）になると、ＩRが大きくなるので、ＶCは低になる。ここで注記すべきは、論理回路２０の動作点は、ＦＥＴ２２，２３の一方がオンのとき、ＩRはＲＴＤ２６のピーク電流を越えないように設定されることである。ＶAおよびＶBが双方とも論理高のとき、ＩRはＲＴＤ２６のピーク電流を越えて、ＲＴＤをそのバレー(valley)に切り替え、ＶCを高にする。後者の場合、比較的大きな電圧降下がＲＤＴ２６間に生じる。これは、更にＦＥＴ２２，２３をオフに切り替えるように作用する。このように、図３の真理値表に示すようなＸＮＯＲ機能が、図４の回路２０において達成される。
【００１８】
論理回路２０の機能をＸＯＲ機能に変えるには、ＲＴＤ２６を共通電流端子２５と電位端子２８との間に接続し、一方負荷抵抗２７と出力端子Ｃとを、共通電流端子２４と基準電位との間に接続する。一般的に、この変更を行うには、単に端子２８上の電位および基準電位を逆転させればよい。このように、ＶAまたはＶBのいずれかが論理高（オンになる）のとき、ＩRは大きくなるので、ＶCは高になる。ＶAおよびＶBが双方共に論理高のとき、ＩRはＲＴＤ２６のピーク電流を越えて、ＲＴＤ２６をそのバレーに切り替え、ＶCを低にする。このように、ＲＴＤ２６は負差分抵抗素子を形成し、これが論理回路２０の切り替え動作を行う。
【００１９】
前記素子（ＦＥＴ２２，２３およびＲＴＤ２６）を製造する一方法を図５および図６に示す。具体的に図５を参照すると、平坦な表面上にヘテロ構造(heterostructure)の物質層を成長させた基板３０の簡略断面図が示されている。ここでは、特定の物質系や具体的な層の厚さが例として用いられているが、ここに記載されている目的に影響を及ぼすことなく、いくらかの変更が可能であることは理解されよう。
【００２０】
基板３０は半絶縁砒化ガリウム(semi-insulating gallium arsenide)で形成される。砒化ガリウム(GaAs)のバッファ層３２をその平面状の表面上にエピタキシャル成長させ、以後に形成される層における結晶応力を減少させる。砒化インジウム・ガリウム(indium gallium arsenide) (InGaAs)のチャンネル層を、バッファ層３２の表面上にエピタキシャル成長させる。砒化アルミニウム・ガリウム(aluminum gallium arsenide) (AlGaAs)の供給層３４を、チャンネル層３３の表面上にエピタキシャル成長させる。GaAsの比較的高濃度にドープされた接触層(contact layer)３５を、供給層３４の表面上に成長させる。層３５に、例えばシリコン・イオンなどを約２ｘ１０18ｃｍ-3の濃度にドープして、比較的良好な導電性を与える。その理由はほどなく明らかとなろう。
【００２１】
この時点で、主に後続の連続工程に応じて、いくつかの異なる製造方法を用いることができる。したがって、第１の製造方法について説明し、その連続工程において可能な変更を後に説明する。
【００２２】
アンチモン化ガリウム(gallium antimonide) (GaSb)のエッチ・ストップ層３６を、接触層３５の表面上に成長させる。砒化インジウム(InAs)の第１共鳴トンネリング、即ち遷移層３７を、エッチ・ストップ層３６の表面上に成長させる。比較的薄い（約１５−２５オングストローム）AlSbの第１バリア層を、InAs共鳴トンネリング層３７の表面上にエピタキシャル成長させ、これに続いて、GaSbの量子井戸層３９（１００オングストローム未満、好ましくは約６５オングストロームの厚さ）、更に続いて、AlSbの比較的薄い第２バリア層４０を成長させる。バリア層４０上に、InAsの比較的高濃度にドープされた第２層４１を、最終層としてエピタキシャル成長させる。
【００２３】
以下のようにエッチングを行い、適当に外部接点を設けることによって、第１製造方法で、図５の構造を、図４に概略的に示したＦＥＴ２２，２３およびＲＴＤ２６に形成する。第１オーム接点４２を最終InAs層４１を用いて形成する。この接点は、ＲＴＤ２６の１つの端子として機能する。接点４２をマスクとして用いて、上側の層、即ち層４１，４０，３９，３８，３７をエッチ・ストップ層３６に達するまでエッチングする。典型的な例では、層４１のエッチングには、CH3COOH:H202:H20を約５：１：５の割合で含む第１溶液を用いる。次に、NH40H:H20 を約１０：１の割合で含む第２溶液を用いて、層４０，３９，３８をエッチングする。その後、再び第１溶液を用いて、層３７をエッチ・ストップ層３６に達するまでエッチングする。次に、第２溶液を用いて、エッチ・ストップ層３６を接触層３５に達するまで除去する。図６に示すオーム接点４２および層４１，４０，３９，３８，３７をエッチングすることによって形成されたメサ構造が、ＲＴＤ２６を形成する。
【００２４】
図６にも示されているように、第２対のオーム接点４３，４４を、高濃度にドープされたGaAs接触層３５を用いて、ＲＴＤと離間された関係で、いずれかの適当な方法で形成する。オーム接点４３は、ＦＥＴ２２のドレイン、或いはソースを形成し、オーム接点４４はＦＥＴ２３のドレイン、或いはソースを形成する。接点４２，４３，４４は全て、ニッケル−金−ゲルマニウム(NiAuGe)のようないずれかの適当な金属系で形成される。これには、蒸着およびリフトオフ(lift-off)のような適当な方法のいずれかが適用される。ＦＥＴ２２，２３のゲート接点領域４５，４６は、それぞれ、マスクおよびフォトレジストのようないずれかの適当な方法を用いて、接点４３とＲＴＤ２６との間、および接点４４とＲＴＤ２６との間にそれぞれ規定される。ゲート接点領域４５，４６において、エッチングなどによって高濃度にドープされたGaAs接触層３５を除去し、ゲート接点領域４５，４６内の露出された供給層３４の上表面上にショットキ金属接点４７，４８をそれぞれ形成する。
【００２５】
図６の構造を完成させるために、基準電位（本実施例では、接地）を接点４２に接続する。更に、接点４３，４４を共通接続し、負荷抵抗を介して、供給電位Ｖdに接続する。負荷抵抗は、基板上のいずれかの場所に形成されるか、或いは外部から供給される。端子Ｃも接点４２に接続し、更に端子Ａ，Ｂをそれぞれゲート接点４７，４８に接続する。複数の論理回路が単一基板上に形成される場合、これらの接続部（端子）は、通常メタライゼーション工程で形成される。
【００２６】
図７を具体的に参照すると、論理回路２０（ＦＥＴ２２，２３およびＲＴＤ２６）の複合グラフが示されている。この複合グラフは、論理回路２０（ＩRTD）内を流れる電流対入力Ａ，Ｂに印加される電圧（ＶA／ＶB）の関係を図示したものである。ＲＴＤ２６（図６参照）では、比較適狭いInAs層４１のバンドギャップが、比較的大きなバリア層４０のバンドギャップによって、GaSb量子井戸層３９から分離されている。更に、GaSb量子井戸層３９のバンドギャップは、比較的大きなバリア層３８のバンドギャップによって、InAs共鳴トンネリング層３７のバンドギャップから分離されている。通常、バリア層３８，４０は、比較的大きなバンドギャップを有し、そこを横切るキャリアの自由な流れ(free flow)に対してバリアを設けるのであるが、非常に薄く形成されているので、キャリアは整合されたエネルギ・バンド間を比較的容易に潜り抜けることができる。この特定実施例では、GaSb量子井戸層３９は十分広く形成されているので、その価電子帯における基底状態量子レベルを、InAsの導電帯よりも高くすることができる。
【００２７】
電位Ｖdを接点４３／４４および接点４２の間に印加し、更に論理高ＶAまたはＶBを接点ＡまたはＢに印加すると、InAs層内の電子は、GaSb層３９内の価電子帯エネルギ状態を介してトンネリングする。これが生じると、概略的に図７に示すように、電流のピーク５２が発生する（ＩRTD）。電位ＶAおよびＶBを付加的に印加すると、InAs層内の電子はGaSb層３９のバンドギャップによって遮断され、図４に示すように、ＩRTDは急激にバレー５４に低下する。このように、ＲＴＤ２６は、論理回路２０において、負差分抵抗素子を形成する。本実施例では、比較的高濃度にドープされたInAs層４１，３７が含まれているので、抵抗が小さいアクセス経路がＲＴＤ２６に設けられる。
【００２８】
いくらか異なる論理回路２０の製造方法では、基板３０を用意し、層３２〜３５を上述のように成長させる。オーム金属接点４３，４４を上述のように形成し、更にショットキ接点４７，４８を上述のように形成する。この場合、用いられる特定の方法に最も適したシーケンスで形成すればよい。次に、例えばマスキングおよびフォトレジストによってＲＴＤ空間を規定し、規定された空間上に層３７〜４１を選択的に成長させて、ＲＴＤ２６を形成する。上述の実施例とは異なり、層はエッチングされないので、エッチ・ストップ層は不要である。先に述べたように層４１上にオーム金属接点４２を形成し、ＲＴＤ２６およびＦＥＴ２２，２３を完成する。
【００２９】
用途によっては、シリコン基板を用い、図６と同様の構造をシリコン内に形成する方が適している場合がある。かかる用途では、図６のＲＴＤ２６の代わりにエサキ・ダイオードを作成し、更に図６のＦＥＴ２２，２３の代わりにシリコンを基礎としたＭＯＳＦＥＴなどを形成する。この構造では、ｐ+−ｎ+接合トンネリング・ダイオードであるエサキ・ダイオードが、負差分抵抗素子に相当し、回路は論理回路として動作することが可能となる。図６の場合のように、エサキ・ダイオードは、ＭＯＳＦＥＴの共通ソース／ドレイン上に形成される。この回路は、シリコンを基礎とした回路に容易に集積できるという利点がある。
【００３０】
図８を参照すると、論理回路２０の他の実施例が簡略断面図で示されている。ＦＥＴ６０の製造では、実質的に平坦な表面を有する基板６２を用意する。ここで述べようとしている特定実施例では、基板６２はGaAsであり、InAs/GaSb/AlSb物質系を便宜上用いることとする。基板６２上に成長させたGaAsのバッファ層６３を含む複数の層を互いの上に連続的にエピタキシャル成長させ、バッファ層６３の表面上にInGaAsのチャンネル層６４をエピタキシャル成長させ、チャンネル層６４の表面上にAlGaAsの供給層６５を成長させ、供給層６５の表面上に高濃度にドープされた接触層６６を成長させる。この場合でも、異なる方法または一連の工程を変更することも可能である。
【００３１】
第１の連続方法では、接触層６６の表面上にGaSbのエッチ・ストップ層６７を成長させ、エッチ・ストップ層６７上にInAsの共鳴トンネリング層６８を成長させ、共鳴トンネリング層６８上にAlSbの第１バリア層６９を成長させ、第１バリア層６９上に量子井戸層７０を成長させ、量子井戸層７０上にAlSbの第２バリア層７１を成長させ、第２バリア層７１上にInAsの接触層７２を成長させる。接触層７２上にオーム接点７５を形成し、前述のように層７２〜６８までをエッチ・ストップ層６７に達するまでエッチングするためのマスクとして用いる。次に、オーム接点７５をマスクとして用いて、エッチ・ストップ層６７をエッチングする。次に、ＦＥＴ６０，８０のために、ショットキ金属ゲート接点７６，７７を形成する。フォトレジストのような他のマスキング方法と共にゲート接点７６，７７を用いて、ＦＥＴ６０内に領域８１，８２を、そしてＦＥＴ８０内に領域８３，８４を埋め込む(implant)。オーム接点８５を形成することでＦＥＴ６０が完成し、一方、オーム接点８７を形成することでＦＥＴ８０が完成する。
【００３２】
多少異なる一連の工程では、接触層６６の成長直後に、ショットキ金属ゲート接点７６，７７を形成し、埋め込み領域８１，８２，８３，８４を作る。この時点で、必要なアニーリング工程を行うことができ、構造全体をSi3N4のようなマスク層（図示せず）で被覆する。次に、窓部を開口し、層６８〜７２を選択的に成長させてＲＴＤを形成する。前述のように、層の頂部にオーム接点７５を形成し、ＲＴＤを完成する。更に、窓部を開口して、埋め込み領域８２，８４と接触するオーム接点８５，８７をそれぞれ形成する。
【００３３】
図９を参照すると、本発明の他の実施例によるＸＯＲ／ＸＮＯＲ論理回路１２０が、概略図で示されている。図４の素子と同様の素子は、同様の番号でで示し、全ての番号の先頭に「１」を付けることによって異なる実施例であることを示すことにする。論理回路１２０は、並列接続された１対のＦＥＴ１２２，１２３を含み、各々ソースが第１共通電流端子１２４に接続され、ドレインが第２共通電流端子１２５に接続されている。第１共通電流端子１２４は、ＲＤＴ１２６の一方の端子に接続され、ＲＴＤ１２６の他方の端子は、基準電位に接続されている。本実施例では、接地を基準電位とする。図９に示すＸＮＯＲ構成では、第２共通電流端子１２５は、第２ＲＴＤ１２７を介して、電位源Ｖdが取り付けられるように構成された端子１２８に接続されている。また、第２共通電流端子１２５は、出力端子Ｃにも直接接続されている。ＦＥＴ１２２，１２３の各ゲートは、Ａ，Ｂと表記された論理入力にそれぞれ直接取り付けられている。ほどなく説明するが、ＦＥＴ１２２，１２３およびＲＴＤ１２６，１２７は、単一ユニット即ち素子として製造される。
【００３４】
論理回路１２０の動作において、ＲＴＤ１２７は、ゼロとピーク（例えば、ビーク５２、またはバレー領域以降）との間で、電流／電圧特性曲線の線形部分上で動作するように構成されているので、基本的に負荷抵抗と同様に動作する。これを達成するには、例えば、ＲＴＤ１２６よりもかなり大きいまたは小さい電流搬送領域または直径を有するＲＴＤ１２７を製造すればよい。ＶAおよびＶBが双方とも低（そこに印加された論理レベルが低）のとき、ＲＴＤ１２７を通過する電流は殆どないので、ＶCは高である。ＶAまたはＶBのいずれかが論理高（オンになる）のとき、ＩRは大きくなるので、ＶCは低くなる。図４の論理回路２０の場合のように、論理回路１２０の動作点は、ＦＥＴ１２２，１２３の一方がオンのときＩRがＲＴＤ１２６のピーク電流を越えないように設定される。ＶAおよびＶBが双方とも論理高のとき、ＩRはＲＴＤ１２６のピーク電流を越え、ＲＴＤ１２６をそのバレー側に切り替えるので、ＶCを高にする。これら双方の場合、ＲＴＤ１２７はピーク電流より低いままであるので、切り替えは起こらない。このように、図３の真理値表に示すように、図９の論理回路１２０においてＸＮＯＲ機能が達成される。この場合、ＲＴＤ１２６が、切り替え動作を行う負差分抵抗素子である。
【００３５】
図１０を具体的に参照すると、論理回路１２０の一実施例が簡略断面図で示されている。特定の製造方法の１つでは、概略的には前述のように、エッチングを行い外部接点を適当に設けることによって、図９に概略的に示したＦＥＴ１２２，１２３およびＲＴＤ１２６，１２７を、図５と同様の構造から形成する。本実施例では、最終InAs層で３つのオーム接点１４２，１４２，１４４を形成する。これらの接点は、ＲＴＤ１２６（オーム接点１４２），１２７（オーム接点１４３，１４４）の一方の端子として機能する。通常先に説明した溶液および手順を用いることによって、接点１４２，１４３，１４４をマスクとして用いて、上側の層を接触層１３５に達するまでエッチングする。オーム接点１４２，１４３，１４４および種々のエピタキシャル層をエッチングすることによって形成されたメサ構造が、ＲＴＤ１２６，１２７を形成する。
【００３６】
必要であれば、マスクやフォトレジストのような適当な方法を用いて、ＦＥＴ１２２，１２３用のゲート接点領域を、それぞれメサ間に規定する。エッチングなどによってゲート接点領域から高濃度ドープGaAs接触層１３５を除去し、ゲート接点領域内の露出された供給層１４８の上表面上に、ショットキ金属ゲート接点１４７，１４８を形成する。図１０の構造を完成するために、接点１４２に基準電位（本実施例では、接地）を接続する。また、接点１４３，１４４を共通接続し、供給電位Ｖdに接続する。また、端子Ｃも、通常外側のいずれかのメサの基礎(base)にある接触層１３５に接続し、端子Ａ，Ｂを、ゲート接点１４７，１４８にそれぞれ接続する。既に説明したように、単一基板上に複数の論理回路を形成する場合、これらの接続部（端子）は通常メタライゼーション工程で形成される。
【００３７】
以上のように、図９および図１０に示す実施例は、単一処理で形成され、負荷抵抗の形成すらも必要としない。回路全体が単一処理で製造されるので、本実施例は、非常に簡単に完成した集積回路(complete integrated circuit)に集積することができると共に、既存のＶＬＳＩまたはＵＳＬＩ技術とも統合することができる。
【００３８】
ここに開示した新規で改良された論理回路は、能動素子の全てが単一プロセスで作成されかつ接続されるので、製造が大幅に容易となる。また、この新規で改良された論理回路は、既存のＶＬＳＩおよびＵＬＳＩ技術と容易に統合することができる。更に、この新規で改良された論理回路は、基板上に必要な空間を大幅に狭くすることができると共に、動作中に必要な電流も少なくて済む。このように、新規で改良された論理回路は、既存の技術と容易に組み合わせることによって、論理回路に高性能で小型化されたダイを提供するので、格別に有用なものである。
【図面の簡単な説明】
【図１】従来技術の排他的ＮＯＲ論理回路を表わす概略図。
【図２】図１の論理回路において、能動素子の電流−電圧特性を示すグラフ。
【図３】排他的ＮＯＲの真理値表を示す図。
【図４】本発明による論理回路の実施例を表わす概略図。
【図５】図４の回路の製造における異なる構造または工程の簡略断面図。
【図６】図４の回路の製造における異なる構造または工程の簡略断面図。
【図７】図６の論理回路における負差分抵抗素子の電流−電圧特性を表わすグラフ。
【図８】本発明による論理回路の他の実施例を示す簡略断面図。
【図９】本発明による論理回路の他の実施例を示す概略図。
【図１０】図９に示した論理回路の簡略断面図。
【符号の説明】
２０ 論理回路
２２，２３，６０，８０ 電界効果トランジスタ
Ａ，Ｂ 制御端子
２６ 負差分抵抗素子
２７ 負荷抵抗
３０，６２，１３０ 基板
３５，４３，４４ 共通電流端子
４７，４８ 制御端子
３２，６３，１３０ バッファ層
３３，６４，１３３ チャンネル層
３４，６５，１３４ 供給層
３５，６６，１３５ 導電層
３６，６７ エッチ・ストップ層
３７，６８ 第１共鳴トンネリング層
３８，６９ 第１バリア層
３９，７０，１３９ 量子井戸層
４０，７１ 第２バリア層
４１，７２ 第２共鳴トンネリング層
４２，４３，４４，７５，８５，８７，１４２，１４３，１４４ オーム金属接点
４５，４６ ゲート接点領域
４７，４８，７６，７７，１４７，１４８ ショットキ金属接点
８２，８４ ドーパント
Claims (5)
- 論理回路（２０）であって：
並列に結合され、第１および第２共通電流端子を有する１対の電界効果トランジスタ（２２，２３）であって、各々論理信号を受けるように結合された制御端子（Ａ，Ｂ）を有する前記１対の電界効果トランジスタ（２２，２３）；
前記１対の電界効果トランジスタの前記第１および第２共通電流端子の一方に動作可能に結合された負差分抵抗素子（２６）であって、該負差分抵抗素子は、前記１対の電界効果トランジスタの一方がオンのときほぼピーク電流で動作し、前記１対の電界効果トランジスタが双方ともオンのときほぼバレー電流で動作するようなコンダクタンス特性を有する前記負差分抵抗素子（２６）；および
前記第１および第２共通電流端子の他方に結合され、前記論理回路の出力を提供する負荷抵抗（２７）；
から成ることを特徴とする論理回路。 - 論理回路であって：
基板（３０）；
前記基板上に形成され、並列に接続され、供給電位と基準電位とにそれぞれ結合されるように構成された第１および第２共通電流端子（３５，４３，４４）を含む１対のヘテロ構造電界効果トランジスタ（２２，２３）であって、各々論理信号を受けるように結合された制御端子（４７，４８）を更に有する前記１対の電界効果トランジスタ（２２，２３）；
前記基板上に形成され、前記第１共通電流端子への前記供給電位または前記第２共通電流端子への基準電位のいずれか一方に動作可能に結合する負差分抵抗素子（２６）であって、該負差分抵抗素子は、前記１対の電界効果トランジスタの一方がオンのときほぼピーク電流（５２）で動作し、前記１対の電界効果トランジスタが双方とも同時にオンのときほぼバレー電流（５４）で動作するようなコンダクタンス特性を有する前記負差分抵抗素子；および
前記第１共通電流端子への前記供給電位または前記第２共通電流端子への基準電位の他方を結合する負荷抵抗（２７）；
から成ることを特徴とする論理回路。 - 論理回路の製造方法であって：
比較的平坦な表面を有する基板（３０）を用意する段階；
前記基板の平坦な表面上のバッファ層（３２）、該バッファ層上のチャネル層（３３）、該チャネル層上の供給層（３４）、前記供給層上の導電層（３５）、該導電層上のエッチ・ストップ層（３６）、該エッチ・ストップ層上の第１共鳴トンネリング層（３７）、該共鳴トンネリング層上の第１バリア層（３８）、該第１バリア層上の量子井戸層（３９）、該量子井戸層上の第２バリア層（４０）、該第２バリア層上の第２共鳴トンネリング層（４１）を含む、複数の層を形成する段階；
負差分抵抗素子（２６）の第１接点を規定するオーム金属接点（４２）を前記第２共鳴トンネリング層上に形成する段階；
前記オーム金属接点（４２）をマスクとして使用し第１エッチング剤を用いて、前記第２共鳴トンネリング層（４１）、前記第２バリア層（４０）、前記量子井戸層（３９）、前記第１バリア層（３８）、および前記第１共鳴トンネリング層（３７）を、前記エッチ・ストップ層（３６）まで選択的にエッチングする段階；
前記オーム金属接点（４２）をマスクとして使用し第２エッチング剤を用いて、前記エッチ・ストップ層（３６）を前記導電層（３５）まで選択的にエッチングして、前記負差分抵抗素子（２６）の第２接点を形成し、前記第２接点によって第１共通電流端子領域を規定する段階；
１対のオーム金属接点（４３，４４）を、前記規定された第１共通電流端子領域に対して離間された関係で、前記導電層（３５）上に形成する段階；
１対のゲート接点領域（４５，４６）を規定し、前記１対の離間されたオーム金属接点（４３，４４）の各々と、前記規定された第１共通電流端子領域との間に各々配置し、前記１対のゲート接点領域（４５，４６）内の導電層（３５）を選択的に除去することによって、前記供給層（３４）において１対の表面領域を露出させる段階；および
前記ゲート接点領域（４５，４６）において、前記供給層（３４）の前記１対の露出表面領域上に、ショットキ金属接点（４７，４８）を形成する段階；
から成ることを特徴とする方法。 - 論理回路の製造方法であって：
比較的平坦な表面を有する基板（６２）を用意する段階；
前記基板の平坦な表面上のバッファ層（６３）、該バッファ層上のチャネル層（６４）、該チャンネル層上の供給層（６５）、前記供給層上の導電層（６６）、該導電層上のエッチ・ストップ層（６７）、該エッチ・ストップ層上の第１共鳴トンネリング層（６８）、該共鳴トンネリング層上の第１バリア層（６９）、該第１バリア層上の量子井戸層（７０）、該量子井戸層上の第２バリア層（７１）、該第２バリア層上の第２共鳴トンネリング層（７２）を含む、複数の層を形成する段階；
負差分抵抗素子の第１接点を規定する第１オーム金属接点（７５）を、前記第２共鳴トンネリング層（７２）上に形成する段階；
第１エッチング剤を使用して前記第１オーム金属接点（７５）をマスクとして用いて、前記第２共鳴トンネリング層（７２）、前記第２バリア層（７１）、前記量子井戸層（７０）、前記第１バリア層（６９）、および前記第１共鳴トンネリング層（６８）を、前記エッチ・ストップ層（６７）まで選択的にエッチングする段階；
第２エッチング剤を使用し前記第１オーム金属接点（７５）をマスクとして用いて、前記エッチ・ストップ層（６７）を前記導電層（６６）まで選択的にエッチングして、前記負差分抵抗素子の第２接点を形成し、該第２接点で第１共通電流端子領域を規定する段階；
１対のゲート接点領域を規定し、前記第１共通電流端子領域に離間した関係で、前記導電層の表面上に各々配置し、前記１対のゲート接点領域の各々において、前記導電層（６６）の露出表面上にショットキ金属接点（７６，７７）を形成する段階；
少なくとも部分的に前記第１オーム金属接点および前記ショットキ・金属をマスクとして用いて、前記導電層の表面上に１対の第２接点領域を規定し、１対の電界効果トランジスタ（６０，８０）の各々に第２電流接点を形成する位置において、前記導電層（６６）、前記供給層（６５）、前記チャンネル層（６４）および少なくとも部分的に前記バッファ層（６３）を介してドーパント（８２，８４）を注入する段階；および
前記第２対の接点領域の各々における前記導電層上に、前記注入されたドーパントと接触し、かつ、互いに接触するように、オーム金属接点（８５，８７）を形成する段階；
から成ることを特徴とする方法。 - 論理回路の製造方法であって：
比較的平坦な表面を有する基板（１３０）を用意する段階；
前記基板の平坦な表面上のバッファ層（１３０）、該バッファ層上のチャネル層（１３３）、該チャネル層上の供給層（１３４）、前記供給層上の導電層（１３５）、該導電層上のエッチ・ストップ層、該エッチ・ストップ層上の第１共鳴トンネリング層、該共鳴トンネリング層上の第１バリア層、該第１バリア層上の量子井戸層（１３９）、該量子井戸層上の第２バリア層、該第２バリア層上の第２共鳴トンネリング層を含む、複数の層を形成する段階；
３つの負差分抵抗素子の各々に第１接点を規定する、離間された第１（１４２）、第２（１４３）および第３（１４４）オーム金属接点を、前記第２共鳴トンネリング層上に形成する段階；
第１エッチング剤を使用し前記離隔された第１、第２および第３オーム金属接点をマスクとして用いて、前記第２共鳴トンネリング層、前記第２バリア層、前記量子井戸層、前記第１バリア層、および前記第１共鳴トンネリング層を、前記エッチ・ストップ層まで選択的にエッチングする段階；
第２エッチング剤を使用し前記離隔された第１、第２および第３オーム金属接点をマスクとして用いて、前記エッチ・ストップ層を前記導電層（１３５）まで選択的にエッチングして、前記３つの負差分抵抗素子の各々に第２接点を形成し、該第２接点で第１および第２共通電流端子領域を規定する段階；
１対のゲート接点領域を規定し、各々前記離間した第１、第２および第２、第３オーム金属接点と前記規定された第１および第２共通電流端子領域との間に配置し、前記１対のゲート接点領域において前記導電層（１３５）を選択的に除去して、前記供給層（１３４）において１対の表面領域を露出させる段階；および
前記ゲート接点領域内の前記供給層の前記１対の露出表面領域の各々の上に、ショットキ金属接点（１４７，１４８）を形成する段階；
から成ることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/261,799 US5477169A (en) | 1994-06-20 | 1994-06-20 | Logic circuit with negative differential resistance device |
| US261799 | 1994-06-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH088418A JPH088418A (ja) | 1996-01-12 |
| JP3827346B2 true JP3827346B2 (ja) | 2006-09-27 |
Family
ID=22994926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17389495A Expired - Lifetime JP3827346B2 (ja) | 1994-06-20 | 1995-06-19 | 負差分抵抗素子を有する論理回路およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5477169A (ja) |
| JP (1) | JP3827346B2 (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0774839A3 (en) * | 1995-10-19 | 1999-08-25 | Texas Instruments Incorporated | Negative resistance element for multivalue to binary conversion |
| US6130559A (en) * | 1997-04-04 | 2000-10-10 | Board Of Regents Of The University Of Texas System | QMOS digital logic circuits |
| US5903170A (en) * | 1997-06-03 | 1999-05-11 | The Regents Of The University Of Michigan | Digital logic design using negative differential resistance diodes and field-effect transistors |
| US5955911A (en) * | 1997-10-06 | 1999-09-21 | Sun Microsystems, Inc. | On-chip differential resistance technique with noise immunity and symmetric resistance |
| US6677776B2 (en) * | 1998-05-11 | 2004-01-13 | Micron Technology, Inc. | Method and system having switching network for testing semiconductor components on a substrate |
| US6486707B1 (en) * | 1999-07-16 | 2002-11-26 | Texas Instruments Incorporated | CMOS pass transistor logic circuitry using quantum mechanical tunneling structures |
| US6316965B1 (en) | 2000-06-15 | 2001-11-13 | The United States Of America As Represented By The Secretary Of The Navy | Non-volatile reprogrammable logic circuits by combining negative differential resistance devices and magnetic devices |
| US6512274B1 (en) | 2000-06-22 | 2003-01-28 | Progressant Technologies, Inc. | CMOS-process compatible, tunable NDR (negative differential resistance) device and method of operating same |
| US6518589B2 (en) | 2000-06-22 | 2003-02-11 | Progressant Technologies, Inc. | Dual mode FET & logic circuit having negative differential resistance mode |
| US6479862B1 (en) | 2000-06-22 | 2002-11-12 | Progressant Technologies, Inc. | Charge trapping device and method for implementing a transistor having a negative differential resistance mode |
| US6596617B1 (en) | 2000-06-22 | 2003-07-22 | Progressant Technologies, Inc. | CMOS compatible process for making a tunable negative differential resistance (NDR) device |
| US6754104B2 (en) * | 2000-06-22 | 2004-06-22 | Progressant Technologies, Inc. | Insulated-gate field-effect transistor integrated with negative differential resistance (NDR) FET |
| US6724655B2 (en) * | 2000-06-22 | 2004-04-20 | Progressant Technologies, Inc. | Memory cell using negative differential resistance field effect transistors |
| US6594193B2 (en) | 2000-06-22 | 2003-07-15 | Progressent Technologies, Inc. | Charge pump for negative differential resistance transistor |
| US6559470B2 (en) | 2000-06-22 | 2003-05-06 | Progressed Technologies, Inc. | Negative differential resistance field effect transistor (NDR-FET) and circuits using the same |
| US7453083B2 (en) * | 2001-12-21 | 2008-11-18 | Synopsys, Inc. | Negative differential resistance field effect transistor for implementing a pull up element in a memory cell |
| US6894327B1 (en) | 2001-12-21 | 2005-05-17 | Progressant Technologies, Inc. | Negative differential resistance pull up element |
| US7095659B2 (en) * | 2002-06-28 | 2006-08-22 | Progressant Technologies, Inc. | Variable voltage supply bias and methods for negative differential resistance (NDR) based memory device |
| US6864104B2 (en) * | 2002-06-28 | 2005-03-08 | Progressant Technologies, Inc. | Silicon on insulator (SOI) negative differential resistance (NDR) based memory device with reduced body effects |
| US6795337B2 (en) * | 2002-06-28 | 2004-09-21 | Progressant Technologies, Inc. | Negative differential resistance (NDR) elements and memory device using the same |
| US6567292B1 (en) | 2002-06-28 | 2003-05-20 | Progressant Technologies, Inc. | Negative differential resistance (NDR) element and memory with reduced soft error rate |
| US6847562B2 (en) * | 2002-06-28 | 2005-01-25 | Progressant Technologies, Inc. | Enhanced read and write methods for negative differential resistance (NDR) based memory device |
| US7098472B2 (en) * | 2002-06-28 | 2006-08-29 | Progressant Technologies, Inc. | Negative differential resistance (NDR) elements and memory device using the same |
| US6853035B1 (en) | 2002-06-28 | 2005-02-08 | Synopsys, Inc. | Negative differential resistance (NDR) memory device with reduced soft error rate |
| US6912151B2 (en) * | 2002-06-28 | 2005-06-28 | Synopsys, Inc. | Negative differential resistance (NDR) based memory device with reduced body effects |
| US6849483B2 (en) * | 2002-12-09 | 2005-02-01 | Progressant Technologies, Inc. | Charge trapping device and method of forming the same |
| US6806117B2 (en) * | 2002-12-09 | 2004-10-19 | Progressant Technologies, Inc. | Methods of testing/stressing a charge trapping device |
| US6812084B2 (en) * | 2002-12-09 | 2004-11-02 | Progressant Technologies, Inc. | Adaptive negative differential resistance device |
| US7012833B2 (en) * | 2002-12-09 | 2006-03-14 | Progressant Technologies, Inc. | Integrated circuit having negative differential resistance (NDR) devices with varied peak-to-valley ratios (PVRs) |
| US6980467B2 (en) | 2002-12-09 | 2005-12-27 | Progressant Technologies, Inc. | Method of forming a negative differential resistance device |
| US6979580B2 (en) * | 2002-12-09 | 2005-12-27 | Progressant Technologies, Inc. | Process for controlling performance characteristics of a negative differential resistance (NDR) device |
| US7005711B2 (en) * | 2002-12-20 | 2006-02-28 | Progressant Technologies, Inc. | N-channel pull-up element and logic circuit |
| CN102842595B (zh) * | 2011-06-20 | 2015-12-02 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| KR101620247B1 (ko) * | 2011-11-04 | 2016-05-11 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 금속-절연체-금속 임계 스위치를 갖는 디코더 회로 |
| US8928560B2 (en) | 2012-03-20 | 2015-01-06 | Hewlett-Packard Development Company, L.P. | Display matrix with resistance switches |
| JP6107508B2 (ja) | 2013-07-25 | 2017-04-05 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| GB201907540D0 (en) * | 2019-05-29 | 2019-07-10 | Univ Of Lancaster | Improvements relating to electronic memory devices |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3235754A (en) * | 1961-11-29 | 1966-02-15 | Ibm | Non-saturating direct coupled transistor logic circuit |
| US3558913A (en) * | 1967-08-28 | 1971-01-26 | Gen Dynamics Corp | Rapid switching logic gates |
| US4021680A (en) * | 1970-08-25 | 1977-05-03 | Agency Of Industrial Science & Technology | Semiconductor device |
| US4242595A (en) * | 1978-07-27 | 1980-12-30 | University Of Southern California | Tunnel diode load for ultra-fast low power switching circuits |
| US4207476A (en) * | 1978-08-10 | 1980-06-10 | Rca Corporation | Exclusive OR circuit |
| JPH0548431A (ja) * | 1991-08-20 | 1993-02-26 | Fujitsu Ltd | 論理回路 |
-
1994
- 1994-06-20 US US08/261,799 patent/US5477169A/en not_active Expired - Lifetime
-
1995
- 1995-06-19 JP JP17389495A patent/JP3827346B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH088418A (ja) | 1996-01-12 |
| US5477169A (en) | 1995-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3827346B2 (ja) | 負差分抵抗素子を有する論理回路およびその製造方法 | |
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| JPH05110086A (ja) | トンネルトランジスタ | |
| JPH0541520A (ja) | 半導体装置 | |
| US5162877A (en) | Semiconductor integrated circuit device and method of producing same | |
| Auer et al. | Low-voltage MOBILE logic module based on Si/SiGe interband tunnelling diodes | |
| US5448086A (en) | Field effect transistor | |
| Chen et al. | Novel current–voltage characteristics in an InP‐based resonant‐tunneling high electron mobility transistor | |
| US6303940B1 (en) | Charge injection transistor using high-k dielectric barrier layer | |
| US6278144B1 (en) | Field-effect transistor and method for manufacturing the field effect transistor | |
| US5552330A (en) | Resonant tunneling fet and methods of fabrication | |
| US5541424A (en) | Permeable base transistor having laminated layers | |
| US6200838B1 (en) | Compound semiconductor device and method of manufacturing the same | |
| Chen et al. | Device technology for monolithic integration of InP-based resonant tunneling diodes and HEMTs | |
| JP3854651B2 (ja) | 相補型ヘテロ接合半導体素子 | |
| JP2723901B2 (ja) | 半導体装置及びその応用回路 | |
| JPH0750781B2 (ja) | 化合物半導体集積回路装置 | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| KR910006751B1 (ko) | 반도체 집적회로장치 및 그의 제조방법 | |
| JPH07297408A (ja) | トンネルトランジスタおよびその製造方法 | |
| JP2991297B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH04343440A (ja) | 半導体装置 | |
| JP2778447B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JPH04125939A (ja) | 半導体装置およびその製造方法 | |
| JPH09162360A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060704 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |