JPH0411751A

JPH0411751A - 誘電体分離型半導体装置

Info

Publication number: JPH0411751A
Application number: JP11441690A
Authority: JP
Inventors: Hiroshi Ishii; 宏石井
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-04-28
Filing date: 1990-04-28
Publication date: 1992-01-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は誘電体分離型半導体装置に関し、特に電極端子
構造を改善巳た半導体装置に関する。

［従来の技術］従来、半導体基板に誘電体膜で分離画成した分離島を設
け、この分離島内にトランジスタ等の素子を形成した誘
電体分離型半導体装置か提案されている。この種の半導
体装置では、組立構造の電気的確認のために、素子に繋
がる電極バンドにそれぞれ接続されるダイオードと、こ
れらダイオードの他方の極に接続される１つの電極バン
トを設ける必要がある。

例えば、トランジスタを構成した場合には、第３図に示
すように、トランジスタＴＲのコレクタＣ，エミッタＥ
のそれぞれに第１電極バツドＰ。

と第２電極バツドＰ２を接続し、さらにこれらにダイオ
ードＤ、、Ｄ、を接続し、しかる上でこれらダイオード
Ｄ＋、Ｄｚの他端を第３電極バツドＰ３に接続して通電
を行うように構成する必要がある。

このため、従来のこの種の半導体装置、特にトランジス
タでは、第５図および第６図に示す構造がとられている
。第５図は平面図、第６図はそのＢ−Ｂ線断面図である
。

これらの図において、Ｎ型半導体基板１には誘電体膜２
を用いて複数個の分離島【ｌ′〜Ｉ６を画成し、この分
離島内をそれぞれＮ型半導体領域３として構成している
。そして、１つの分離島１１′のヘースとしてのＮ型半
導体領域３内にコレクタ、エミッタとしてのＰ型拡散層
５，６を形成してトランジスタＴＲを構成し、そのコレ
クタ５に繋がる配線８の一部を第１電極パッドＰ、とし
て、またエミッタ６に繋がる配線９の一部を第２電極バ
ツドＰ３としてそれぞれ隣接する分離島＋２’、１．’
上に引き出している。

また、第１電極バンドＰ１と第２電極パノＦ　Ｐ　２に
隣接される各分離島１４　’　＋　　’Ｓ′にはそれぞ
れＰ型拡散層１１（第５図参照）を形成してプレーナ構
成のダイオードＤ１．Ｄｚを形成し、第１および第２電
極バッドＰ、、Ｐ、をこれらダイオードＤ　、Ｄ　２に
接続するとともに、各ダイオードの他端は各分離島間に
存在する他の分離島Ｉ６上に引き出して第３電極パント
Ｐ３として構成している。

この第３電極バツドＰ３は、半導体装置をケースに組み
込んだ後、第１電極パツドＰ１とケース外部端子、第２
電極パツドＰ２とケース外部端子の接続がされているこ
とを確認するために利用される。また、ダイオードＤ、
、Ｄ２は第３電極パントＰ３をトランジスタＴＲから分
離する働きをする。

〔発明が解決しようとする課題〕

このような従来の誘電体分離型半導体装置では、トラン
ジスタを構成する分離島１１′の他に、第■および第２
の電極パッドＰ、、Ｐ、を配設するための分離島１２’
、Ｉ：ｌ’と、２つのダイオードＤ１．Ｄ２をそれぞれ
構成するための分離島１４′　　Ｉｓ′と、第３電極バ
ンドＰ３を配設するための分離島Ｉ６′が必要となり、
トランジスタの占める面積に比較して全体の占有面積が
極めて大きくなるという問題がある。

また、各分離島間を電気接続するための配線の引き回し
が複雑になるという問題もある。

本発明の目的は、占有面積を低減し、かつ配線の簡略化
を可能にした誘電体分離型半導体装置を提供することに
ある。

〔課題を解決するための手段］本発明の半導体装置は、半導体基板に誘電体膜で分離画
成した第１の分離島に素子を形成し、この第１の分離島
に隣接する第２および第３の分離島にそれぞれダイオー
ドを形成し、素子から引き出される第１および第２の電
極を第２および第３の分離島上に配設してダイオードの
一方の極に接続し、かつこれらダイオードの他方の極を
半導体基板に接続している。

この場合、ダイオードを構成する分離島内では、−導電
型の半導体領域の表面に逆導電型の拡散層を形成し、か
つ該分離島を画成する誘電体膜の底に開設した窓を通し
て半導体領域を半導体基板に接触させている。

また、分離島内に設けた一導電型の半導体領域の底部に
逆導電型の拡散層を形成し、この拡散層を該分離島を画
成する誘電体膜の底に開設した窓を通して半導体基板に
接続している。

〔作用］本発明シこよれば、素子を構成する分離島の両側の分離
島にそれぞれ縦型構造のダイオードを構成し、かつこれ
ら分離島上に素子から引き出される電極パフ）を配設す
ることで所要の回路が構成でき、必要とされる分離島の
数を低減する。

（実施例〕次に、本発明を図面を参照して説明する。

第１図はおよび第２図は本発明の一実施例を示しており
、第１図は平面図、第２図はそのＡ−Ａ線断面図である
。

Ｎ型半導体基板１に誘電体膜２で画成したＮ型半導体領
域３からなる３つの分離島１．、ｌ２Ｉ３を直列に並べ
た状態で形成し、その中央の分離島■１にＮＰＮ　ｌ−
ランジスタＴＲを構成している。このトランジスタＴＲ
は、半導体基板ｌの表面に設けた絶縁膜４にあけた窓４
ａを通してＰ型不純物を分離島１１の表面に導入してコ
レクタ。

エミッタとしてのＰ型拡散層５．６を形成することで構
成される。

また、両側の分離島＋２．Ｉ３では、誘電体膜２の底面
に窓２ａをあけ、この窓を通して半導体基板１と半導体
領域３とを接触させている。そして、これら分離島１ｚ
、Ｉ：＋には前記絶縁膜４に設けた窓４ｂからＰ型不純
物を導入してＰ型拡散層７を形成し、このＰ型拡散層７
とＮ型半導体領域３とで縦型構造のＰＮ接合を構成し、
それぞれダイオードＤ、、Ｄ２として構成している。

そして、前記トランジスタＴＲおよびダイオ−）’Ｄ、
、Ｄ２のそれぞれにアルミニウム等の配線を施し、トラ
ンジスタＴＲのコレクタ５とダイオ−Ｆ　Ｄ　、を接続
する配線８の一部で第１電極パッドＰ、を構成し、トラ
ンジスタＴＲのエミッタ６とタイオードＤ２を接続する
配線９の一部で第２電極パノＦ’　Ｐ　ｚを構成してい
る。

なお、半導体基板１の裏面には第３電極バンドＰ３とし
ての裏面電極１０が形成されている。

この構成によれば、トランジスタＴＲのコレクタ５に接
続される第１電極バツＦ　Ｐ　、には、分離島］、にお
いて第１電極バツドＰ１の下側に形成されたダイオード
Ｄ１が接続される。同様にトランジスタＴＲのエミッタ
６に接続される第２電極パフ）”Ｒ２には、分離島Ｉ２
において第２電極パノＦ　Ｐ　ｚの下側に形成されたダ
イオードＤ２が接続される。そして、各ダイオードＤ＋
、Ｄｚの他方の電極は、Ｎ型半導体基板１に接続され、
さらに半導体基板１の第３電極パツドＰ３に接続される
。

これにより、第３図に示した回路が構成されることにな
る。なお、ダイオードＤｒ　、Ｄｚに接続される抵抗Ｒ
１，Ｒ２は、半導体基板１の内部抵抗である。

したがって、この実施例では３つの分離島で所要の回路
が構成でき、全体としての占有面積を低減でき、半導体
装置の小型化、高集積化を実現することができる。

なお１、ダイオードＤ、、Ｄ２の耐圧は、トランジスタ
ＴＲの端子電圧の１．５倍以上にすることが好ましい。

第４図は、本発明の他の実施例を示す断面図である。こ
の実施例では、平面構造は第１図と路間しである。

ここでは、Ｐ型半導体基板ＩＡに誘電体膜２でＮ型半導
体領域３からなる３個の分離島１１〜Ｉ３を構成し、中
央の分離島１１には前記実施例と同様のトランジスタＴ
Ｒを構成している。

一方、両側の分離島ｒｚ、［ｉでは、Ｎ型半導体領域３
の底部にＰ型拡散層７Ａを構成し、誘電体膜２の窓２ａ
を通して半導体基＋ｆｆｌ　Ｉ　Ａに接触させている。

これにより、両側の分離島１＋、Ｉｚでは継型構造をし
たＮＰ接合のダイオードＤＩＡ。

［）ｚ、ｔが構成されることになる。

この実施例では、トランジスタＴＲのコレクタ５、エミ
ッタ６にそれぞれ接続されるダイオードＤ、Ａ、Ｄ、Ａ
の極性が前記実施例とは逆となっているが、前記実施例
と同様の効果を得ることができる。

［発明の効果］以上説明したように本発明は、素子を構成する分離島の
両側の分離島にそれぞれ縦型構造のタイオートを構成し
、かつこれら分離島上に素子から引き出される電極パッ
ドを配設してダイオードに接続し、かつダイオードの他
端は半導体基板に接続しているので、３個の分離島で所
要の回路が構成でき、従来では６個必要とされた分離島
を低減でき、全体の占有面積を低減し、半導体装置の小
型化、高集積化が実現できる。また、素子、ダイオード
と電極パッドを接続する配線も短くでき、配線の簡略化
も実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例の平面図、第２図は第１図の
Ａ−Ａ線断面図、第３図は等価回路、第４図は本発明の
他の実施例の断面図、第５図は従来の半導体装置の平面
図、第６図は第５図のＢ−Ｂ線断面図である。１・・・Ｎ型半導体基板、ＩＡ・・・Ｐ型半導体基板、
２・・・誘電体膜、３・・・Ｎ型半導体領域、４・・・
絶縁膜、５．６・・・Ｐ型拡散層、７．７Ａ・・・Ｐ型
拡散層、８．９・・・配線、１０・・・裏面電極、Ｉ、
〜Ｉ：ｌ＋Ｉｌ　′〜Ｉｈ′・・・分離島、ＴＲ・・・
トランジスター、Ｄ＋　、　　Ｄｚ　、　　Ｄ＋ａ、　
　ＤｚＡ・・・ダイオード、Ｐ１〜Ｐ、・・・電極パッ
ド。第３図第４図

Claims

【特許請求の範囲】１、半導体基板に誘電体膜で分離画成した第１の分離島
に素子を形成し、この第１の分離島に隣接する第２およ
び第３の分離島にそれぞれ縦型構造のダイオードを形成
し、前記素子から引き出される第１および第２の電極を
前記第２および第３の分離島上に配設して前記それぞれ
のダイオードの一方の極に接続し、かつこれらダイオー
ドの他方の極を前記半導体基板に接続したことを特徴と
する誘電体分離型半導体装置。２、ダイオードを構成する分離島内に設けた一導電型の
半導体領域の表面に逆導電型の拡散層を形成し、かつ該
分離島を画成する誘電体膜の底に開設した窓を通して前
記半導体領域を半導体基板に接触させてなる特許請求の
範囲第１項記載の誘電体分離型半導体装置。３、ダイオードを構成する分離島内に設けた一導電型の
半導体領域の底部に逆導電型の拡散層を形成し、この拡
散層を該分離島を画成する誘電体膜の底に開設した窓を
通して半導体基板に接続してなる特許請求の範囲第１項
記載の誘電体分離型半導体装置。