JP7074398B2 - 電圧増幅回路装置及び電圧印加回路 - Google Patents
電圧増幅回路装置及び電圧印加回路 Download PDFInfo
- Publication number
- JP7074398B2 JP7074398B2 JP2018063850A JP2018063850A JP7074398B2 JP 7074398 B2 JP7074398 B2 JP 7074398B2 JP 2018063850 A JP2018063850 A JP 2018063850A JP 2018063850 A JP2018063850 A JP 2018063850A JP 7074398 B2 JP7074398 B2 JP 7074398B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistance
- resistor
- conductor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
図1には、第1の実施の形態の反転電圧増幅回路装置10Aが示されている。反転電圧増幅回路装置10Aは、2つの抵抗R3、R4を備え、入力電圧V3を増幅して出力電圧V5として出力する反転電圧増幅回路を備えている。抵抗R3、R4は、ここではポリシリコン抵抗である。抵抗R3、R4は、図示しないウェル領域の上に、SiO2等の絶縁膜を形成し、当該絶縁膜の上に形成されている。抵抗R3、R4では、ポリシリコンに不純物が注入され、抵抗値が調整されている。なお、反転電圧増幅回路を構築する抵抗の個数は2個に限定されない。例えば、1個でも、3個、4個でもよい。他の実施の形態でも同様である。
次に、第2の実施の形態を説明する。図2には、第2の実施の形態の反転電圧増幅回路装置10Bが示されている。第2の実施の形態の反転電圧増幅回路装置10Bは、図1に示した第1の実施の形態の反転電圧増幅回路装置10Aと略同様の構成であるので、同一部分には同一の符号を付してその説明を省略し、主として異なる部分について説明する。
次に、第3の実施の形態を説明する。図3には、第3の実施の形態の差動増幅回路装置10Cが示されている。第3の実施の形態の差動増幅回路装置10Cは、図2に示した第2の実施の形態の反転電圧増幅回路装置10Aと同様の構成を有するので、同一部分には同一の符号を付してその説明を省略し、主として異なる部分について説明する。
第2の実施の形態(図2参照)ではオペアンプA3を備え、第3の実施の形態(図3参照)ではオペアンプA9、A11を備えているが、本開示の技術は、これに限定されない。例えば、オペアンプA3、A9、A11の代わりに、コイルを設けてもよい。第2の実施の形態及び第3の実施の形態と同様の作用効果を有する。
次に、第4の実施の形態を説明する。図4には、第4の実施の形態の正転電圧増幅回路装置10Dが示されている。第4の実施の形態の正転電圧増幅回路装置10Dは、2つの抵抗R5、R6を備えた正転電圧増幅回路と、オペアンプA4、抵抗R5′、R6′を備え、抵抗R5、R6の各々の下地となるウェル領域に電圧を印加する電圧印加回路12Dとを備えている。
次に、第5の実施の形態を説明する。図5には、第5の実施の形態の正転電圧増幅回路装置10Eが示されている。第5の実施の形態の正転電圧増幅回路装置10Eは、入力電圧V8の電圧端子に非反転入力端子(+)が接続されたオペアンプA5、2つの抵抗R7、R8を備えた正転電圧増幅回路、及び抵抗R7、R8の各々の下地となるウェル領域に電圧を印加する電圧印加回路12Eを備えている。
以上説明した各例では、抵抗は、ポリシリコン抵抗として形成され、1つの共通の基板
に形成されたウェル領域の上に誘電体を介在させて形成されている。
本開示の技術は、これに限定されない。例えば、基板にn型基板を使用することができる。この場合、ウェル領域はp型とされ、基板とウェル領域とは逆バイアスとなる調整がなされる。
また、1つの共通の基板が複数の抵抗毎にアイソレーション構造により相互に電気的に分離され、この分離された領域毎に誘電体を介在させて抵抗が設けられてもよい。アイソレーション構造には、トレンチ及びトレンチ内に絶縁体が埋め込まれたトレンチ分離構造を実用的に使用することができる。
また、抵抗は、ポリシリコン抵抗に限定されるものではなく、他の材料、具体的には、高融点金属とシリコンとの化合物であるシリサイド、高融点金属を抵抗材料として使用してもよい。抵抗は、単層構造に限られるものではなく、例えばシリコン膜上にシリサイド膜を積層した複合層構造であってもよい。
また、誘電体は、シリコン酸化膜に限らず、シリコン窒化膜であっても、更にシリコン酸化膜とシリコン窒化膜とを積層した複合膜であってもよい。
勿論、基板は、シリコン基板に限定されない。例えば、シリコン基板上に絶縁体を介在させてシリコン層が形成されたSOI基板が使用されてもよい。加えて、III-V族化合物半導体基板であってもよい。
さらに、抵抗は、シリコン基板に形成された半導体領域(拡散層)を用いて形成されてもよい。この場合、半導体領域上に誘電体を介在させて導体が設けられ、この導体に電圧印加回路から電圧が印加される構成とされる。導体として、上記のポリシリコン、シリサイド等を実用的に使用することができる。
10C 差動増幅回路装置
10D、10E 正転電圧増幅回路装置
12A、12B、12C1、12C2、12D、12E 電圧印加回路
Claims (6)
- 第1導体及び第2導体との間に各々誘電体が介在している第1抵抗及び第2抵抗を備え、入力電圧を増幅して出力する電圧増幅回路と、
前記電圧増幅回路とは別経路で前記入力電圧が入力され、前記電圧増幅回路の入力と出力との間にオペアンプと直列に接続された第3抵抗及び第4抵抗を含み、前記第1導体に前記第3抵抗の一端が接続され、前記第2導体に前記第4抵抗の一端が接続され、前記第1導体及び前記第2導体に電圧を印加する電圧印加回路と、
を備えた電圧増幅回路装置。 - 前記電圧印加回路は、前記第1抵抗及び前記第2抵抗との電位差が減少する電圧を、前記第1導体及び前記第2導体に印加する、
請求項1に記載の電圧増幅回路装置。 - 前記電圧増幅回路は、反転電圧増幅回路又は正転電圧増幅回路である、
請求項1又は請求項2に記載の電圧増幅回路装置。 - 前記電圧増幅回路として2つ並列に接続された反転電圧増幅回路を備え、
前記2つ並列に接続された反転電圧増幅回路のそれぞれに対応した2つの前記電圧印加回路を備え、
前記2つの電圧印加回路のそれぞれは、対応する前記反転電圧増幅回路の前記第1導体及び前記第2導体に電圧を印加する、
請求項1又は請求項2に記載の電圧増幅回路装置。 - 前記第3抵抗と前記第4抵抗との抵抗比は、前記第1抵抗と前記第2抵抗との抵抗比と同じである、
請求項1~4のいずれか1項に記載の電圧増幅回路装置。 - 第1導体及び第2導体との間に各々誘電体が介在している第1抵抗及び第2抵抗を備え、入力電圧を増幅して出力する電圧増幅回路とは別経路で前記入力電圧が入力され、前記電圧増幅回路の入力と出力との間にオペアンプと直列に接続された第3抵抗及び第4抵抗を含み、前記第1導体に前記第3抵抗の一端が接続され、前記第2導体に前記第4抵抗の一端が接続され、前記第1導体及び前記第2導体に電圧を印加する電圧印加回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018063850A JP7074398B2 (ja) | 2018-03-29 | 2018-03-29 | 電圧増幅回路装置及び電圧印加回路 |
JP2022077051A JP7434410B2 (ja) | 2018-03-29 | 2022-05-09 | 電圧増幅回路装置及び電圧印加回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018063850A JP7074398B2 (ja) | 2018-03-29 | 2018-03-29 | 電圧増幅回路装置及び電圧印加回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022077051A Division JP7434410B2 (ja) | 2018-03-29 | 2022-05-09 | 電圧増幅回路装置及び電圧印加回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019176372A JP2019176372A (ja) | 2019-10-10 |
JP7074398B2 true JP7074398B2 (ja) | 2022-05-24 |
Family
ID=68167376
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018063850A Active JP7074398B2 (ja) | 2018-03-29 | 2018-03-29 | 電圧増幅回路装置及び電圧印加回路 |
JP2022077051A Active JP7434410B2 (ja) | 2018-03-29 | 2022-05-09 | 電圧増幅回路装置及び電圧印加回路 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022077051A Active JP7434410B2 (ja) | 2018-03-29 | 2022-05-09 | 電圧増幅回路装置及び電圧印加回路 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP7074398B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000196370A (ja) | 1998-12-25 | 2000-07-14 | Toshiba Corp | 歪制御回路 |
JP2010109233A (ja) | 2008-10-31 | 2010-05-13 | Renesas Technology Corp | 半導体装置 |
JP2013207217A (ja) | 2012-03-29 | 2013-10-07 | Asahi Kasei Electronics Co Ltd | 非反転バッファ回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59108169A (ja) * | 1982-12-13 | 1984-06-22 | Hitachi Ltd | 半導体集積回路装置 |
JPH01268049A (ja) * | 1988-04-19 | 1989-10-25 | Sony Corp | 拡散抵抗素子 |
US4904951A (en) * | 1988-06-06 | 1990-02-27 | Burr-Brown Corporation | Method and circuit for reducing effects of distributed capacitance associated with large thin film resistors |
JP2009081625A (ja) * | 2007-09-26 | 2009-04-16 | Fujitsu Microelectronics Ltd | 増幅回路及び信号処理装置 |
JP6269936B2 (ja) | 2013-12-26 | 2018-01-31 | 横河電機株式会社 | 集積回路 |
-
2018
- 2018-03-29 JP JP2018063850A patent/JP7074398B2/ja active Active
-
2022
- 2022-05-09 JP JP2022077051A patent/JP7434410B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000196370A (ja) | 1998-12-25 | 2000-07-14 | Toshiba Corp | 歪制御回路 |
JP2010109233A (ja) | 2008-10-31 | 2010-05-13 | Renesas Technology Corp | 半導体装置 |
JP2013207217A (ja) | 2012-03-29 | 2013-10-07 | Asahi Kasei Electronics Co Ltd | 非反転バッファ回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2022093739A (ja) | 2022-06-23 |
JP2019176372A (ja) | 2019-10-10 |
JP7434410B2 (ja) | 2024-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6303957B1 (en) | Semiconductor capacitance device and semiconductor devices using the same | |
JP2009147279A (ja) | 半導体装置 | |
JP2001168651A (ja) | 半導体装置 | |
KR100758835B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US6388511B1 (en) | Filter circuit | |
US9852830B2 (en) | Apparatus and methods for generating a precise resistor | |
KR100418642B1 (ko) | Soi 반도체장치 및 그 제조방법 | |
JP7074398B2 (ja) | 電圧増幅回路装置及び電圧印加回路 | |
JP2012109535A (ja) | 抵抗素子及び反転バッファ回路 | |
JP5352062B2 (ja) | 静電気保護回路 | |
US5416357A (en) | Semiconductor integrated circuit device | |
US10461702B2 (en) | Amplifier circuit having poly resistor with biased depletion region | |
JP4383016B2 (ja) | 半導体装置 | |
JPH08125460A (ja) | 反転増幅回路 | |
US6121104A (en) | Charge cancellation technique for integrated circuit resistors | |
JP2872006B2 (ja) | 半導体装置 | |
JP7300306B2 (ja) | 半導体装置 | |
JP3208829B2 (ja) | 電荷結合装置 | |
JP2001127167A (ja) | 半導体装置 | |
JP3521064B2 (ja) | 受光アンプ回路 | |
JP4427566B2 (ja) | 半導体装置 | |
JP3505075B2 (ja) | 電圧分割抵抗器及び電圧分割回路 | |
US6906593B2 (en) | Frequency compensation of wide-band resistive gain amplifier | |
US7049698B1 (en) | Semiconductor integrated circuit having transistor with reduced resistance | |
JP2023023342A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220509 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7074398 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |