JPS63258108A - 基準電圧源 - Google Patents
基準電圧源Info
- Publication number
- JPS63258108A JPS63258108A JP62092927A JP9292787A JPS63258108A JP S63258108 A JPS63258108 A JP S63258108A JP 62092927 A JP62092927 A JP 62092927A JP 9292787 A JP9292787 A JP 9292787A JP S63258108 A JPS63258108 A JP S63258108A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- reference voltage
- voltage
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、電源電圧の変動及び温度変化があっても、常
に、所定の出力電圧を出力しうる安定な基準電圧源に関
するもので、各種の゛電子機器に広く使用されうる基準
電圧源を提供するものである。
に、所定の出力電圧を出力しうる安定な基準電圧源に関
するもので、各種の゛電子機器に広く使用されうる基準
電圧源を提供するものである。
°(従来技術)
基準電圧源は、多くの技術分野における各種の電子機器
における構成部分として不可欠なものであり、従来から
各種の構成形態の基準電圧源が提案されて来ている。
における構成部分として不可欠なものであり、従来から
各種の構成形態の基準電圧源が提案されて来ている。
第2図は従来の基準電圧源の一例のものの回路図であり
、この第2図に示されている従来例の基準電圧源は、周
知のようにそれの出力端子11に約1.3vの基準電圧
vOが得られるものとして構成されている。ここで、第
2図示の従来の基準電圧源の構成原理及び動作原理を説
明すると次のとおりである。
、この第2図に示されている従来例の基準電圧源は、周
知のようにそれの出力端子11に約1.3vの基準電圧
vOが得られるものとして構成されている。ここで、第
2図示の従来の基準電圧源の構成原理及び動作原理を説
明すると次のとおりである。
すなわち、第2図に示されている従来の基準電圧源にお
いて、トランジスタQdt Qat抵抗R14などで構
成されている回路配置は周知構成の電流源7であり、こ
の電流源からは一定の電流Ioが出力されている。今、
前記の電流源の出力電流Ioが分流する各トランジスタ
Q a 、 Q b 、 Q c毎の電流を図示のよう
にIa、Ib、Icであるとし、また、前記の各トラン
ジスタQa、Qb、Qcのベース・エミッタ間電圧ヲソ
れぞれvBE(a)、vBE(b)、vBE(c)とす
ると、第2図示の回路について次の(1)。
いて、トランジスタQdt Qat抵抗R14などで構
成されている回路配置は周知構成の電流源7であり、こ
の電流源からは一定の電流Ioが出力されている。今、
前記の電流源の出力電流Ioが分流する各トランジスタ
Q a 、 Q b 、 Q c毎の電流を図示のよう
にIa、Ib、Icであるとし、また、前記の各トラン
ジスタQa、Qb、Qcのベース・エミッタ間電圧ヲソ
れぞれvBE(a)、vBE(b)、vBE(c)とす
ると、第2図示の回路について次の(1)。
(Z)式が成立する。
Vo= I a R1! + vBE(a )= I
b R13+vBE(c)−(1)vBE(a)==
vBE(b)+ I b R12−(2)ここで、トラ
ンジスタQaに分流する電流Iaと、トランジスタQc
に分流する電流Icとが等しければ(Ia″rIcであ
れば)、トランジスタQaのベース・エミッタ間電圧■
BE(a )とトランジスタQcのベース・エミッタ間
電圧vBE (c )とは等しく(vBE(a)4 v
B直c))なるので、熱電圧VTをVT=kT/qとお
くと、第2図示の基準電圧源の出力電圧Voは前記の(
1)、(2)式より1次の(3)式によって示されるも
のになる。
b R13+vBE(c)−(1)vBE(a)==
vBE(b)+ I b R12−(2)ここで、トラ
ンジスタQaに分流する電流Iaと、トランジスタQc
に分流する電流Icとが等しければ(Ia″rIcであ
れば)、トランジスタQaのベース・エミッタ間電圧■
BE(a )とトランジスタQcのベース・エミッタ間
電圧vBE (c )とは等しく(vBE(a)4 v
B直c))なるので、熱電圧VTをVT=kT/qとお
くと、第2図示の基準電圧源の出力電圧Voは前記の(
1)、(2)式より1次の(3)式によって示されるも
のになる。
Vo4 vBE(c)+(R13/R12)VT−ff
in(R13/RIL)・・・(3) 前記の(3)式において、トランジスタQcのベース・
エミッタ間電圧vBE(Q )は負の温度係数を有して
おり、また、熱電圧VTは正の温度係数を有しているの
で、(3)式中に示されている抵抗比R13/R12及
びR13/R11を適当に選択すれば、出力電圧vOが
温度の変化とは無関係な基準電圧源とすることが可能で
ある。
in(R13/RIL)・・・(3) 前記の(3)式において、トランジスタQcのベース・
エミッタ間電圧vBE(Q )は負の温度係数を有して
おり、また、熱電圧VTは正の温度係数を有しているの
で、(3)式中に示されている抵抗比R13/R12及
びR13/R11を適当に選択すれば、出力電圧vOが
温度の変化とは無関係な基準電圧源とすることが可能で
ある。
(発明が解決しようとする問題点)
ところが、第2図示の従来例の基準電圧源では、基準電
圧源の出力電圧Voを温度変化によっても変化しないよ
うにするための条件にされている前記の(3)式中の抵
抗比R13/R12及びR13/R11が、トランジス
タのベース・エミッタ間電圧vOHの温度係数avBE
/a Tの一2mv/℃と、熱電圧VTの温度係数、
3V T /、9 TのVτ/Tとによって一定の値に
決まってしまうので、第2図示の従来例の基準電圧源に
おいて温度の変化の影響なく出力電圧Voが一定の状態
で得られるのは、出力電圧Voが、 Vo= vBIE+ T (−c)VBE/9T)’?
1 、3 Vの場合だけであり、第2図示の従来例の
基準電圧源では、1.3v以外の電圧を温度係数が零の
状態で安定に出力させることができないために、基準電
圧を利用する各種の電子機器の構成に際して障害となる
ことがある他、前記した第2図示の構成を有する基準電
圧源では、それの出力電圧vOが(3)式に示すように
、トランジスタQcのベース・エミッタ間電圧vBF!
(c)に依存しているために、基準電圧源の出力電圧V
oが次のような理由によって電源電圧Vccの変化や温
度の変化に伴って変化するという欠点がある。
圧源の出力電圧Voを温度変化によっても変化しないよ
うにするための条件にされている前記の(3)式中の抵
抗比R13/R12及びR13/R11が、トランジス
タのベース・エミッタ間電圧vOHの温度係数avBE
/a Tの一2mv/℃と、熱電圧VTの温度係数、
3V T /、9 TのVτ/Tとによって一定の値に
決まってしまうので、第2図示の従来例の基準電圧源に
おいて温度の変化の影響なく出力電圧Voが一定の状態
で得られるのは、出力電圧Voが、 Vo= vBIE+ T (−c)VBE/9T)’?
1 、3 Vの場合だけであり、第2図示の従来例の
基準電圧源では、1.3v以外の電圧を温度係数が零の
状態で安定に出力させることができないために、基準電
圧を利用する各種の電子機器の構成に際して障害となる
ことがある他、前記した第2図示の構成を有する基準電
圧源では、それの出力電圧vOが(3)式に示すように
、トランジスタQcのベース・エミッタ間電圧vBF!
(c)に依存しているために、基準電圧源の出力電圧V
oが次のような理由によって電源電圧Vccの変化や温
度の変化に伴って変化するという欠点がある。
すなわち、トランジスタQcのベース・エミッタ間電圧
vBE(c)は、電流源の出力電流Ioから分流した電
流Iaに依存しているものであるために、前記の電流I
aが流れる抵抗R11の抵抗値が温度変化によって変化
したときに生じる電流Iaの変化や、電源電圧Vccの
電圧変動によって起る電流源の出力Ioの変動に伴って
生じる電流Iaの変化によって、トランジスタQcのベ
ース・エミッタ間電圧vBE(c )が変化するから、
それにより基準電圧源の出力電圧Voが変動するからで
ある。
vBE(c)は、電流源の出力電流Ioから分流した電
流Iaに依存しているものであるために、前記の電流I
aが流れる抵抗R11の抵抗値が温度変化によって変化
したときに生じる電流Iaの変化や、電源電圧Vccの
電圧変動によって起る電流源の出力Ioの変動に伴って
生じる電流Iaの変化によって、トランジスタQcのベ
ース・エミッタ間電圧vBE(c )が変化するから、
それにより基準電圧源の出力電圧Voが変動するからで
ある。
このように従来例の基準電圧源では、それから温度の変
化と無関係に一定の基準電圧が出力される可能性のある
のは、基準電圧が1.3vという特定な出力電圧値の場
合だけである他、電源電圧の変動や抵抗の温度変化によ
って、基準電圧源の出力電圧が変化するという欠点があ
るために、電源電圧の変化や、温度変化があっても安定
に、しかも任意の多くの所定の出力基準電圧が出力でき
るような基準電圧源の出現が望まれた。
化と無関係に一定の基準電圧が出力される可能性のある
のは、基準電圧が1.3vという特定な出力電圧値の場
合だけである他、電源電圧の変動や抵抗の温度変化によ
って、基準電圧源の出力電圧が変化するという欠点があ
るために、電源電圧の変化や、温度変化があっても安定
に、しかも任意の多くの所定の出力基準電圧が出力でき
るような基準電圧源の出現が望まれた。
(問題点を解決するための手段)
本発明はエミッタ接地の第1のトランジスタと。
第1のトランジスタのベースにコレクタが接続されてい
るとともに、第1のトランジスタのコレクタにベースが
接続されており、エミッタが第1の抵抗を介して接地さ
れている第2のトランジスタと、第2のトランジスタの
コレクタにエミッタが接続された第3のトランジスタと
、第3のトランジスタのベースにベースとコレクタとが
共通接続され、エミッタが第1のトランジスタのコレク
タと第2のトランジスタのベースとに接続されている第
4のトランジスタと、第3のトランジスタのコレクタに
コレクタが接続されているとともに、エミッタが第2の
抵抗を介して電源に接続されており、かつ、ベースが第
3の抵抗を介して電源に接続されている第5のトランジ
スタと、第3のトランジスタのコレクタにベースが接続
されており、エミッタが第5のトランジスタのベースに
接続されているとともに、コレクタが第4の抵抗を介し
て第4のトランジスタのコレクタに接続されている第6
のトランジスタとを備えており、前記した第4のトラン
ジスタとして、それのエミッタ面積が第1のトランジス
タのエミッタ面積のN1倍のものを用いるとともに、第
2のトランジスタとして、それのエミッタ面積が第3の
トランジスタのエミッタ面積のN2倍(ただし、NlX
N2 )1)のものを用い、前記した第4の抵抗と第6
のトランジスタのコレクタとの接続点から基準電圧出力
を得るようにした基準電圧源を提供して、既述した従来
の問題点を解決したものである。
るとともに、第1のトランジスタのコレクタにベースが
接続されており、エミッタが第1の抵抗を介して接地さ
れている第2のトランジスタと、第2のトランジスタの
コレクタにエミッタが接続された第3のトランジスタと
、第3のトランジスタのベースにベースとコレクタとが
共通接続され、エミッタが第1のトランジスタのコレク
タと第2のトランジスタのベースとに接続されている第
4のトランジスタと、第3のトランジスタのコレクタに
コレクタが接続されているとともに、エミッタが第2の
抵抗を介して電源に接続されており、かつ、ベースが第
3の抵抗を介して電源に接続されている第5のトランジ
スタと、第3のトランジスタのコレクタにベースが接続
されており、エミッタが第5のトランジスタのベースに
接続されているとともに、コレクタが第4の抵抗を介し
て第4のトランジスタのコレクタに接続されている第6
のトランジスタとを備えており、前記した第4のトラン
ジスタとして、それのエミッタ面積が第1のトランジス
タのエミッタ面積のN1倍のものを用いるとともに、第
2のトランジスタとして、それのエミッタ面積が第3の
トランジスタのエミッタ面積のN2倍(ただし、NlX
N2 )1)のものを用い、前記した第4の抵抗と第6
のトランジスタのコレクタとの接続点から基準電圧出力
を得るようにした基準電圧源を提供して、既述した従来
の問題点を解決したものである。
(実施例)
以下、添付図面を参照しながら本発明の基準電圧源の具
体的な内容について詳細に説明する。第1図は本発明の
基準電圧源の一実施例を示す回路図であって、第1図に
おいて、Q1〜Q9はトランジスタ、R1−R4は抵抗
、1〜3は基準電圧の出力端子である。
体的な内容について詳細に説明する。第1図は本発明の
基準電圧源の一実施例を示す回路図であって、第1図に
おいて、Q1〜Q9はトランジスタ、R1−R4は抵抗
、1〜3は基準電圧の出力端子である。
エミッタ接地接続となされているトランジスタQ1は、
それのベースがトランジスタQ9のベースとトランジス
タQ2のコレクタ及びトランジスタQ3のエミッタとに
接続されており、また、トランジスタQ1のコレクタは
トランジスタQ2のべ一入とトランジスタQ4のエミッ
タとに接続されている。
それのベースがトランジスタQ9のベースとトランジス
タQ2のコレクタ及びトランジスタQ3のエミッタとに
接続されており、また、トランジスタQ1のコレクタは
トランジスタQ2のべ一入とトランジスタQ4のエミッ
タとに接続されている。
前記したトランジスタQ2のエミッタは抵抗R1を介し
て接地されており、また、前記したトランジスタQ9の
エミッタは接地されている。また。
て接地されており、また、前記したトランジスタQ9の
エミッタは接地されている。また。
前記したトランジスタQ3のコレクタは、トランジスタ
Q5のコレクタとトランジスタQ6のベースとに接続さ
れている。
Q5のコレクタとトランジスタQ6のベースとに接続さ
れている。
前記したトランジスタQ5のエミッタは抵抗R2を介し
1電源Vccに接続されており、また、トランジス゛り
Q5のベースはトランジスタQ6のエミッタに接続され
ているとともに、抵抗R3を介して電源Vccに接続さ
れている。
1電源Vccに接続されており、また、トランジス゛り
Q5のベースはトランジスタQ6のエミッタに接続され
ているとともに、抵抗R3を介して電源Vccに接続さ
れている。
前記したトランジスタQ4としては、それのエミッタ面
積がトランジスタQ1のエミッタ面積のN1倍のものが
使用され、また、トランジスタQ2としては、それのエ
ミッタ面積がトランジスタQ3のエミッタ面積のN2倍
(ただし、NlXN2=N〉1)のものが使用される。
積がトランジスタQ1のエミッタ面積のN1倍のものが
使用され、また、トランジスタQ2としては、それのエ
ミッタ面積がトランジスタQ3のエミッタ面積のN2倍
(ただし、NlXN2=N〉1)のものが使用される。
前記のトランジスタQ3のベースが、ベースとコレクタ
とに接続されているトランジスタQ4のコレクタは、抵
抗R4を介してトランジスタQ6のコレクタと、トラン
ジスタQ7のベース及び第1の出力端子1に接続されて
いる。
とに接続されているトランジスタQ4のコレクタは、抵
抗R4を介してトランジスタQ6のコレクタと、トラン
ジスタQ7のベース及び第1の出力端子1に接続されて
いる。
前記のトランジスタQ7のコレクタは、電源Vccに接
続されており、またトランジスタQ7のエミッタは第2
の出力端子2及びトランジスタQ8のコレクタとベース
とに接続されている。そして前記のトランジスタQ8の
エミッタは第3の出力端子3とトランジスタQ9のコレ
クタに接続されている。
続されており、またトランジスタQ7のエミッタは第2
の出力端子2及びトランジスタQ8のコレクタとベース
とに接続されている。そして前記のトランジスタQ8の
エミッタは第3の出力端子3とトランジスタQ9のコレ
クタに接続されている。
次に、前記のように構成された本発明の基準電圧源の構
成原理と動作原理とについて説明する。
成原理と動作原理とについて説明する。
まず、トランジスタQ2.Q3に流れる電流をI2とし
、トランジスタQl、Q4に流れる電流を工1とし、ま
たトランジスタQl〜Q4のベース・エミッタ間電圧を
vBEI〜vBE4とすると、抵抗R1に生じる電圧降
下は次の(4)式で示される。
、トランジスタQl、Q4に流れる電流を工1とし、ま
たトランジスタQl〜Q4のベース・エミッタ間電圧を
vBEI〜vBE4とすると、抵抗R1に生じる電圧降
下は次の(4)式で示される。
I 2・R1=(vIIEI ’J BH4)+(v
BE3−vBE2)・・・(4) ここで、トランジスタQ4のエミッタ面積をトランジス
タQLのエミッタ面積のN1倍とし、また、トランジス
タQ2のエミッタ面積をトランジスタQ3のエミッタ面
積のN2倍(ただし、NlXN2=N ) 1)とする
と、前記した(4.)式中に示されている各トランジス
タのベース・エミッタ間電圧vBHの差電圧は、各トラ
ンジスタのエミッタの面積比に従って決定されることか
ら、前記した(4)式は次の(5)式で示されるものと
なる。
BE3−vBE2)・・・(4) ここで、トランジスタQ4のエミッタ面積をトランジス
タQLのエミッタ面積のN1倍とし、また、トランジス
タQ2のエミッタ面積をトランジスタQ3のエミッタ面
積のN2倍(ただし、NlXN2=N ) 1)とする
と、前記した(4.)式中に示されている各トランジス
タのベース・エミッタ間電圧vBHの差電圧は、各トラ
ンジスタのエミッタの面積比に従って決定されることか
ら、前記した(4)式は次の(5)式で示されるものと
なる。
vBEl−vBE4=vTQnN1
)・・・・・・(5)
vBE3− vBE2= VT Q nN2(ただし、
VTはVT==KT/qで示される熱電圧である) 電流工2は前記した(4)、 (5)式より、l2=(
VT/R1)Qn(NIXN2)= (V T/ Rl
) Q n N −−−”・(6)(ただし、N=N
IXN2 、N )1)前記の(6)式で表わされる。
VTはVT==KT/qで示される熱電圧である) 電流工2は前記した(4)、 (5)式より、l2=(
VT/R1)Qn(NIXN2)= (V T/ Rl
) Q n N −−−”・(6)(ただし、N=N
IXN2 、N )1)前記の(6)式で表わされる。
さて、トランジスタQ5に流れる電流は、トランジスタ
Q5. Q6.抵抗R3,R3からなり、トランジスタ
Q6のベース・エミッタ間電圧が負帰還路中に含まれる
ようにして構成されている負帰還回路の動作によって、
トランジスタQ3に流れる電流■2と平衡するような電
流I2となされる。
Q5. Q6.抵抗R3,R3からなり、トランジスタ
Q6のベース・エミッタ間電圧が負帰還路中に含まれる
ようにして構成されている負帰還回路の動作によって、
トランジスタQ3に流れる電流■2と平衡するような電
流I2となされる。
それで、抵抗R3,トランジスタQ6、抵抗R1を経由
してトランジスタQ4に流れる電流■1は、前記した(
6)式により、次の(7)式で示されるものになる。
してトランジスタQ4に流れる電流■1は、前記した(
6)式により、次の(7)式で示されるものになる。
I 1= (vBE5/R3)+(1/R3)(R2/
R1)V’r’ 11 nN・・・ ・・・(7) ただし、(7)式中のvBE5は、トランジスタQ5の
ベース・エミッタ間電圧である。
R1)V’r’ 11 nN・・・ ・・・(7) ただし、(7)式中のvBE5は、トランジスタQ5の
ベース・エミッタ間電圧である。
それで、トランジスタQl、Q3.Q5のベース・エミ
ッタ間電圧W 8E1. W BH3,vBll’5が
略々等しイ(■BE1= v811!3= vBill
5= vBill)とすると、トランジスタQ6のエミ
ッタと抵抗R4との接続点から第1の出力端子1に現わ
れる出力電圧Volは、前記の(7)式から次の(8)
式によって表わされるものになる。
ッタ間電圧W 8E1. W BH3,vBll’5が
略々等しイ(■BE1= v811!3= vBill
5= vBill)とすると、トランジスタQ6のエミ
ッタと抵抗R4との接続点から第1の出力端子1に現わ
れる出力電圧Volは、前記の(7)式から次の(8)
式によって表わされるものになる。
Vol= vBE(2+(R4/R3))+((R4/
R3)X(R2/R1))VT−jlnN ・・・(
8)また、前記した出力端子1に出力された前記の基準
電圧VolがトランジスタQ7によるエミッタフォロア
段を介して出力端子2に出力される基準電圧Vo2と、
前記した出力端子2に出力された基準電圧Vo2がトラ
ンジスタQ8によってレベルシフトされて出力端子3に
出力される基準電圧Vo3とは、それぞれ次の(9)、
(10)式によって示されるものになる。
R3)X(R2/R1))VT−jlnN ・・・(
8)また、前記した出力端子1に出力された前記の基準
電圧VolがトランジスタQ7によるエミッタフォロア
段を介して出力端子2に出力される基準電圧Vo2と、
前記した出力端子2に出力された基準電圧Vo2がトラ
ンジスタQ8によってレベルシフトされて出力端子3に
出力される基準電圧Vo3とは、それぞれ次の(9)、
(10)式によって示されるものになる。
Vo2 = vBE(1+ (R4/ R3)) +
((R4/ R3) X(R2/ R1))VT−Q
n N ・”(9)Vo3= vBE(R4/R3)
+((R4/R3) X (R2/R1))XVT−n
nN −(to) 前記した(8ン〜(10)式によってそれぞれ示されて
いる出力端子1〜3に現われる各基準電圧V o 1
。
((R4/ R3) X(R2/ R1))VT−Q
n N ・”(9)Vo3= vBE(R4/R3)
+((R4/R3) X (R2/R1))XVT−n
nN −(to) 前記した(8ン〜(10)式によってそれぞれ示されて
いる出力端子1〜3に現われる各基準電圧V o 1
。
Vo2. Vo3は、それらの何れのものも、負の温度
係数を有するトランジスタのベース・エミッタ間電圧v
BEと、正の温度係数を有する熱電圧VTとの加重和の
形で表わされるものであるから、トランジスタのベース
・エミッタ間電圧VBHの加重係数を決定する抵抗比(
R4/R3)と、熱電圧VTの加重係数を決定する2つ
の抵抗比(R4/R3)。
係数を有するトランジスタのベース・エミッタ間電圧v
BEと、正の温度係数を有する熱電圧VTとの加重和の
形で表わされるものであるから、トランジスタのベース
・エミッタ間電圧VBHの加重係数を決定する抵抗比(
R4/R3)と、熱電圧VTの加重係数を決定する2つ
の抵抗比(R4/R3)。
(R2/R1)と、トランジスタのエミッタの面積比N
(=NIXN2)とをそれぞれ適当に設定すれば。
(=NIXN2)とをそれぞれ適当に設定すれば。
出力端子1〜3に出力される各基準電圧Vol〜Vo3
が、それぞれ所定の出力電圧値を有し、かつ。
が、それぞれ所定の出力電圧値を有し、かつ。
所定の温度特性を有しているものに設定することができ
るのであり、また、任意の出力電圧値において温度係数
を零とすることができる。
るのであり、また、任意の出力電圧値において温度係数
を零とすることができる。
また1回路中に流れる電流II、I2は、電源電圧とは
無関係に同一であるから、既述した従来例の場合のよう
に電流源の温度特性や電源電圧変動の影響によって、出
力端子1〜3に出力される基準電圧V o l = V
o 3が変動するようなことも起こらない。
無関係に同一であるから、既述した従来例の場合のよう
に電流源の温度特性や電源電圧変動の影響によって、出
力端子1〜3に出力される基準電圧V o l = V
o 3が変動するようなことも起こらない。
さらに、前記のトランジスタQ4として、それのエミッ
タ面積がトランジスタQ1のエミッタ面積のN1倍のも
のが使用され、また、前記のトランジスタQ2として、
それのエミッタ面積がトランジスタQ3のエミッタ面積
のN2倍(ただし。
タ面積がトランジスタQ1のエミッタ面積のN1倍のも
のが使用され、また、前記のトランジスタQ2として、
それのエミッタ面積がトランジスタQ3のエミッタ面積
のN2倍(ただし。
NlXN2=N > 1)のものが使用されていること
により、出力端子1〜3で得られる基準電圧Vo1〜V
o3を示す前記した(8)〜(10)式中のNで表わさ
れているトランジスタ間のエミ゛ツタの面積比Nは、N
=NIXN2のように2つの面積比の積になっているか
ら、前記したNを大きくすることが容易であり、前記し
たトランジスタ間のエミッタの面積比Nを大きくするこ
とにより、相対的に抵抗比R2/R1を小さくでき、そ
れにより前記した(8)〜(10)式の第2項の精度が
向上されるので基準電圧Vol〜Vo3のばらつきを小
さくすることも容易である。
により、出力端子1〜3で得られる基準電圧Vo1〜V
o3を示す前記した(8)〜(10)式中のNで表わさ
れているトランジスタ間のエミ゛ツタの面積比Nは、N
=NIXN2のように2つの面積比の積になっているか
ら、前記したNを大きくすることが容易であり、前記し
たトランジスタ間のエミッタの面積比Nを大きくするこ
とにより、相対的に抵抗比R2/R1を小さくでき、そ
れにより前記した(8)〜(10)式の第2項の精度が
向上されるので基準電圧Vol〜Vo3のばらつきを小
さくすることも容易である。
(発明の効果)
以上、詳細に説明したところから明らかなように本発明
の基準電圧源は、エミッタ接地の第1のトランジスタと
、第1のトランジスタのベースにコレクタが接続されて
いるとともに、第1のトランジスタのコレクタにベース
が接続されており、エミッタが第1の抵抗を介して接地
されている第2のトランジスタと、第2のトランジスタ
のコレクタにエミッタが接続された第3のトランジスタ
と、第3のトランジスタのベースにベースとコレクタと
が共通接続され、エミッタが第1のトランジスタのコレ
クタと第2のトランジスタのベースとに接続されている
第4のトランジスタと、第3のトランジスタのコレクタ
にコレクタが接続されているとともに、エミッタが第2
の抵抗を介して電源に接続されており、かつ、ベースが
第3の抵抗を介して電源に接続されている第5のトラン
ジスタと、第3のトランジスタのコレクタにベースが接
続されており、エミッタが第5のトランジスタのベース
に接続されているとともに、コレクタが第4の抵抗を介
して第4のトランジスタのコレクタに接続されている第
6のトランジスタとを備えており、前記した第4のトラ
ンジスタとして。
の基準電圧源は、エミッタ接地の第1のトランジスタと
、第1のトランジスタのベースにコレクタが接続されて
いるとともに、第1のトランジスタのコレクタにベース
が接続されており、エミッタが第1の抵抗を介して接地
されている第2のトランジスタと、第2のトランジスタ
のコレクタにエミッタが接続された第3のトランジスタ
と、第3のトランジスタのベースにベースとコレクタと
が共通接続され、エミッタが第1のトランジスタのコレ
クタと第2のトランジスタのベースとに接続されている
第4のトランジスタと、第3のトランジスタのコレクタ
にコレクタが接続されているとともに、エミッタが第2
の抵抗を介して電源に接続されており、かつ、ベースが
第3の抵抗を介して電源に接続されている第5のトラン
ジスタと、第3のトランジスタのコレクタにベースが接
続されており、エミッタが第5のトランジスタのベース
に接続されているとともに、コレクタが第4の抵抗を介
して第4のトランジスタのコレクタに接続されている第
6のトランジスタとを備えており、前記した第4のトラ
ンジスタとして。
それのエミッタ面積が第1のトランジスタのエミッタ面
積のN1倍のものを用いるとともに、第2のトランジス
タとして、それのエミッタ面積が第3のトランジスタの
エミッタ面積のN2倍(ただし、NlXN2 >1)の
ものを用い、前記した第4の抵抗と第6のトランジスタ
のコレクタとの接続点から基準電圧出力を得るようにし
た基準電圧源であるから、この本発明の基準電圧源では
各トランジスタに流れる電流が電源電圧とは無関係に同
一となされ、また、2つの抵抗比(R4/ R3)y(
R2/ R1)及びトランジスタのエミツタ面積比Nを
適当に選択することにより、所定の電圧値において所定
の温度特性を有する高精度の基準電圧を安定に出力する
ことが容易であって、この本発明によれば・既述した従
来例の場合のように電流源の温度特性や電源電圧変動の
影響によって基準電圧が変動するようなことが起こらず
、また、任意の電圧値の基準電圧を安定に高精度で発生
しつる基準電圧源を容易に提供できる。
積のN1倍のものを用いるとともに、第2のトランジス
タとして、それのエミッタ面積が第3のトランジスタの
エミッタ面積のN2倍(ただし、NlXN2 >1)の
ものを用い、前記した第4の抵抗と第6のトランジスタ
のコレクタとの接続点から基準電圧出力を得るようにし
た基準電圧源であるから、この本発明の基準電圧源では
各トランジスタに流れる電流が電源電圧とは無関係に同
一となされ、また、2つの抵抗比(R4/ R3)y(
R2/ R1)及びトランジスタのエミツタ面積比Nを
適当に選択することにより、所定の電圧値において所定
の温度特性を有する高精度の基準電圧を安定に出力する
ことが容易であって、この本発明によれば・既述した従
来例の場合のように電流源の温度特性や電源電圧変動の
影響によって基準電圧が変動するようなことが起こらず
、また、任意の電圧値の基準電圧を安定に高精度で発生
しつる基準電圧源を容易に提供できる。
スタ、R1〜R4,R11〜R14・・・抵抗、1〜3
・・・出力端子、
・・・出力端子、
Claims (1)
- 【特許請求の範囲】 1、エミッタ接地の第1のトランジスタと、第1のトラ
ンジスタのベースにコレクタが接続されているとともに
、第1のトランジスタのコレクタにベースが接続されて
おり、エミッタが第1の抵抗を介して接地されている第
2のトランジスタと、第2のトランジスタのコレクタに
エミッタが接続された第3のトランジスタと、第3のト
ランジスタのベースにベースとコレクタとが共通接続さ
れ、エミッタが第1のトランジスタのコレクタと第2の
トランジスタのベースとに接続されている第4のトラン
ジスタと、第3のトランジスタのコレクタにコレクタが
接続されているとともに、エミッタが第2の抵抗を介し
て電源に接続されており、かつ、ベースが第3の抵抗を
介して電源に接続されている第5のトランジスタと、第
3のトランジスタのコレクタにベースが接続されており
、エミッタが第5のトランジスタのベースに接続されて
いるとともに、コレクタが第4の抵抗を介して第4のト
ランジスタのコレクタに接続されている第6のトランジ
スタとを備えており、前記した第4のトランジスタとし
て、それのエミッタ面積が第1のトランジスタのエミッ
タ面積のN1倍のものを用いるとともに、第2のトラン
ジスタとして、それのエミッタ面積が第3のトランジス
タのエミッタ面積のN2倍(ただし、N1×N2>1)
のものを用い、前記した第4の抵抗と第6のトランジス
タのコレクタとの接続点から基準電圧出力を得るように
した基準電圧源 2、第4の抵抗と第6のトランジスタのコレクタとの接
続点から出力された基準電圧出力をエミッタフォロアに
よりレベルシフトして取出すようにした特許請求の範囲
第1項に記載の基準電圧源
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62092927A JPS63258108A (ja) | 1987-04-15 | 1987-04-15 | 基準電圧源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62092927A JPS63258108A (ja) | 1987-04-15 | 1987-04-15 | 基準電圧源 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63258108A true JPS63258108A (ja) | 1988-10-25 |
Family
ID=14068126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62092927A Pending JPS63258108A (ja) | 1987-04-15 | 1987-04-15 | 基準電圧源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63258108A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5239256A (en) * | 1990-07-24 | 1993-08-24 | Sharp Kabushiki Kaisha | Reference voltage generating circuit for a semiconductor device formed in a semiconductor substrate which generates a reference voltage with a positive temperature coefficient |
-
1987
- 1987-04-15 JP JP62092927A patent/JPS63258108A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5239256A (en) * | 1990-07-24 | 1993-08-24 | Sharp Kabushiki Kaisha | Reference voltage generating circuit for a semiconductor device formed in a semiconductor substrate which generates a reference voltage with a positive temperature coefficient |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4329639A (en) | Low voltage current mirror | |
US11188113B2 (en) | Band gap reference voltage generating circuit | |
US20060006858A1 (en) | Method and apparatus for generating n-order compensated temperature independent reference voltage | |
CN103365330A (zh) | 参考电压/电流产生装置 | |
EP3021189B1 (en) | Voltage reference source and method for generating a reference voltage | |
CN116865740A (zh) | 一种模拟乘法器电路 | |
US6605987B2 (en) | Circuit for generating a reference voltage based on two partial currents with opposite temperature dependence | |
JPS63258108A (ja) | 基準電圧源 | |
JP4314669B2 (ja) | バンドギャップリファレンス回路 | |
CN111984052A (zh) | 电压源 | |
JPS63258109A (ja) | 基準電流源 | |
JPS63255718A (ja) | 基準電圧源 | |
CN117215366A (zh) | 一种超低温漂的基准电压输出电路 | |
JPS63257012A (ja) | 基準電圧源 | |
JPS6297363A (ja) | 基準電圧発生回路 | |
JPS6093532A (ja) | 基準電圧回路 | |
JPH0415716A (ja) | 定電圧源回路 | |
JPH0477329B2 (ja) | ||
JPS6244366Y2 (ja) | ||
JPH09146648A (ja) | 基準電圧発生回路 | |
JPH0535448B2 (ja) | ||
JPS62157409A (ja) | 電流増幅回路 | |
JPS63240108A (ja) | 定電圧バイアス回路 | |
JP2001290544A (ja) | 定電圧を生成するためのツェナーダイオード回路 | |
JPH02296406A (ja) | 微小電流源 |