CN116865740A - 一种模拟乘法器电路 - Google Patents

一种模拟乘法器电路 Download PDF

Info

Publication number
CN116865740A
CN116865740A CN202311110731.7A CN202311110731A CN116865740A CN 116865740 A CN116865740 A CN 116865740A CN 202311110731 A CN202311110731 A CN 202311110731A CN 116865740 A CN116865740 A CN 116865740A
Authority
CN
China
Prior art keywords
transistor
electrically connected
mos transistor
mos
connecting end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311110731.7A
Other languages
English (en)
Other versions
CN116865740B (zh
Inventor
罗寅
涂才根
谭在超
丁国华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Covette Semiconductor Co ltd
Original Assignee
Suzhou Covette Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Covette Semiconductor Co ltd filed Critical Suzhou Covette Semiconductor Co ltd
Priority to CN202311110731.7A priority Critical patent/CN116865740B/zh
Publication of CN116865740A publication Critical patent/CN116865740A/zh
Application granted granted Critical
Publication of CN116865740B publication Critical patent/CN116865740B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及乘法器技术领域,公开了一种模拟乘法器电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和MOS管；在实际使用时，本发明流过第一晶体管的电流为输出电流，其为输入到第二晶体管的电流和从第四晶体管流出的电流的乘积在除以流过第三晶体管的电流，尽管从晶体管流过或者从晶体管流出的电流会受温度和工艺影响，但是在经过乘除运算后可以使输出电流不受温度和工艺的影响，从而使本发明具有极高的线性度；另外MOS管可以起到负反馈控制作用，可以使本发明的工作稳定性更高。

Description

一种模拟乘法器电路
技术领域
本发明涉及乘法器技术领域，具体涉及一种模拟乘法器电路。
背景技术
在集成电路的应用领域中，乘法器作为可以实现两个或者多个模拟量相乘的功能的基本计算单元，得到了广泛的应用。例如在功率因数校正芯片中，乘法器几乎是不可或缺的模块，通过乘法器的乘积属性可以实现输入电压和输入电流的同频同相跟随。
传统的模拟乘法器电路由于存在线性度第和失真度大等缺点，已经无法满足当前的应用。虽然吉尔伯特乘法器具有高精度和高速度的优点，但是其性能颇受工艺和温度的影响。因此需要一种能在提升线性度的同时，还能确保其性能不受限工艺和温度影响的模拟乘法器。
发明内容
鉴于背景技术的不足，本发明是提供了一种模拟乘法器电路，所要解决的技术问题是现有模拟乘法器不能同时满足高线性度和不受工艺与温度的影响。
为解决以上技术问题，本发明提供了如下技术方案：一种模拟乘法器电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和MOS管；
所述第三晶体管的第一连接端、第四晶体管的第一连接端和MOS管的连接端被配置于电源电连接；
所述第三晶体管的第二连接端分别与第四晶体管的第二连接端、MOS管的第三连接端和基准电流源电连接；
所述第三晶体管的第三连接端与第一晶体管的第二连接端电连接，所述第四晶体管的第三连接端与第二晶体管的第二连接端电连接；
所述第一晶体管的第三连接端分别与第二晶体管的第三连接端、第五晶体管的第一连接端和第五晶体管的第二连接端电连接，所述第五晶体管的第三连接端接地；
所述第一晶体管的第一连接端被配置于输入第一电流，所述第二晶体管的第一连接端被配置于输入第二电流，且与MOS管的第二连接端电连接。
在某种实施方式中，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管均为NPN型的三极管；三极管的集电极为晶体管的第一连接端，三极管的基极为晶体管的第二连接端，三极管的发射极为晶体管的第三连接端；
所述MOS管为NMOS管，所述MOS管的漏极为MOS管的第一连接端，所述MOS管的栅极为MOS管的第二连接端，所述MOS管的源极为MOS管的第三连接端。
在某种实施方式中，所述第三晶体管的第三连接端与第二基准电流源电连接，所述第二基准电流源用于产生从第三晶体管的第一连接端流向第三晶体管的第三连接端的第三电流。
在某种实施方式中，所述第二晶体管的第一连接端还与第一电压电流转换单元电连接，所述第一电压电流转换单元基于输入的电压产生输入到第二晶体管的第二电流。
在某种实施方式中，所述第一电压电流转换单元包括比较器AMP1、MOS管N1、电阻R1和第一电流镜，所述比较器AMP1的正输入端用于输入电压VA，所述比较器AMP1的负输入端分别与电阻R1一端和MOS管N1的源极电连接，电阻R1另一端接地，比较器AMP1的输出端与MOS管N1的栅极电连接，MOS管N1的漏极与第一电流镜的主支路电连接，第一电流镜的从支路与第二晶体管的第一连接端电连接。
在某种实施方式中，所述第一电流镜的主支路包括MOS管P1，所述第一电流镜的从支路包括MOS管P2，所述MOS管P1的源极和MOS管P2的源极电连接，被配置于输入电源，所述MOS管P1的栅极分别与MOS管P2的栅极、MOS管P1的漏极和MOS管N1的漏极电连接，所述MOS管P2的漏极与第二晶体管的第一连接端电连接。
在某种实施方式中，所述第四晶体管的第三连接端还与第二电压电流转换单元电连接，所述第二电压电流转换单元用于产生从第四晶体管的第一连接端流向第四晶体管的第三连接端的第四电流。
在某种实施方式中，所述第二电压电流转换单元包括比较器AMP2、电阻R2、MOS管N2、第二电流镜和第三电流镜；所述比较器AMP2的正输入端用于输入电压VB，所述比较器AMP2的负输入端分别与电阻R2一端和MOS管N2的源极电连接，电阻R2另一端接地，比较器AMP2的输出端与MOS管N2的栅极电连接，MOS管N2的漏极与第二电流镜的主支路电连接，第二电流镜的从支路与第三电流镜的主支路电连接，所述第三电流镜的从支路与所述第四晶体管的第三连接端电连接。
在某种实施方式中，所述第二电流镜的主支路包括MOS管P3，所述第二电流镜的从支路包括MOS管4，所述MOS管P3的源极和MOS管P4的源极电连接，被配置于输入电源，所述MOS管P3的栅极分别与MOS管P4的栅极、MOS管P3的漏极和MOS管N2的漏极电连接，所述MOS管P4的漏极与第三电流镜的主支路电连接。
在某种实施方式中，所述第三电流镜的主支路包括MOS管N3，所述第三电流镜的从支路包括MOS管N4，MOS管N3的漏极分别与MOS管P4的漏极、MOS管N3的栅极和MOS管N4的栅极电连接，MOS管N3的源极和MOS管N4的源极均接地，MOS管N4的漏极与所述第四晶体管的第三连接端电连接。
本发明与现有技术相比所具有的有益效果是：本发明流过第一晶体管的电流为输出电流，其为输入到第二晶体管的电流和从第四晶体管流出的电流的乘积在除以流过第三晶体管的电流，尽管从晶体管流过或者从晶体管流出的电流会受温度和工艺影响，但是在经过乘除运算后可以使输出电流不受温度和工艺的影响，从而使本发明具有极高的线性度；另外MOS管可以起到负反馈控制作用，可以使本发明的工作稳定性更高。
附图说明
图1为本发明的乘法器电路的电路图；
图2为本发明的第一电压电流转换单元的电路图；
图3为本发明的第二电压电流转换单元的电路图。
具体实施方式
本申请的说明性实施例包括但不限于一种模拟乘法器电路。
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在......时”或“当......时”或“响应于确定”。
如图1所示，一种模拟乘法器电路，包括第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4、第五晶体管Q5和MOS管N0；
第三晶体管Q3的第一连接端、第四晶体管Q4的第一连接端和MOS管N0的连接端被配置于电源电连接；
第三晶体管Q3的第二连接端分别与第四晶体管Q4的第二连接端、MOS管的第三连接端和基准电流源电连接；基准电流源用于产生流过MOS管N0的基准电流Ibias；基准电流Ibias用于为第三晶体管Q3和第四晶体管Q3提供偏置电位；
第三晶体管Q3的第三连接端与第一晶体管Q1的第二连接端电连接，第四晶体管Q4的第三连接端与第二晶体管Q2的第二连接端电连接；
第一晶体管Q1的第三连接端分别与第二晶体管Q2的第三连接端、第五晶体管Q5的第一连接端和第五晶体管Q5的第二连接端电连接，第五晶体管Q5的第三连接端接地；
第一晶体管Q1的第一连接端被配置于输入第一电流，第二晶体管Q2的第一连接端被配置于输入第二电流，且与MOS管的第二连接端电连接。
具体地，本实施例中，第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4和第五晶体管Q5均为NPN型的三极管；三极管的集电极为晶体管的第一连接端，三极管的基极为晶体管的第二连接端，三极管的发射极为晶体管的第三连接端；
MOS管N0为NMOS管，MOS管N0的漏极为MOS管N0的第一连接端，MOS管N0的栅极为MOS管N0的第二连接端，MOS管N0的源极为MOS管N0的第三连接端。
将从第三晶体管Q3流出的电流作为第三电流I3，将从第四晶体管Q4流出的电流作为第四电流I4，将输入到第一晶体管Q1的电流作为第一电流I1，将输入到第二晶体管Q2的电流作为第二电流I2，对图1所示电路进行分析，具体如下：
对于第一电流I1和第二电流I2：
将I1除I2可以得到：
对于第三电流I3和第四电流I4：
将I3除I4可以得到：
将（I1/I2）*（I3/I4）可以得到：
从图1电路可以得到，第一晶体管Q1的BE结电压加上第三晶体管Q3的BE结电压等于第二晶体管Q2的BE结电压加上第四晶体管Q4的BE结电压。因此上述公式可以变换为：
故：
。
从本发明的推导公式可以得到，在本发明的四路电流即第一电流I1至第四电流I4中，即使没路电流受工艺和温度影响，但是在经过乘除运算后，输出的第一电流不再受三极管的Vbe、VT和Is等参数的影响，即本发明的输出电流不受工艺和温度的影响，使得本发明具有极高的线性度。
另外在图1中，MOS管N0用于形成负反馈结构，其中当MOS管N0的栅极电压上升会导致MOS管N0的源极（第四晶体管Q4的基极）电压上升，进而导致第四晶体管Q4的发射极（第二晶体管Q2的基极）电压上升，最终导致第二晶体管Q2的集电极（MOS管N0的栅极）电压下降，由此形成负反馈结构，从而使得本发明的乘法器结构工作稳定可靠。
具体地，本实施例中，第三晶体管Q3的第三连接端与第二基准电流源电连接，第二基准电流源用于产生从第三晶体管Q3的第一连接端流向第三晶体管Q3的第三连接端的第三电流I3。
具体地，本实施例中，第二晶体管Q2的第一连接端还与第一电压电流转换单元电连接，第一电压电流转换单元基于输入的电压产生输入到第二晶体管Q2的第二电流I2。
如图2所示，本实施例中，第一电压电流转换单元包括比较器AMP1、MOS管N1、电阻R1和第一电流镜1，比较器AMP1的正输入端用于输入电压VA，比较器AMP1的负输入端分别与电阻R1一端和MOS管N1的源极电连接，电阻R1另一端接地，比较器AMP1的输出端与MOS管N1的栅极电连接，MOS管N1的漏极与第一电流镜1的主支路10电连接，第一电流镜1的从支路11与第二晶体管Q2的第一连接端电连接。
另外第一电流镜1的主支路10包括MOS管P1，第一电流镜1的从支路11包括MOS管P2，MOS管P1的源极和MOS管P2的源极电连接，被配置于输入电源，MOS管P1的栅极分别与MOS管P2的栅极、MOS管P1的漏极和MOS管N1的漏极电连接，MOS管P2的漏极与第二晶体管Q2的第一连接端电连接。
具体地，本实施例中，第四晶体管Q4的第三连接端还与第二电压电流转换单元电连接，第二电压电流转换单元用于产生从第四晶体管Q4的第一连接端流向第四晶体管Q4的第三连接端的第四电流I4。
如图3所示，本实施例中，第二电压电流转换单元包括比较器AMP2、电阻R2、MOS管N2、第二电流镜2和第三电流镜3；比较器AMP2的正输入端用于输入电压VB，比较器AMP2的负输入端分别与电阻R2一端和MOS管N2的源极电连接，电阻R2另一端接地，比较器AMP2的输出端与MOS管N2的栅极电连接，MOS管N2的漏极与第二电流镜2的主支路20电连接，第二电流镜2的从支路21与第三电流镜3的主支路30电连接，第三电流镜3的从支路31与第四晶体管Q4的第三连接端电连接。
另外，第二电流镜2的主支路20包括MOS管P3，第二电流镜2的从支路21包括MOS管4，MOS管P3的源极和MOS管P4的源极电连接，被配置于输入电源，MOS管P3的栅极分别与MOS管P4的栅极、MOS管P3的漏极和MOS管N2的漏极电连接，MOS管P4的漏极与第三电流镜3的主支路30电连接。
另外，第三电流镜3的主支路30包括MOS管N3，第三电流镜3的从支路31包括MOS管N4，MOS管N3的漏极分别与MOS管P4的漏极、MOS管N3的栅极和MOS管N4的栅极电连接，MOS管N3的源极和MOS管N4的源极均接地，MOS管N4的漏极与第四晶体管Q4的第三连接端电连接。
结合图2和图3具体分析，假设第一电流镜1的主支路10和从支路11的比例为1:1，第二电流镜2的主支路20和从支路21的比例为1:1，第三电流镜3的主支路30和从支路31的比例为1:1；
则第二电流I2还可以表示为：
第四电流I4还可以表示为：
因此输出的第一电流I1的公式还可以表示为：
其中，R1、R2和I3均为常数，因此本发明乘法器的输出为两个电压信号的乘积。需要注意的是，第一电流镜1、第二电流镜2和第三电流镜3的比例可以依据实际需求调整。
另外如果第二电流I2也为固定的偏置电流源，则输出的第一电流I1为第四电流I4与第三电流I3的除法运算。因此本发明可灵活应用于乘除运算。另外整体电路结构简单，在实际制作时版图上两组对管极易匹配，易于实现，其中第一晶体管Q1和第二晶体管Q2为一组对管，第三晶体管Q3和第四晶体管Q4为一组对管。
上述依据本发明为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims (10)

1.一种模拟乘法器电路，其特征在于，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和MOS管；
所述第三晶体管的第一连接端、第四晶体管的第一连接端和MOS管的连接端被配置于电源电连接；
所述第三晶体管的第二连接端分别与第四晶体管的第二连接端、MOS管的第三连接端和基准电流源电连接；
所述第三晶体管的第三连接端与第一晶体管的第二连接端电连接，所述第四晶体管的第三连接端与第二晶体管的第二连接端电连接；
所述第一晶体管的第三连接端分别与第二晶体管的第三连接端、第五晶体管的第一连接端和第五晶体管的第二连接端电连接，所述第五晶体管的第三连接端接地；
所述第一晶体管的第一连接端被配置于输入第一电流，所述第二晶体管的第一连接端被配置于输入第二电流，且与MOS管的第二连接端电连接。
2.根据权利要求1所述的一种模拟乘法器电路，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管均为NPN型的三极管；三极管的集电极为晶体管的第一连接端，三极管的基极为晶体管的第二连接端，三极管的发射极为晶体管的第三连接端；
所述MOS管为NMOS管，所述MOS管的漏极为MOS管的第一连接端，所述MOS管的栅极为MOS管的第二连接端，所述MOS管的源极为MOS管的第三连接端。
3.根据权利要求1或2所述的一种模拟乘法器电路，其特征在于，所述第三晶体管的第三连接端与第二基准电流源电连接，所述第二基准电流源用于产生从第三晶体管的第一连接端流向第三晶体管的第三连接端的第三电流。
4.根据权利要求1或2所述的一种模拟乘法器电路，其特征在于，所述第二晶体管的第一连接端还与第一电压电流转换单元电连接，所述第一电压电流转换单元基于输入的电压产生输入到第二晶体管的第二电流。
5.根据权利要求4所述的一种模拟乘法器电路，其特征在于，所述第一电压电流转换单元包括比较器AMP1、MOS管N1、电阻R1和第一电流镜，所述比较器AMP1的正输入端用于输入电压VA，所述比较器AMP1的负输入端分别与电阻R1一端和MOS管N1的源极电连接，电阻R1另一端接地，比较器AMP1的输出端与MOS管N1的栅极电连接，MOS管N1的漏极与第一电流镜的主支路电连接，第一电流镜的从支路与第二晶体管的第一连接端电连接。
6.根据权利要求5所述的一种模拟乘法器电路，其特征在于，所述第一电流镜的主支路包括MOS管P1，所述第一电流镜的从支路包括MOS管P2，所述MOS管P1的源极和MOS管P2的源极电连接，被配置于输入电源，所述MOS管P1的栅极分别与MOS管P2的栅极、MOS管P1的漏极和MOS管N1的漏极电连接，所述MOS管P2的漏极与第二晶体管的第一连接端电连接。
7.根据权利要求1或2所述的一种模拟乘法器电路，其特征在于，所述第四晶体管的第三连接端还与第二电压电流转换单元电连接，所述第二电压电流转换单元用于产生从第四晶体管的第一连接端流向第四晶体管的第三连接端的第四电流。
8.根据权利要求7所述的一种模拟乘法器电路，其特征在于，所述第二电压电流转换单元包括比较器AMP2、电阻R2、MOS管N2、第二电流镜和第三电流镜；所述比较器AMP2的正输入端用于输入电压VB，所述比较器AMP2的负输入端分别与电阻R2一端和MOS管N2的源极电连接，电阻R2另一端接地，比较器AMP2的输出端与MOS管N2的栅极电连接，MOS管N2的漏极与第二电流镜的主支路电连接，第二电流镜的从支路与第三电流镜的主支路电连接，所述第三电流镜的从支路与所述第四晶体管的第三连接端电连接。
9.根据权利要求8所述的一种模拟乘法器电路，其特征在于，所述第二电流镜的主支路包括MOS管P3，所述第二电流镜的从支路包括MOS管4，所述MOS管P3的源极和MOS管P4的源极电连接，被配置于输入电源，所述MOS管P3的栅极分别与MOS管P4的栅极、MOS管P3的漏极和MOS管N2的漏极电连接，所述MOS管P4的漏极与第三电流镜的主支路电连接。
10.根据权利要求9所述的一种模拟乘法器电路，其特征在于，所述第三电流镜的主支路包括MOS管N3，所述第三电流镜的从支路包括MOS管N4，MOS管N3的漏极分别与MOS管P4的漏极、MOS管N3的栅极和MOS管N4的栅极电连接，MOS管N3的源极和MOS管N4的源极均接地，MOS管N4的漏极与所述第四晶体管的第三连接端电连接。
CN202311110731.7A 2023-08-31 2023-08-31 一种模拟乘法器电路 Active CN116865740B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311110731.7A CN116865740B (zh) 2023-08-31 2023-08-31 一种模拟乘法器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311110731.7A CN116865740B (zh) 2023-08-31 2023-08-31 一种模拟乘法器电路

Publications (2)

Publication Number Publication Date
CN116865740A true CN116865740A (zh) 2023-10-10
CN116865740B CN116865740B (zh) 2023-11-10

Family

ID=88221867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311110731.7A Active CN116865740B (zh) 2023-08-31 2023-08-31 一种模拟乘法器电路

Country Status (1)

Country Link
CN (1) CN116865740B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118130993A (zh) * 2024-03-11 2024-06-04 昂迈微(上海)电子科技有限公司 基于模拟乘法器的双极型晶体管Beta值测量电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110140758A1 (en) * 2009-12-16 2011-06-16 Macroblock, Inc. Analog multiplier
CN103684414A (zh) * 2013-12-30 2014-03-26 上海贝岭股份有限公司 乘法器电路
CN103871467A (zh) * 2012-12-11 2014-06-18 上海华虹宏力半导体制造有限公司 门极控制电压产生电路
CN107168454A (zh) * 2017-07-10 2017-09-15 长沙方星腾电子科技有限公司 一种偏置电流产生电路
CN206671935U (zh) * 2016-10-26 2017-11-24 中国科学院上海微系统与信息技术研究所 一种具有输入电流补偿电路的双极型晶体管放大器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110140758A1 (en) * 2009-12-16 2011-06-16 Macroblock, Inc. Analog multiplier
CN103871467A (zh) * 2012-12-11 2014-06-18 上海华虹宏力半导体制造有限公司 门极控制电压产生电路
CN103684414A (zh) * 2013-12-30 2014-03-26 上海贝岭股份有限公司 乘法器电路
CN206671935U (zh) * 2016-10-26 2017-11-24 中国科学院上海微系统与信息技术研究所 一种具有输入电流补偿电路的双极型晶体管放大器
CN107168454A (zh) * 2017-07-10 2017-09-15 长沙方星腾电子科技有限公司 一种偏置电流产生电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118130993A (zh) * 2024-03-11 2024-06-04 昂迈微(上海)电子科技有限公司 基于模拟乘法器的双极型晶体管Beta值测量电路

Also Published As

Publication number Publication date
CN116865740B (zh) 2023-11-10

Similar Documents

Publication Publication Date Title
CN106959723B (zh) 一种宽输入范围高电源抑制比的带隙基准电压源
CN101382812B (zh) 参考电压电路
CN109491440B (zh) 一种电压参考电路
CN116865740B (zh) 一种模拟乘法器电路
CN112987836B (zh) 一种高性能的带隙基准电路
CN104679092B (zh) 宽电源电压的过温迟滞保护电路
CN209433274U (zh) 一种自偏置的恒流生成电路结构
CN103092253A (zh) 参考电压产生电路
CN109343641B (zh) 一种高精度的电流基准电路
CN103163933B (zh) 一种电流镜像电路
CN103901937B (zh) 带隙基准电压源
CN114080580A (zh) 带隙基准电路以及集成电路
JPH02186706A (ja) バイアス電圧発生回路及びその方法
CN209132656U (zh) 一种高精度指数型温度补偿cmos带隙基准电路
TW201031901A (en) PTAT sensor and temperature sensing method thereof
CN103941796B (zh) 带隙基准电路
CN109324655A (zh) 一种高精度指数型温度补偿cmos带隙基准电路
Singh et al. Design and Implementation of MOSFET Based Folded Cascode Current Mirror
CN109917843B (zh) 一种自偏置的恒流生成电路结构及恒流生成方法
CN205566248U (zh) 一种自带温度和工艺角校准的环形振荡器电路
CN100547916C (zh) 对数线性型的电流产生器及相关的可变增益放大器
CN114721456B (zh) 一种自偏置低温漂的电压和电流基准电路
CN213399341U (zh) 带隙基准电路以及集成电路
CN109314489A (zh) 振荡电路及用户设备
CN210155209U (zh) 一种电流传感器温度补偿电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant