CN104049666B - 一种二端恒流器件 - Google Patents

一种二端恒流器件 Download PDF

Info

Publication number
CN104049666B
CN104049666B CN201410269909.7A CN201410269909A CN104049666B CN 104049666 B CN104049666 B CN 104049666B CN 201410269909 A CN201410269909 A CN 201410269909A CN 104049666 B CN104049666 B CN 104049666B
Authority
CN
China
Prior art keywords
depletion mode
mode transistor
constant current
transistor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410269909.7A
Other languages
English (en)
Other versions
CN104049666A (zh
Inventor
李元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Jiexinwei Semiconductor Technology Co., Ltd.
Original Assignee
SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd filed Critical SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd
Priority to CN201410269909.7A priority Critical patent/CN104049666B/zh
Publication of CN104049666A publication Critical patent/CN104049666A/zh
Application granted granted Critical
Publication of CN104049666B publication Critical patent/CN104049666B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Control Of Electrical Variables (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种二端恒流器件,包括第一耗尽型晶体管和电阻,所述第一耗尽型晶体管的源极与所述电阻的第一端连接,所述第一耗尽型晶体管的栅极与所述电阻的第二端连接,其中,所述第一耗尽型晶体管为氮化镓耗尽型晶体管。本发明利用电阻的负反馈作用,从而实现二端恒流器件的恒流作用,利用氮化镓晶体管反应速度快、可承受较高的耐压且受温度影响小的特点,使得二端恒流器件具有响应速度快、击穿电压高、耐高温、恒流特性好和温度稳定性高的优点。

Description

一种二端恒流器件
技术领域
本发明涉及半导体技术领域,具体涉及一种二端恒流器件。
背景技术
二端恒流器件是一种当电压变化时提供稳定电流的器件,相当于一个恒流源或最大峰值电流的限流电路,即使出现电压不稳定或负载电阻变化很大的情况,都能保证供电电流稳定。
由恒流器件构成的恒流源具有结构简单、恒流特性好和使用方便等优点,使得恒流器件具有广阔的应用范围。现有技术中,常用的半导体恒流器件是基于双极型晶体管或场效应晶体管的器件,其中基于场效应晶体管的器件具有噪声低、稳定性高等优点,更适合作为恒流器件或构成恒流源。目前,主流的半导体恒流器件是基于硅材料场效应晶体管的器件,但是由于硅物理性质的限制,实际制作的半导体恒流器件响应速度慢、击穿电压低、恒流区域窄、温度稳定性差,甚至高温下完全不能工作,所以仅适用于低功率范围。
发明内容
有鉴于此,本发明实施例提供一种二端恒流器件,以解决目前二端恒流器件响应速度慢、击穿电压低、恒流区域窄、温度稳定性差和不耐高温的问题。
本发明实施例提供了一种二端恒流器件,包括第一耗尽型晶体管和电阻,
所述第一耗尽型晶体管的源极与所述电阻的第一端连接,所述第一耗尽型晶体管的栅极与所述电阻的第二端连接,其中,所述第一耗尽型晶体管为氮化镓耗尽型晶体管,所述电阻是分离电阻或与第一耗尽型晶体管集成的电阻;
所述二端恒流器件还包括第一型电极和第二型电极,其中,所述第一耗尽型晶体管的漏极作为所述第一型电极,所述第一耗尽型晶体管的栅极作为所述第二型电极;
所述第一耗尽型晶体管为N型耗尽型晶体管,所述第一型电极为所述二端恒流器件的阳极,所述第二型电极为所述二端恒流器件的阴极。
进一步地,所述二端恒流器件还包括第二耗尽型晶体管,所述第二耗尽型晶体管的漏极与所述第一耗尽型晶体管的源极连接,所述第二耗尽型晶体管的源极与所述电阻的第一端连接,所述第二耗尽型晶体管的栅极与所述第一耗尽型晶体管的栅极及电阻的第二端连接。其中,所述第二耗尽型晶体管为氮化镓耗尽型晶体管,所述电阻是分离电阻或与第一耗尽型晶体和第二耗尽型晶体管集成的电阻。
进一步地,所述第一耗尽型晶体管的漏极作为所述第一型电极,所述第二耗尽型晶体管的栅极与第一耗尽型晶体管的栅极连接作为所述第二型电极。
进一步地,所述第二耗尽型晶体管由N个第三耗尽型晶体管构成,所述第三耗尽型晶体管为氮化镓耗尽型晶体管,其中,N为大于等于2的整数;
所述N个第三耗尽型晶体管的栅极连接到一起作为所述第二耗尽型晶体管的栅极,所述第一个第三耗尽型晶体管的漏极作为所述第二耗尽型晶体管的漏极,每个所述第三耗尽型晶体管的漏极与其前一个所述第三耗尽型晶体管的源极连接,第N个所述第三耗尽型晶体管的源极作为所述第二耗尽型晶体管的源极。
进一步地,当施加于所述二端恒流器件两端的电压逐渐增大时,所述第二耗尽型晶体管在所述第一耗尽型晶体管之前达到饱和。
进一步地,所述二端恒流器件的最大耐压根据所述第一耗尽型晶体管的栅漏雪崩击穿电压确定,当施加于所述第一耗尽型晶体管的电压达到第一耗尽型晶体管的栅漏雪崩击穿电压时,所述二端恒流器件被击穿。
进一步地,所述第一耗尽型晶体管为N型耗尽型晶体管,所述第二耗尽型晶体管为N型耗尽型晶体管,所述第一型电极为所述二端恒流器件的阳极,所述第二型电极为所述二端恒流器件的阴极。
进一步地,所述第一耗尽型晶体管是氮化镓高电子迁移率晶体管,所述第二耗尽型晶体管是氮化镓高电子迁移率晶体管。
进一步地,所述第一耗尽型晶体管是氮化镓耗尽型金属-绝缘体-半导体场效应晶体管,所述第二耗尽型晶体管是氮化镓耗尽型金属-绝缘体-半导体场效应晶体管。
本发明实施例提供的二端恒流器件,通过将氮化镓耗尽型晶体管的栅极与源极通过电阻连接,一方面利用电阻的负反馈作用,使得氮化镓耗尽型晶体管的导电沟道逐渐夹断,从而实现二端恒流器件的恒流作用;另一方面利用氮化镓晶体管可承受较高的耐压且受温度影响小的特点,使得二端恒流器件具有响应速度快、击穿电压高、耐高温、恒流特性好和温度稳定性高的优点。
附图说明
下面将通过参照附图详细描述本发明的示例性实施例,使本领域的普通技术人员更清楚本发明的上述及其他特征和优点,附图中:
图1是本发明实施例一提供的一种二端恒流器件的原理图;
图2是本发明实施例一提供的一种二端恒流器件的输出伏安特性图;
图3是本发明实施例二提供的一种二端恒流器件的原理图;
图4是本发明实施例三提供的一种二端恒流器件的原理图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部内容。
本发明实施例通过利用氮化镓耗尽型晶体管来制作二端恒流器件,该二端恒流器件具有响应速度快、动态阻抗大、恒流特性好、恒流区域宽和击穿电压高的特点,可应用于电子设备及装置中,该电子设备及装置包括但不限制于:电真空器件(示波管、显像管或功率发射管等)、各种标准灯(光强度标准灯或LED灯等)、物性型敏感器件(热敏、力敏、光敏、磁敏或湿敏等传感器)、自动化仪表等,或作为限流保护器件用于其他场合。
此处以N型氮化镓耗尽型晶体管形成的二端恒流器件作为具体实施例,来解释本发明。
实施例一
图1是本发明实施例一提供的一种二端恒流器件的原理图,参见图1。该二端恒流器件包括:第一N型耗尽型晶体管T1和电阻R,其中,所述第一N型耗尽型晶体管的源极与所述电阻R的第一端连接,所述第一N型耗尽型晶体管T1的栅极与所述电阻R的第二端连接,其中,所述第一N型耗尽型晶体管T1为氮化镓耗尽型晶体管,所述电阻R是分离电阻或与第一N耗尽型晶体管T1集成的电阻。
在本实施例中,所述二端恒流器件还包括第一型电极和第二型电极。其中,所述第一型电极为所述二端恒流器件的阳极PP,所述第一N型耗尽型晶体管T1的漏极作为所述阳极PP,所述第二型电极为所述二端恒流器件的阴极NP,所述第一N型耗尽型晶体管T1的栅极作为所述阴极NP。
从图1中可以看出,第一耗尽型晶体管T1的栅源电压Vgs等于电阻R两端压降的相反值。二端恒流器件的阳极PP刚开始施加电压时,流过该二端恒流器件的电流为零。相应的,电阻R两端的压降为零,第一耗尽型晶体管T1的栅源电压也为零。所述第一耗尽型晶体管的栅源电压为零时,所述第一耗尽型晶体管T1的导电沟道处于开启状态,允许电流流过。随着施加于二端恒流器件阳极PP上的电压Vd逐渐增大,流过该二端恒流器件的电流Ids也逐渐增大,电阻R两端的压降也逐渐增大,所述栅源电压Vgs从零开始逐渐降低,第一耗尽型晶体管T1的导电沟道逐渐夹断,输出电流Ids增大的幅度逐渐降低。最终第一耗尽型晶体管T1的栅源电压Vgs与输出电流Ids达到动态平衡状态。此后,输出电流Ids基本恒定,与外加电压Vd的大小无关。
一旦进入动态平衡状态,流过二端恒流器件的电流Ids稍有增加时,电阻R两端的压降也随之增大,栅源电压Vgs变得更负,电流Ids开始下降,反之亦然。由于第一耗尽型晶体管T1的栅源电压Vgs与电阻R之间的负反馈作用,使得本发明第一实施例中提供的二端恒流器件的输出电流非常稳定,恒流特性好。
即使恒流器件工作在恒流区时,当工作电压发生变化时,输出电流也会发生微小的变化,此时,电压变化量与电流变化量之比定义为恒流器件的动态阻抗。动态阻抗如下式(1)所示:
r = ∂ V d ∂ I ds - - - ( 1 )
从式1可知,二端恒流器件的动态阻抗r的值越大,则当施加于该二端恒流器件上的电压Vd变化很大时,流过该二端恒流器件的电流Ids变化的比较小,因此,二端恒流器件的动态阻抗越大,则该二端恒流器件的恒流特性越好。
动态阻抗是一个与测试频率有关的交流参数。理论上,在本实施例中,该二端恒流器件的动态阻抗r如下式(2)所示:
r = 1 + g m 1 R g d 1 + R - - - ( 2 )
在式(2)中,gm1是第一N型耗尽型晶体管T1的跨导,gd1是第一N型耗尽型晶体管T1的输出电导,可知,当第一N型耗尽型晶体管T1的跨导越大gm1,输出电导gd1越小,该二端恒流器件的动态阻抗越大,恒流特性越好,输出电流越稳定。所述电阻R的阻值不是固定的,该二端恒流器件恒流值的大小可以通过电阻R的电阻值进行调节。
在本实施例中,所述二端恒流器件的耐压值根据所述第一耗尽型晶体管T1的栅漏雪崩击穿电压确定。所述二端恒流器件处于恒流状态时,如果施加于二端恒流器件阳极PP上的外加电压Vd小于所述第一耗尽型晶体管T1的栅漏雪崩击穿电压,则所述二端恒流器件的输出电流基本恒定,与外加电压大小基本没有关系。当所述外加电压达到所述第一耗尽型晶体管T1的栅漏雪崩击穿电压时,所述第一耗尽型晶体管T1被击穿,所述二端恒流器件的输出电流骤增,该二端恒流器件发生击穿。
图2是本发明第一实施例中的二端恒流器件的输出伏安特性图,其中,横坐标表示施加在二端恒流器件两端的外加电压,纵坐标表示流过二端恒流器件的电流。
从图2中可以看出,当施加于二端恒流器件阳极PP的外加电压从零开始逐渐增加时,流过该二端恒流器件的电流也随之增加。当输出电流增加到恒定电流值IH的0.8倍时,此时对应的外加电压定义为恒流器件的起始电压Vk。随着外加电压的进一步增加,输出电流继续缓慢增大,最终稳定在恒定值IH。此后,即便外加电压继续增大,但输出电流几乎不变。当外加电压进一步增加到第一耗尽型晶体管T1的漏栅雪崩击穿电压VB时,第一耗尽型晶体管T1的漏栅结发生雪崩击穿,所述二端恒流器件的输出电流骤增,该二端恒流器件被击穿。在施加于二端恒流器件的电压在起始电压Vk与第一耗尽型晶体管T1的漏栅雪崩击穿电压VB之间,所述二端恒流器件的输出电流基本保持恒定。
在本实施例中,所述第一耗尽型晶体管T1优选为氮化镓高电子迁移率晶体管(High Electron Mobility Transistor,简称HEMT)或氮化镓耗尽型金属-绝缘体-半导体(Metal Insulator Semiconductor,简称MIS)场效应晶体管,所述氮化镓作为第三代半导体材料,其击穿电场高达3MV/cm,远远高于第一代半导体硅材料,因此采用氮化镓耗尽型高电子迁移率晶体管制作的二端恒流器件可以承受更高的电压。与此同时,在氮化镓/铝镓氮抑制结界面附近,存在高电子浓度和高电子迁移率的二维电子气(2-DEG)沟道,在此异质结基础上制成的氮化镓高电子耗尽型HEMT具有高的电流密度。此外,采用氮化镓耗尽型HEMT制作的二端恒流器件可以工作在更高的频率下,同时还可适用于高温情况,二端恒流器件具有响应速度快、击穿电压高、恒流区域宽、恒流特性好、稳定性高等优点。
在本实施例提供的技术方案中,通过将氮化镓耗尽型晶体管的栅极与源极通过电阻连接,一方面利用电阻的负反馈作用,使得氮化镓耗尽型晶体管的导电沟道逐渐夹断,从而实现二端恒流器件的恒流作用;另一方面利用氮化镓晶体管可承受较高的耐压且受温度影响小的特点,使得二端恒流器件具有响应速度快,温度稳定性高,击穿电压高,可适用于大功率和高温环境中。
实施例二
图3是本发明实施例二提供的一种二端恒流器件的原理图。本实施例以实施例一为基础,参见图3,该二端恒流器件包括第一N型耗尽型晶体管T1、第二N型耗尽型晶体管T2和电阻R,其中,所述第二N型耗尽型晶体管T2的漏极与所述第一N型耗尽型晶体管T1的源极连接,所述第二N型耗尽型晶体管T2的源极与所述电阻R的第一端连接,所述第二N型耗尽型晶体管T2的栅极与所述第一N型耗尽型晶体管T1的栅极连接后与电阻R的第二端相连。其中,所述第一N型耗尽型晶体管T1和第二N型耗尽型晶体管T2为氮化镓耗尽型晶体管,所述电阻R是分离电阻或与第一N型耗尽型晶体管T1和第二N型耗尽型晶体管T2集成的电阻。
在本实施例中,所述二端恒流器件还包括第一型电极和第二型电极。其中,所述第一型电极为所述二端恒流器件的阳极PP,所述第一N型耗尽型晶体管T1的漏极作为所述阳极PP。所述第二型电极为所述二端恒流器件的阴极NP,所述第二N型耗尽型晶体管T2的栅极与第一N型耗尽型晶体管T1的栅极相连作为所述阴极NP作为所述阴极NP。
本实施例中,所述第一N型耗尽型晶体管T1和所述第二N型耗尽型晶体管T2优选是氮化镓高电子迁移率晶体管或氮化镓MIS场效应晶体管。
在本实施例中,当施加于所述二端恒流器件上的外加电压从零开始逐渐增加时,流过二端恒流器件的电流也逐渐增加。电流流过电阻R产生压降,所述第二N型耗尽型晶体管T2的栅源电压逐渐变负。所述第二N型耗尽型晶体管T2应在所述第一N型耗尽型晶体管T1之前达到饱和,此时外加电压主要降落在第二N型耗尽型晶体管T2上。当外加电压进一步增加时,所述第二N型耗尽型晶体管T2的漏极电压不断升高,导致第一N型耗尽型晶体管T1的栅源电压变得更负。在第一N型耗尽型晶体管T1的栅源电压和外加电压的共同作用下,第一N型耗尽型晶体管T1也逐渐达到饱和。此后,外加电压的增量主要由第一N型耗尽型晶体管T1承担。一旦第一N型耗尽型晶体管T1开始饱和,流过第一N型耗尽型晶体管T1和流过第二N型耗尽型晶体管T2的电流基本恒定,与外加电压的大小几乎没有关系,直到外加电压达到所述第一N型耗尽型晶体管T1的漏栅之间的雪崩击穿电压时,所述二端恒流器件的输出电流骤增,该二端恒流器件击穿。
所述二端恒流器件的耐压值由第一N型耗尽型晶体管T1的栅漏雪崩击穿电压决定,恒流值的大小可以通过电阻R的电阻值进行调节。
电压变化量与电流变化量之比定义为恒流器件的动态阻抗。动态阻抗是一个与测试频率有关的交流参数。理论上,在本实施例中,该二端恒流器件的动态阻抗如下式(3)所示:
r = g d 1 + g d 2 + g m 2 + ( g d 1 + g m 1 ) ( g d 2 + g m 2 ) R g d 1 g d 2 - - - ( 3 )
在式(3)中,gm1是第一N型耗尽型晶体管T1的跨导,gd1是第一N型耗尽型晶体管T1的输出电导,gm2是第二N型耗尽型晶体管T1的跨导,gd2是第二N型耗尽型晶体管T1的输出电导。根据式(3)可知,本发明第二实施例中的二端恒流器件的动态阻抗非常大,恒流特性非常好。
本发明第二实施例提供的二端恒流器件与本发明第一实施例提供的二端恒流器件相比,第二实施例提供的二端恒流器件的一个明显优势是动态阻抗有了显著的提升,从而使得该二端恒流器件的恒流特性更好。
实施例三
图4是本发明实施例三提供的一种二端恒流器件的原理图。本实施例以上述实施例为基础,参见图4,该二端恒流器件包括第一N型耗尽型晶体管T1、第二N型耗尽型晶体管T2和电阻R。其中,所述第二N型耗尽型晶体管T2由N个第三N型耗尽型晶体管T3构成。所述第三N型耗尽型晶体管T3为氮化镓耗尽型晶体管,其中,N为大于等于2的整数。
所述N个第三N型耗尽型晶体管T3的栅极连接到一起作为所述第二N型耗尽型晶体管T2的栅极,所述第一个第三N型耗尽型晶体管T31的漏极作为所述第二N型耗尽型晶体管T2的漏极,每个所述第三N型耗尽型晶体管T3的漏极与前一个所述第三N型耗尽型晶体管T3的源极连接,第N个所述第三N型耗尽型晶体管T3N的源极作为所述第二N型耗尽型晶体管T2的源极。
在本实施例中,所述二端恒流器件还包括第一型电极和第二型电极。其中,所述第一型电极为所述二端恒流器件的阳极PP,所述第一N型耗尽型晶体管T1的漏极作为所述阳极PP,所述第二型电极为所述二端恒流器件的阴极NP,所述第二N型耗尽型晶体管T2的栅极与第一N型耗尽型晶体管T1的栅极相连作为所述阴极NP。
在本实施例中,所述二端恒流器件实现输出电流恒定的原理与本发明第二实施例中实现输出电流恒定的原理相同。
在本实施例中,所述第N个第三N型耗尽型晶体管T3N与所述电阻R连接后,由第N个第三N型耗尽型晶体管T3N与所述电阻R构成的动态阻抗如下式(4)所示:
r 3 N = 1 + g m 3 N R g d 3 N + R - - - ( 4 )
在式(4)中,gm3N为第N个第三N型耗尽型晶体管T3N的跨导,gd3N为第N个第三N型耗尽型晶体管T3N的输出电导。
对于第N-1个晶体管来说,第N-1个晶体管的电阻RN-1=r3N,因此,由第N-1个第三N型耗尽型晶体管T3N-1和第N个第三N型耗尽型晶体管T3N与所述电阻R构成的动态阻抗如下式(5)所示:
r 3 N - 1 = 1 + g m ( 3 N - 1 ) R N - 1 g d ( 3 N - 1 ) + R N - 1 = 1 + g m ( 3 N - 1 ) r 3 N g d ( 3 N - 1 ) + r 3 N - - - ( 5 )
依次类推,由N个第三N型耗尽型晶体管和电阻R构成的二端恒流器件的动态阻抗的值会非常大,需要说明的是,有关动态阻抗的计算为现有技术,因此在此不再赘述。
与本发明第二实施例不同的是,本发明第三实施例提供的二端恒流器件的动态阻抗比本发明第二实施例提供的二端恒流器件的动态阻抗大,因此,本发明第三实施例提供的二端恒流器件的输出特性更好,在本实施例中,该二端恒流器件的耐压值由第一N型耗尽型晶体管的栅漏雪崩击穿电压决定,电阻R的值并不是固定不变的,恒流值的大小可以通过电阻R的电阻值进行调节。
本发明实施例提供的二端恒流器件,一方面通过连接至少两个第三N型氮化镓耗尽型晶体管,使得二端恒流器件的动态阻抗变得更大,从而使得二端恒流器件的恒流特性更好;另一方面利用氮化镓晶体管可承受较高的耐压且受温度影响小的特点,使得二端恒流器件的响应速度快、击穿电压高、恒流区域宽、恒流特性好、温度稳定性好等优点。
以上所述仅为本发明的优选实施例,并不用于限制本发明,对于本领域技术人员而言,本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (4)

1.一种二端恒流器件,其特征在于,包括第一耗尽型晶体管、第二耗尽型晶体管和电阻,
所述第二耗尽型晶体管的漏极与所述第一耗尽型晶体管的源极连接,所述第二耗尽型晶体管的源极与所述电阻的第一端连接,所述第二耗尽型晶体管的栅极与所述第一耗尽型晶体管的栅极及电阻的第二端连接,其中,所述第一耗尽型晶体管是氮化镓耗尽型金属-绝缘体-半导体场效应晶体管,所述第二耗尽型晶体管是氮化镓耗尽型金属-绝缘体-半导体场效应晶体管,所述电阻是分离电阻或与第一耗尽型晶体管和第二耗尽型晶体管集成的电阻;
所述第一耗尽型晶体管为N型耗尽型晶体管,所述第二耗尽型晶体管为N型耗尽型晶体管;
所述第一耗尽型晶体管的漏极作为第一型电极,所述第二耗尽型晶体管的栅极与第一耗尽型晶体管的栅极连接作为第二型电极,所述第一型电极为所述二端恒流器件的阳极,所述第二型电极为所述二端恒流器件的阴极。
2.根据权利要求1所述的二端恒流器件,其特征在于,所述第二耗尽型晶体管由N个第三耗尽型晶体管构成,其中,N为大于等于2的整数;
所述N个第三耗尽型晶体管的栅极连接到一起作为所述第二耗尽型晶体管的栅极,第一个第三耗尽型晶体管的漏极作为所述第二耗尽型晶体管的漏极,其余每个第三耗尽型晶体管的漏极与其前一个第三耗尽型晶体管的源极连接,第N个第三耗尽型晶体管的源极作为所述第二耗尽型晶体管的源极。
3.根据权利要求1所述的二端恒流器件,其特征在于,当施加于所述二端恒流器件两端的电压逐渐增大时,所述第二耗尽型晶体管在所述第一耗尽型晶体管之前达到饱和。
4.根据权利要求1所述的二端恒流器件,其特征在于,所述二端恒流器件的最大耐压根据所述第一耗尽型晶体管的栅漏雪崩击穿电压确定,当施加于所述第一耗尽型晶体管的电压达到第一耗尽型晶体管的栅漏雪崩击穿电压时,所述二端恒流器件被击穿。
CN201410269909.7A 2014-06-17 2014-06-17 一种二端恒流器件 Active CN104049666B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410269909.7A CN104049666B (zh) 2014-06-17 2014-06-17 一种二端恒流器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410269909.7A CN104049666B (zh) 2014-06-17 2014-06-17 一种二端恒流器件

Publications (2)

Publication Number Publication Date
CN104049666A CN104049666A (zh) 2014-09-17
CN104049666B true CN104049666B (zh) 2016-08-17

Family

ID=51502659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410269909.7A Active CN104049666B (zh) 2014-06-17 2014-06-17 一种二端恒流器件

Country Status (1)

Country Link
CN (1) CN104049666B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104378102A (zh) * 2014-11-21 2015-02-25 无锡中星微电子有限公司 低功耗逻辑电路
CN105245099A (zh) * 2015-09-25 2016-01-13 无锡华润矽科微电子有限公司 一种电压源电路
EP3193364B1 (en) 2016-01-18 2020-10-21 Nexperia B.V. Integrated resistor element and associated manufacturing method
EP3193449B1 (en) * 2016-01-18 2020-03-11 Nexperia B.V. Apparatus and associated method
TWI654510B (zh) * 2017-03-24 2019-03-21 立積電子股份有限公司 偏壓電路
CN110140200B (zh) * 2018-11-06 2020-08-25 长江存储科技有限责任公司 时间相关电介质击穿测试结构及其测试方法
CN113359933B (zh) * 2021-07-01 2023-06-23 西交利物浦大学 参考电压产生电路
CN113702824B (zh) * 2021-09-18 2024-04-12 润新微电子(大连)有限公司 一种阈值电压为负的开关器件的阈值电压测试方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3419213A1 (de) * 1984-05-23 1985-11-28 Staiber, Heinrich, 8201 Bad Feilnbach Stromkonstanter
CN101729059A (zh) * 2008-10-31 2010-06-09 恩益禧电子股份有限公司 电平位移电路
CN102005787A (zh) * 2009-08-27 2011-04-06 精工电子有限公司 充放电控制电路及充电式电源装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02257317A (ja) * 1989-03-30 1990-10-18 Sumitomo Electric Ind Ltd 電流源回路
JPH10189944A (ja) * 1996-12-24 1998-07-21 Furukawa Electric Co Ltd:The 高電子移動度トランジスタ
JP3324562B2 (ja) * 1999-05-19 2002-09-17 日本電気株式会社 半導体集積回路
JP2004281171A (ja) * 2003-03-14 2004-10-07 Furukawa Electric Co Ltd:The ランプ制御システム
JP4477373B2 (ja) * 2004-02-05 2010-06-09 Necエレクトロニクス株式会社 定電流回路
CN102421224B (zh) * 2011-09-05 2013-09-25 电子科技大学 一种led驱动用自反馈线性恒流器
CN102437159B (zh) * 2011-11-22 2012-11-28 深圳市芯威科技有限公司 三端自反馈线性恒流器及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3419213A1 (de) * 1984-05-23 1985-11-28 Staiber, Heinrich, 8201 Bad Feilnbach Stromkonstanter
CN101729059A (zh) * 2008-10-31 2010-06-09 恩益禧电子股份有限公司 电平位移电路
CN102005787A (zh) * 2009-08-27 2011-04-06 精工电子有限公司 充放电控制电路及充电式电源装置

Also Published As

Publication number Publication date
CN104049666A (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
CN104049666B (zh) 一种二端恒流器件
Funaki et al. Measuring terminal capacitance and its voltage dependency for high-voltage power devices
US20240329111A1 (en) Method for measuring current-voltage characteristic
CN107679261B (zh) 一种mos器件源漏与衬底间寄生电阻的建模方法
CN101135716B (zh) 测量漏电流的方法与装置
CN104900699B (zh) 半导体装置
CN107422243A (zh) 氮化镓hemt器件结温测试装置、测试板、测试系统及其方法
CN106896307A (zh) 一种碳化硅mosfet导通电阻特性的建模方法
CN107621600A (zh) 一种利用GaN基HEMT器件反向栅源电流在线测量结温的方法
CN108718150A (zh) 基于AlGaN/GaN HEMT器件的高频高压动态导通阻抗提取电路及提取方法
Theodorou et al. New LFN and RTN analysis methodology in 28 and 14nm FD-SOI MOSFETs
CN104753523B (zh) 带寄生效应的圆形高压场效应管等效电路及仿真方法
CN106533406B (zh) Mos管参数退化电路、测试电路及预警电路
Haryani et al. Static and dynamic characterization of GaN HEMT with low inductance vertical phase leg design for high frequency high power applications
Gosney Subthreshold drain leakage currents in MOS field-effect transistors
Funaki et al. Evaluation of capacitance-voltage characteristics for high voltage SiC-JFET
Xiangxiang Characterization and modeling of SiC power MOSFETs
CN107229008B (zh) 一种cmos反相器mos阈值电压的测量方法
CN106384734A (zh) 具有高耐压特性的集成电路等离子体保护结构及形成方法
CN106610467A (zh) Igbt芯片背面pn结击穿电压的测量方法及测量系统
Cao et al. Modeling of sic mosfet in matlab/simulink
Napoli Duration of the high breakdown voltage phase in deep depletion SOI LDMOS
Johannesson et al. Assessment of PSpice model for commercial SiC MOSFET power modules
Nazir et al. Characterization and modeling of IV, CV and trapping behavior of SiC power MOSFETs
Salcines et al. Characterization and modeling of the impact of the substrate potential in the dynamic and static behavior of power gan-on-si hemts

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SUZHOU JIEXINWEI SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: SUZHOU DYNAX SEMICONDUCTOR INC.

Effective date: 20150310

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 215300 SUZHOU, JIANGSU PROVINCE TO: 215123 SUZHOU, JIANGSU PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20150310

Address after: No. 99 Jiangsu province 215123 area in the northwest of Suzhou City Industrial Park Jinji Lake Avenue, room 20 517-B

Applicant after: Suzhou Jiexinwei Semiconductor Technology Co., Ltd.

Address before: 215300 Kunshan City, Jiangsu province high tech Zone, Feng Feng Road, No. 18, No.

Applicant before: Suzhou Dynax High-Energy Semiconductor Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant