CN102437159B

CN102437159B - 三端自反馈线性恒流器及其制备方法

Info

Publication number: CN102437159B
Application number: CN2011103738856A
Authority: CN
Inventors: 李泽宏; 唐文雄
Original assignee: V-CHIP MICROSYSTEMS Inc
Current assignee: V-CHIP MICROSYSTEMS Inc
Priority date: 2011-11-22
Filing date: 2011-11-22
Publication date: 2012-11-28
Anticipated expiration: 2031-11-22
Also published as: CN102437159A

Abstract

本发明公开了一种三端自反馈线性恒流器及其制备方法，要解决的技术问题是高性价比及可靠驱动LED。本发明由场效应晶体、电阻和可调电阻构成，场效应晶体的源端同电阻的一端相连，场效应晶体的栅端连接到电阻的另一端，可调电阻与电阻并联。本发明的制备方法：制备外延层，离子注入与推结，离子注入，化学汽相淀积，多晶硅的淀积与刻蚀，刻蚀接触孔，金属的淀积与刻蚀。本发明与现有技术相比，在交流电压增加时仍保持恒流输出、达到LED阈值电压后LED导通无延迟、低电压时LED保持明亮，以及保持LED免受电压浪涌影响，在宽电压范围下可保持LED亮度恒定，且在高输入电压时保护LED，成本低，具有输出稳定的优点。

Description

三端自反馈线性恒流器及其制备方法

技术领域

本发明涉及一种半导体功率器件及其制备方法，特别是一种LED照明用的驱动器件及其制备方法。

背景技术

由于LED具有使用寿命长、无污染、低功耗的特性，可以满足高效能、无汞化、多元化和艺术化的当今世界照明领域的发展需要。伴随着LED研发的迅速更新，LED的应用领域从最初简单的电器指示灯、LED显示屏发展到了LED背光源、景观照明、室内装饰灯等其他领域，尤其在汽车尾灯、广告牌、装饰照明、电冰箱和洗衣机照明的应用中，LED正在大量替代原有的氖灯及钨丝灯泡，具有巨大的市场潜力。但LED的驱动器设计面临着不少挑战，一方面LED的亮度会随着电流及温度的变化而漂移；另一方面，市场需求更经济更环保的驱动器。

目前，市场上典型的LED驱动器有三类：开关稳压器、线性稳压器和电阻型驱动器。其中，开关稳压器的能效高，并提供极佳的亮度控制，但同时价格也相对较高；线性稳压器结构比较简单，易于设计，提供稳流及过流保护，具有外部电流设定点，且没有电磁兼容性EMC问题；电阻型驱动器利用电阻这样的简单分立器件，限制LED串电流，价格较低，同样易于设计，且没有EMC问题。在诸如汽车尾灯的LED应用中，开关稳压器设计复杂，存在电磁干扰，不太适合，线性稳压器不太经济实惠，电阻型驱动器成本较低且结构简单，但这种驱动器的工作电流和工作电压呈线性关系，在低电压条件下，正向电流较低，会导致LED亮度不足，高电压下，通过LED的电流很高，且在负载突降等瞬态条件下，LED可能受损。因此，希望能够有一种比开关稳压器和普通线性稳压器经济、但在性能上又比电阻型驱动高出许多的驱动器。

发明内容

本发明的目的是提供一种三端自反馈线性恒流器及其制备方法，要解决的技术问题是高性价比及可靠驱动LED。

本发明采用以下技术方案：一种三端自反馈线性恒流器，所述三端自反馈线性恒流器由N沟道PN结型场效应晶体、电阻和可调电阻构成，所述场效应晶体的源端同电阻的一端相连，场效应晶体的栅端连接到电阻的另一端，可调电阻与电阻并联。

本发明的电阻为多晶硅电阻，场效应晶体和多晶硅电阻集成于同一芯片上，可调电阻外接。

本发明的场效应晶体设有P⁺衬底、P⁺衬底背面的金属化阴极、P⁺衬底正面的N^-外延层、N^-外延层中的高掺杂P⁺环、N^-外延层中的N^-阱区、位于N^-阱区中的N^-接触区和位于N^-接触区中间部位的N⁺接触区、位于两个N^-接触区之间的P⁺栅区、覆盖在整个硅表面的氧化层、N⁺接触区表面的源电极金属层和漏电极金属层；所述P⁺栅极延伸出N^-阱区的边缘与高掺杂P⁺环相连，P⁺环上面设有栅金属层。

本发明的场效应晶体设有P⁺衬底、P⁺衬底背面的金属化阴极、P⁺衬底正面的P^-外延层、P^-外延层中的高掺杂P⁺环、P^-外延层中的N^-阱区、位于N^-阱区中的N^-接触区和位于N^-接触区中间部位的N⁺接触区、位于两个N^-接触区之间的P⁺栅区、覆盖在整个硅表面的氧化层、N⁺接触区表面的源电极金属层和漏电极金属层；所述P⁺栅极延伸出N^-阱区的边缘与高掺杂P⁺环相连，P⁺环上面设有栅金属层。

本发明的场效应晶体设有N⁺衬底、N⁺衬底背面的金属化阴极、N⁺衬底正面的P^-外延层、P^-外延层中的高掺杂N⁺环、P^-外延层中的P^-阱区、位于P^-阱区中的P^-接触区和位于P^-接触区中间部位的P⁺接触区、位于两个P^-接触区之间的N⁺栅区、覆盖在整个硅表面的氧化层、P⁺接触区表面的源电极金属层和漏电极金属层；所述N⁺栅极延伸出P^-阱区的边缘与高掺杂N⁺环相连，N⁺环上面设有栅金属层。

本发明的场效应晶体设有N⁺衬底、N⁺衬底背面的金属化阴极、N⁺衬底正面的N^-外延层、N^-外延层中的高掺杂N⁺环、N^-外延层中的P^-阱区、位于P^-阱区中的P^-接触区和位于P^-接触区中间部位的P⁺接触区、位于两个P^-接触区之间的N⁺栅区、覆盖在整个硅表面的氧化层、P⁺接触区表面的源电极金属层和漏电极金属层；所述N⁺栅极延伸出P^-阱区的边缘与高掺杂N⁺环相连，N⁺环上面设有栅金属层。

本发明的多晶电阻一端与场效应晶体的源电极金属层相连，另一端接栅金属层，通过栅金属层与P⁺环相连。

本发明的可调电阻引脚与源电极金属层连接，可调电阻通过从源极金属层上引出的引脚串接到金属化阴极引出的引脚。

本发明的多晶硅电阻是阱电阻或者金属电阻，所述衬底采用半导体材料硅、碳化硅、砷化镓或者氮化镓。

一种三端自反馈线性恒流器的制备方法，包括以下步骤：一、制备外延层，采用电阻率为0.01Ω·cm，<100>晶向的硅片，掺杂杂质为硼，掺杂浓度为8.49E18cm^-3，形成P⁺衬底；在P⁺衬底上，掺杂杂质：N型外延层为硼，掺杂浓度为1.11E15cm^-3，P型外延层为磷，掺杂浓度为3.69E14cm^-3，形成厚度为15um的外延层；二、离子注入与推结，在外延层上部外围一周采用100kev的注入能量，剂量为6e15，注入P，然后在1150℃下推结100分钟，形成高掺杂P⁺或N⁺环；在外延层中心部位，采用80kev的能量注入，剂量为5e12，注入P或B，然后在1150℃下推结100分钟，形成N^-或P^-阱区；三、离子注入，在N^-或P^-阱区中，采用60kev的注入能量，剂量为5e15，注入P或B，形成N⁺或P⁺接触区；在N^-或P^-阱区中，采用60kev的注入能量，5E15cm^-2的注入剂量进行硼或掺杂，形成P⁺或N⁺栅区；在N^-或P^-阱区中、N⁺或P⁺接触区两侧，采用120kev注入能量，1E15cm^-2的注入剂量进行磷或硼掺杂，形成N^-或P^-接触区；四、采用常压化学汽相淀积按现有技术先形成厚度为200nm的纯硅酸盐玻璃，再在纯硅酸盐玻璃上按现有技术形成600nm的硼磷硅玻璃，然后在纯氮气的氛围下以每分钟5℃的升温速度至875℃，退火30分钟自然冷却至室温，形成氧化层；五、多晶硅的淀积与刻蚀，采用低压化学汽相淀积，在氧化层上淀积厚度为0.6um的多晶硅层，温度为637℃，真空度为25～130Pa，反应气体为SiH₄和N₂，体积比为1∶4；淀积多晶硅后，采用60kev注入能量，掺杂剂量为5E15cm^-2进行磷掺杂，形成多晶电阻膜，然后刻蚀出多晶硅电阻图形，形成多晶硅电阻；六、刻蚀接触孔，采用现有技术淀积光刻胶、显影、光刻、湿法+干法刻蚀，形成N⁺或P⁺接触区和多晶硅电阻上面的接触孔；七、金属的淀积与刻蚀，采用现有技术金属溅射、淀积光刻胶、显影、光刻、干法刻蚀，在P⁺衬底背面形成金属化阴极，在N⁺或P⁺接触区上形成源电极金属层，在N^-或P^-接触区上形成漏电极金属层，在P⁺或N⁺环形成栅金属层；八、采用现有技术淀积光刻胶、显影及光刻、干法刻蚀在区域上形成外接可调电阻的焊接区。

本发明与现有技术相比，在交流电压增加时仍保持恒流输出、达到LED阈值电压后LED导通无延迟、低电压时LED保持明亮，以及保持LED免受电压浪涌影响，与电阻型驱动器相比，本发明的三端自反馈线性恒流器在宽电压范围下可保持LED亮度恒定，且在高输入电压时保护LED，使其免于过驱动，实现对LED的保护，成本低，具有输出稳定的优点。

附图说明

图1是本发明实施例的三端自反馈线性恒流器的电路原理图。

图2是本发明的三端自反馈线性恒流器中的N沟道JFET结构示意图。

图3是本发明的三端自反馈线性恒流器的JFET的电学特性仿真曲线图。

图4是本发明的三端自反馈线性恒流器的仿真结果图。

图5是本发明的三端自反馈线性恒流器的温度仿真结果图。

具体实施方式

下面结合附图和实施例对本发明作进一步详细说明。

如图1所示，本发明的三端自反馈线性恒流器，由一个N沟道PN结型场效应晶体JFET(JFET器件)、一个多晶硅电阻R和外接可调电阻R_adj构成。JFET的源端S同多晶硅电阻R的一端相连，JFET的栅端G连接到多晶硅电阻R的另一端，R_adj通过JFET源端引出的Adj引脚与R并联，到三端自反馈线性恒流器的阴极，构成三端自反馈线性恒流器。

所述JFET器件和多晶硅电阻R集成于同一芯片上，构成双端自反馈线性恒流器。

如图2所示，所述JFET器件设有P⁺衬底2、P⁺衬底2背面的金属化阴极1、P⁺衬底2正面的N^-外延层3、N^-外延层3中的高掺杂P⁺环4、N^-外延层3中的N^-阱区5、位于N^-阱区5中的N^-接触区8和位于N^-接触区8中间部位的N⁺接触区6、位于两个N^-接触区8之间的P⁺栅区7、覆盖在整个硅表面的氧化层9、N⁺接触区6表面的源电极金属层10和漏电极金属层11。其中P⁺栅极7延伸出N^-阱区5的边缘与高掺杂P⁺环4相连，P⁺环4上面设有栅金属层13。

所述多晶电阻12一端与JFET器件的源电极金属层10相连，另一端接栅金属层13，通过栅金属层13与P⁺环4相连。Adj引脚与源电极金属层10连接，外接可调电阻R_adj通过从源极金属层10上引出的引脚Adj串接到金属化阴极1引出的引脚。

所述多晶硅电阻12是阱电阻或者金属电阻。衬底2采用半导体材料硅、碳化硅、砷化镓或者氮化镓。

或，所述JFET器件设有P⁺衬底2、P⁺衬底2背面的金属化阴极1、P⁺衬底2正面的P^-外延层3、P^-外延层3中的高掺杂P⁺环4、P^-外延层3中的N^-阱区5、位于N^-阱区5中的N^-接触区8和位于N^-接触区8中间部位的N⁺接触区6、位于两个N^-接触区8之间的P⁺栅区7、覆盖在整个硅表面的氧化层9、N⁺接触区6表面的源电极金属层10和漏电极金属层11。其中P⁺栅极7延伸出N^-阱区5的边缘与高掺杂P⁺环4相连，P⁺环4上面设有栅金属层13。

或，所述JFET器件设有N⁺衬底2、N⁺衬底2背面的金属化阴极1、N⁺衬底2正面的P^-外延层3、P^-外延层3中的高掺杂N⁺环4、P^-外延层3中的P^-阱区5、位于P^-阱区5中的P^-接触区8和位于P^-接触区8中间部位的P⁺接触区6、位于两个P^-接触区8之间的N⁺栅区7、覆盖在整个硅表面的氧化层9、P⁺接触区6表面的源电极金属层10和漏电极金属层11。其中N⁺栅极7延伸出P^-阱区5的边缘与高掺杂N⁺环4相连，N⁺环4上面设有栅金属层13。

或，所述JFET器件设有N⁺衬底2、N⁺衬底2背面的金属化阴极1、N⁺衬底2正面的N^-外延层3、N^-外延层3中的高掺杂N⁺环4、N^-外延层3中的P^-阱区5、位于P^-阱区5中的P^-接触区8和位于P^-接触区8中间部位的P⁺接触区6、位于两个P^-接触区8之间的N⁺栅区7、覆盖在整个硅表面的氧化层9、P⁺接触区6表面的源电极金属层10和漏电极金属层11。其中N⁺栅极7延伸出P^-阱区5的边缘与高掺杂N⁺环4相连，N⁺环4上面设有栅金属层13。

如图3所示，本发明的三端自反馈线性恒流器的制备工艺，包括以下步骤：

一、制备外延层，采用电阻率为0.01Ω·cm，<100>晶向的硅片，掺杂杂质为硼，掺杂浓度为8.49E18cm^-3，形成P⁺衬底2。在P⁺衬底2上，掺杂杂质：N型外延层为硼，掺杂浓度为1.11E15cm^-3，P型外延层为磷，掺杂浓度为3.69E14cm^-3，形成厚度为15um的外延层3。

二、离子注入与推结，在外延层3上部外围一周采用100kev的注入能量，剂量为6e15，注入P，然后在1150℃下推结100分钟，形成高掺杂P⁺(或N⁺)环4。在外延层3中心部位，采用80kev的能量注入，剂量为5e12，注入P(或B)，然后在1150℃下推结100分钟，形成N^-(或P^-)阱区5。

三、离子注入，在N^-(或P^-)阱区5中，采用60kev的注入能量，剂量为5e15，注入P(或B)，形成N⁺(或P⁺)接触区6。在N^-(或P^-)阱区5中，采用60kev的注入能量，5E15cm^-2的注入剂量进行硼(或磷)掺杂，形成P⁺(或N⁺)栅区7。在N^-(或P^-)阱区5中、N⁺(或P⁺)接触区6两侧，采用120kev注入能量，1E15cm^-2的注入剂量进行磷(或硼)掺杂，形成N^-(或P^-)接触区8。

四、采用常压化学汽相淀积APCVD方法，在所述区域4、5、6、7、8上按现有技术先形成厚度为200nm的纯硅酸盐玻璃USG。再在USG上按现有技术形成600nm的硼磷硅玻璃BPSG。然后在纯氮气的氛围下以每分钟5℃的升温速度至875℃，退火30分钟自然冷却至室温，形成氧化层9。

五、多晶硅的淀积与刻蚀，采用低压化学汽相淀积LPCVD方法，在氧化层9上淀积厚度为0.6um的多晶硅层，温度为637℃，真空度为25～130Pa，反应气体为SiH₄和N₂，体积比为1∶4；淀积多晶硅后，采用60kev注入能量，掺杂剂量为5E15cm^-2进行磷掺杂，形成多晶电阻膜，然后用一层掩膜版干法刻蚀出多晶硅电阻图形，形成多晶硅电阻12，电阻值为1-20欧姆。

六、刻蚀接触孔，采用现有技术淀积光刻胶、显影、光刻、湿法+干法刻蚀，形成N⁺(或P⁺)接触区6和多晶硅电阻12上面的接触孔。

七、金属的淀积与刻蚀，采用现有技术金属溅射、淀积光刻胶、显影、光刻、干法刻蚀，在P⁺衬底2背面形成金属化阴极1，在N⁺(或P⁺)接触区6上形成源电极金属层10，在N^-(或P^-)接触区8上形成漏电极金属层11，在P⁺(或N⁺)环4形成栅金属层13。

八、外接可调电阻R_adj，采用现有技术淀积光刻胶、显影及光刻、干法刻蚀在区域10上形成外接可调电阻的焊接区pad。可调电阻R_adj阻值为1-1K欧姆。

三端自反馈线性恒流器使用时，JFET的漏端D接电源正极，多晶硅电阻R的另一端经发光二极管LEG接电源负极。JFET的低工作电压和高输出阻抗使得其非常适合作为恒流源。起始状态，JFET的漏源V_DS为零，流过JFET的电流I_D也为零，多晶硅电阻R上的压降V_R等于JFET的源栅电压V_SG也为零，也即V_GS＝0。当V_DS增大时，JFET处于线性区并且I_D逐渐增大，V_SG也增大。由于V_DG＝V_DS+V_SG，因此JFET将随着漏端电位的升高而首先在栅极靠近漏端的地方发生沟道夹断，从而达到电流饱和。多晶硅电阻R不仅起着给JFET提供栅压的作用，而且与JFET一起构成负反馈使得JFET输出阻抗更大，饱和电流更平稳。

其工作原理如下：JFET进入饱和区后由于沟道长度调制效应以及漏区静电场对沟道区的反馈作用使得JFET的沟道电流I_D并不饱和，也即流经多晶硅电阻R的电流会有所增大，使得V_R＝-V_GS也增大，然而由N沟道JFET的输出特性知V_GS越负，电流I_D越小，因此多晶硅电阻R实际上与JFET构成一道负反馈，使得JFET饱和电流稳定。JFET的饱和电流经由多晶硅电阻R流出后给LED提供恒定的电流，在应用中这电流称为恒流器的输出电流I_REG(I_reg)。同时JFET输出电流具有负温特性，从而保证了芯片的可靠性。在多晶硅电阻R两端并联一个可调电阻R_adj，调节恒流器的输出电流I_REG的大小，以满足用户需求的多样性而不需要重新设计器件。

如图3所示，使用具有3GHz运行频率2G内存的台式电脑，在linux环境下采用MEDICI软件，对本发明实施例的三端自反馈线性恒流器中的JFET的电学特性进行仿真。仿真条件为室温下，栅压V_gs＝0V，其中V(drain)表示漏端电压，i(drain)表示漏端电流。由JFET的元胞的电学特性仿真曲线可以看出其线电流在8.0e-6A/um附近，曲线较为平稳。

如图4所示，使用SUN工作站，在linux环境下采用MEDICI软件，对本发明实施例的三端自反馈线性恒流器进行仿真。图中Vak表示该恒流器阴阳两极间的电压，以其中核心器件为N沟道JFET器件的线性恒流器为例，其中阳极指该恒流器接高电位的一端，阴极为该恒流器接低电位的一端；I_reg表示该恒流器的输出电流。从仿真曲线可以看出，由于栅压负反馈的作用，曲线较图4中的I-V特性曲线更加平稳。阴极到阳极电压Vak在10v到120v的范围内，输出电流I_reg能够基本稳定在35mA，起到了恒流的效果。外接可调电阻R_adj由于与内部集成的多晶硅电阻R相并联，使得总的电阻减小，在一定的电流下，其上压降降低，即JFET器件的栅压的绝对值降低，根据JFET器件工作原理知其饱和电流将升高，即输出电流I_reg增大，当R_adj阻值为零欧姆时(即该管脚浮空时)，I_REG达到最大值。

如图5所示，使用SUN工作站，在linux环境下采用MEDICI软件，对本发明实施例的三端自反馈线性恒流器在不同的温度下仿真，其中Vak表示该恒流器阴阳两极间的电压，I_REG表示该恒流器的输出电流。从图中可以看出，该恒流器具有负温特性，变化率约为0.01mA/℃。

本发明的三端自反馈线性恒流器的输出电流、开启电压和器件耐压皆由制备的工艺参数决定，调节工艺参数将能够获得不同恒流值和耐压的三端自反馈线性恒流器。

本发明的三端自反馈线性恒流器的最大特点在于能够通过Adj引脚外接一个可调电阻R_adj到阴极引脚而实现输出电流I_REG在一定范围内的调节，当R_adj阻值为零欧姆时，I_REG达到最大值。

Claims

1.一种三端自反馈线性恒流器，其特征在于：所述三端自反馈线性恒流器由N沟道PN结型场效应晶体（JFET）、电阻（R）和可调电阻（R_adj）构成，所述场效应晶体（JFET）的源端（S）同电阻（R）的一端相连，场效应晶体（JFET）的栅端（G）连接到电阻（R）的另一端，可调电阻（R_adj）与电阻（R）并联；所述电阻（R）为多晶硅电阻，场效应晶体（JFET）和多晶硅电阻（R）集成于同一芯片上，可调电阻（R_adj）外接；所述场效应晶体（JFET）设有P⁺衬底（2）、P⁺衬底（2）背面的金属化阴极（1）、P⁺衬底（2）正面的N^-外延层（3）、N^-外延层（3）中的高掺杂P⁺环（4）、N^-外延层（3）中的N^-阱区（5）、位于N^-阱区（5）中的三对N^-接触区（8）和位于每对N^-接触区（8）中间部位的N⁺接触区（6）、位于两对N^-接触区（8）之间的P⁺栅区（7）、覆盖在整个硅表面的氧化层（9）、N⁺接触区（6）表面的源电极金属层（10）和漏电极金属层（11）；所述P⁺栅区（7）延伸出N^-阱区（5）的边缘与高掺杂P⁺环（4）相连，P⁺环（4）上面设有栅金属层（13）。

2.根据权利要求1所述的三端自反馈线性恒流器，其特征在于：所述多晶电阻（12）一端与场效应晶体（JFET）的源电极金属层（10）相连，另一端接栅金属层（13），通过栅金属层（13）与P⁺环（4）相连。

3.根据权利要求2所述的三端自反馈线性恒流器，其特征在于：所述可调电阻（R_adj）引脚与源电极金属层（10）连接，可调电阻（R_adj）通过从源极金属层（10）上引出的引脚串接到金属化阴极（1）引出的引脚。

4.根据权利要求3所述的三端自反馈线性恒流器，其特征在于：所述多晶硅电阻（12）是阱电阻或者金属电阻，所述衬底（2）采用半导体材料硅、碳化硅、砷化镓或者氮化镓。

5.一种三端自反馈线性恒流器，其特征在于：所述三端自反馈线性恒流器由N沟道PN结型场效应晶体（JFET）、电阻（R）和可调电阻（R_adj）构成，所述场效应晶体（JFET）的源端（S）同电阻（R）的一端相连，场效应晶体（JFET）的栅端（G）连接到电阻（R）的另一端，可调电阻（R_adj）与电阻（R）并联；所述电阻（R）为多晶硅电阻，场效应晶体（JFET）和多晶硅电阻（R）集成于同一芯片上，可调电阻（R_adj）外接；所述场效应晶体（JFET）设有P⁺衬底(2)、P⁺衬底(2)背面的金属化阴极(1)、P⁺衬底(2)正面的P^-外延层(3)、P^-外延层(3)中的高掺杂P⁺环(4)、P^-外延层(3)中的N^-阱区(5)、位于N^-阱区(5)中的三对N^-接触区(8)和位于每对N^-接触区(8)中间部位的N⁺接触区(6)、位于两对N^-接触区(8)之间的P⁺栅区(7)、覆盖在整个硅表面的氧化层(9)、N⁺接触区(6)表面的源电极金属层(10)和漏电极金属层(11)；所述P⁺栅区(7)延伸出N^-阱区(5)的边缘与高掺杂P⁺环(4)相连，P⁺环（4）上面设有栅金属层（13）。

6.一种三端自反馈线性恒流器，其特征在于：所述三端自反馈线性恒流器由N沟道PN结型场效应晶体（JFET）、电阻（R）和可调电阻（R_adj）构成，所述场效应晶体（JFET）的源端（S）同电阻（R）的一端相连，场效应晶体（JFET）的栅端（G）连接到电阻（R）的另一端，可调电阻（R_adj）与电阻（R）并联；所述电阻（R）为多晶硅电阻，场效应晶体（JFET）和多晶硅电阻（R）集成于同一芯片上，可调电阻（R_adj）外接；所述场效应晶体（JFET）设有N⁺衬底(2)、N⁺衬底(2)背面的金属化阴极(1)、N⁺衬底(2)正面的P^-外延层(3)、P^-外延层(3)中的高掺杂N⁺环(4)、P^-外延层(3)中的P^-阱区(5)、位于P^-阱区（5）中的三对P^-接触区（8）和位于每对P^-接触区（8）中间部位的P⁺接触区（6）、位于两对P^-接触区（8）之间的N⁺栅区（7）、覆盖在整个硅表面的氧化层（9）、P⁺接触区（6）表面的源电极金属层（10）和漏电极金属层（11）；所述N⁺栅区（7）延伸出P^-阱区（5）的边缘与高掺杂N⁺环（4）相连，N⁺环（4）上面设有栅金属层（13）。

7.一种三端自反馈线性恒流器，其特征在于：所述三端自反馈线性恒流器由N沟道PN结型场效应晶体（JFET）、电阻（R）和可调电阻（R_adj）构成，所述场效应晶体（JFET）的源端（S）同电阻（R）的一端相连，场效应晶体（JFET）的栅端（G）连接到电阻（R）的另一端，可调电阻（R_adj）与电阻（R）并联；所述电阻（R）为多晶硅电阻，场效应晶体（JFET）和多晶硅电阻（R）集成于同一芯片上，可调电阻（R_adj）外接；所述场效应晶体（JFET）设有N⁺衬底（2）、N⁺衬底（2）背面的金属化阴极（1）、N⁺衬底（2）正面的N^-外延层（3）、N^-外延层（3）中的高掺杂N⁺环（4）、N^-外延层（3）中的P^-阱区（5）、位于P^-阱区（5）中的三对P^-接触区（8）和位于每对P^-接触区（8）中间部位的P⁺接触区（6）、位于两对P^-接触区（8）之间的N⁺栅区（7）、覆盖在整个硅表面的氧化层（9）、P⁺接触区（6）表面的源电极金属层（10）和漏电极金属层（11）；所述N⁺栅区（7）延伸出P^-阱区（5）的边缘与高掺杂N⁺环（4）相连, N⁺环（4）上面设有栅金属层（13）。

8.一种三端自反馈线性恒流器的制备方法，包括以下步骤：一、制备外延层，采用电阻率为0.01Ω·cm，<100>晶向的硅片，掺杂杂质为B，掺杂浓度为8.49E18 cm^-3，形成P⁺衬底（2）；在P⁺衬底（2）上，掺杂杂质：N型外延层为B，掺杂浓度为1.11E15cm^-3， P型外延层为P，掺杂浓度为3.69E14cm^-3，形成厚度为15um的外延层（3）；二、离子注入与推结，在外延层（3）上部外围一周采用100kev的注入能量，剂量为6e15，注入P，然后在1150℃下推结100分钟，形成高掺杂P⁺或N⁺环（4）；在外延层（3）中心部位，采用80kev的能量注入，剂量为5e12，注入P或B，然后在1150℃下推结100分钟，形成N^-或P^-阱区（5）；三、离子注入，在N^-或P^-阱区（5）中，采用60kev的注入能量，剂量为5e15，注入P或B，形成N⁺或P⁺接触区（6）；在N^-或P^-阱区（5）中，采用60kev的注入能量，5E15cm^-2的注入剂量进行B或P掺杂，形成P⁺或N⁺栅区（7）；在N^-或P^-阱区（5）中、N⁺或P⁺接触区（6）两侧，采用120kev注入能量，1E15 cm^-2的注入剂量进行P或B掺杂，形成N^-或P^-接触区（8）；四、采用常压化学汽相淀积按现有技术先形成厚度为200nm的纯硅酸盐玻璃，再在纯硅酸盐玻璃上按现有技术形成600nm的硼磷硅玻璃，然后在纯氮气的氛围下以每分钟5℃的升温速度至875℃，退火30分钟自然冷却至室温，形成氧化层（9）；五、多晶硅的淀积与刻蚀，采用低压化学汽相淀积，在氧化层（9）上淀积厚度为0.6um的多晶硅层，温度为637℃，真空度为25~130Pa，反应气体为SiH₄和N₂，体积比为1：4；淀积多晶硅后，采用60kev注入能量，掺杂剂量为5E15cm^-2进行P掺杂，形成多晶电阻膜，然后刻蚀出多晶硅电阻图形，形成多晶硅电阻（12）；六、刻蚀接触孔，采用现有技术淀积光刻胶、显影、光刻、湿法+干法刻蚀，形成N⁺或P⁺接触区（6）和多晶硅电阻（12）上面的接触孔；七、金属的淀积与刻蚀，采用现有技术金属溅射、淀积光刻胶、显影、光刻、干法刻蚀，在P⁺衬底（2）背面形成金属化阴极（1），在N⁺或P⁺接触区（6）上形成源电极金属层（10），在N^-或P^-接触区（8）上形成漏电极金属层（11），在P⁺或N⁺环（4）形成栅金属层（13）；八、采用现有技术淀积光刻胶、显影及光刻、干法刻蚀在区域（10）上形成外接可调电阻的焊接区（pad）。