JP2001308274A - 電圧履歴記録素子およびそれを用いた電子デバイスの印加電圧履歴記録方法 - Google Patents
電圧履歴記録素子およびそれを用いた電子デバイスの印加電圧履歴記録方法Info
- Publication number
- JP2001308274A JP2001308274A JP2000121918A JP2000121918A JP2001308274A JP 2001308274 A JP2001308274 A JP 2001308274A JP 2000121918 A JP2000121918 A JP 2000121918A JP 2000121918 A JP2000121918 A JP 2000121918A JP 2001308274 A JP2001308274 A JP 2001308274A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- recording element
- history recording
- electronic device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】電子デバイスなどに印加される電圧履歴を記録
できる素子を提供する。 【解決手段】半導体基板１上に形成された拡散層２（下
部電極）と、拡散層２上に形成された極薄誘電体膜３
と、極薄誘電体膜３上に形成された上部電極４と、半導
体基板１上に堆積された絶縁層５と、絶縁層５に設けら
れたコンタクトホールに形成された下部電極引き出し電
極６および上部引出し電極７とを備えたＭＯＳキャパシ
タから構成した電圧履歴記録素子であり、本ＭＯＳキャ
パシタの絶縁リーク電流の増加率より電子デバイスに印
加された電圧履歴が特定できる。
できる素子を提供する。 【解決手段】半導体基板１上に形成された拡散層２（下
部電極）と、拡散層２上に形成された極薄誘電体膜３
と、極薄誘電体膜３上に形成された上部電極４と、半導
体基板１上に堆積された絶縁層５と、絶縁層５に設けら
れたコンタクトホールに形成された下部電極引き出し電
極６および上部引出し電極７とを備えたＭＯＳキャパシ
タから構成した電圧履歴記録素子であり、本ＭＯＳキャ
パシタの絶縁リーク電流の増加率より電子デバイスに印
加された電圧履歴が特定できる。
Description
【０００１】
【発明の属する技術分野】本発明は電圧履歴記録素子お
よびそれを用いた電子デバイスの印加電圧履歴記録方法
に関し、特に極薄誘電体膜を使用したＭＯＳキャパシタ
から構成される電圧履歴記録素子およびそれを用いた電
子デバイスの印加電圧履歴記録方法に関する。
よびそれを用いた電子デバイスの印加電圧履歴記録方法
に関し、特に極薄誘電体膜を使用したＭＯＳキャパシタ
から構成される電圧履歴記録素子およびそれを用いた電
子デバイスの印加電圧履歴記録方法に関する。
【０００２】
【従来の技術】従来、半導体素子等への電子デバイスへ
の印加電圧状況を調査するためには、モニタ対象デバイ
スの両端に電圧の測定器を接続してモニタする方法が一
般的である。
の印加電圧状況を調査するためには、モニタ対象デバイ
スの両端に電圧の測定器を接続してモニタする方法が一
般的である。
【０００３】図４はこの電圧測定方法を説明する回路模
型図である。図４に示すように、モニタ対象デバイス２
０の両端端子に外部より測定器２１を接続して、デバイ
ス両端の印加電圧値を測定し、Ｘ−ｔレコーダ等に記録
することが一般的である。図４中、符号２２は電源もし
くは任意の信号ピン、２３はＧＮＤ（グランド）を示
す。
型図である。図４に示すように、モニタ対象デバイス２
０の両端端子に外部より測定器２１を接続して、デバイ
ス両端の印加電圧値を測定し、Ｘ−ｔレコーダ等に記録
することが一般的である。図４中、符号２２は電源もし
くは任意の信号ピン、２３はＧＮＤ（グランド）を示
す。
【０００４】しかし、図４の方法では、実使用状態にあ
る全てのデバイス対し、常時電圧値のモニタを行うこと
は、測定装置が大きくなる問題があった。
る全てのデバイス対し、常時電圧値のモニタを行うこと
は、測定装置が大きくなる問題があった。
【０００５】従って、図４の測定方法では、デバイス不
良解析時など、デバイスに電圧が印加された後の状態に
おいて使用時の電圧印加状況の調査を行うことは事実上
不可能であった。
良解析時など、デバイスに電圧が印加された後の状態に
おいて使用時の電圧印加状況の調査を行うことは事実上
不可能であった。
【０００６】
【発明が解決しようとする課題】上記の従来技術におけ
る電圧履歴測定方法における欠点を解決する方法として
特開平４―２５５６７４号公報には、板状の銀イオン導
電性の固体電解質層の両面に銀イオン導電性固体電解質
と電極活物質としてＡｇxＶＯ5-y（０．６≦ｘ≦０．
８、ｙは酸素欠損）の複合酸化物とを混合した電極を設
けた全固体電圧記憶素子を使用した電圧履歴記録技術が
開示されている。
る電圧履歴測定方法における欠点を解決する方法として
特開平４―２５５６７４号公報には、板状の銀イオン導
電性の固体電解質層の両面に銀イオン導電性固体電解質
と電極活物質としてＡｇxＶＯ5-y（０．６≦ｘ≦０．
８、ｙは酸素欠損）の複合酸化物とを混合した電極を設
けた全固体電圧記憶素子を使用した電圧履歴記録技術が
開示されている。
【０００７】しかし、この技術では、測定電圧範囲は０
〜２００ｍＶと、電圧範囲が狭い欠点がある。
〜２００ｍＶと、電圧範囲が狭い欠点がある。
【０００８】従って、本発明の目的は、上記の従来の電
圧履歴記録技術における欠点を解決した電圧履歴記録素
子およびそれを用いた電圧記録方法を提供することにあ
る。
圧履歴記録技術における欠点を解決した電圧履歴記録素
子およびそれを用いた電圧記録方法を提供することにあ
る。
【０００９】
【課題を解決するための手段】本発明の電圧履歴記録素
子は、半導体基板上に形成された下部電極と、該下部電
極上に形成された極薄誘電体膜と、該極薄誘電体膜上に
形成された上部電極と、該上部電極を含む全面に堆積さ
れた絶縁層と、該絶縁層の表面から前記下部電極および
前記上部電極のそれぞれの表面に貫通するコンタクトホ
ールに形成され、前記絶縁層表面に導出された下部電極
引き出し電極および上部引出し電極とを備えたＭＯＳキ
ャパシタから構成されることを特徴とする。
子は、半導体基板上に形成された下部電極と、該下部電
極上に形成された極薄誘電体膜と、該極薄誘電体膜上に
形成された上部電極と、該上部電極を含む全面に堆積さ
れた絶縁層と、該絶縁層の表面から前記下部電極および
前記上部電極のそれぞれの表面に貫通するコンタクトホ
ールに形成され、前記絶縁層表面に導出された下部電極
引き出し電極および上部引出し電極とを備えたＭＯＳキ
ャパシタから構成されることを特徴とする。
【００１０】前記極薄誘電体膜の好ましい厚さは１〜６
ｎｍであり、より好ましくは２〜５ｎｍである。
ｎｍであり、より好ましくは２〜５ｎｍである。
【００１１】本発明の電圧履歴記録素子はＭＯＳキャパ
シタから構成され、該ＭＯＳキャパシタの誘電体膜に上
記のような極薄誘電体膜を使用したことに特徴があり、
電子デバイスの電圧印加端子に前記電圧履歴記録素子を
接続した場合、電子デバイスの印加電圧に応じて前記極
薄誘電体膜を貫通するリーク電流（以下、絶縁リーク電
流と称す）の大きさが増加し、この電流増加は非可逆的
であり、印加電圧により増加した絶縁リーク電流はその
後減少することはないために、絶縁リーク電流の大きさ
の増加から印加された電圧の大きさが推定できる。即
ち、前記極薄誘電体膜の絶縁リーク電流の変化の大きさ
から印加電圧履歴が推定できる。
シタから構成され、該ＭＯＳキャパシタの誘電体膜に上
記のような極薄誘電体膜を使用したことに特徴があり、
電子デバイスの電圧印加端子に前記電圧履歴記録素子を
接続した場合、電子デバイスの印加電圧に応じて前記極
薄誘電体膜を貫通するリーク電流（以下、絶縁リーク電
流と称す）の大きさが増加し、この電流増加は非可逆的
であり、印加電圧により増加した絶縁リーク電流はその
後減少することはないために、絶縁リーク電流の大きさ
の増加から印加された電圧の大きさが推定できる。即
ち、前記極薄誘電体膜の絶縁リーク電流の変化の大きさ
から印加電圧履歴が推定できる。
【００１２】前記極薄誘電体膜の厚さが１ｎｍより小さ
くなると直接トンネル現象によるリーク電流が著しく増
大するために膜厚は１ｎｍ以上に設定される。また膜厚
が６ｎｍを越えると絶縁破壊電圧まで絶縁リーク電流値
に変化は生じないために膜厚の上限は６ｎｍと設定され
る。
くなると直接トンネル現象によるリーク電流が著しく増
大するために膜厚は１ｎｍ以上に設定される。また膜厚
が６ｎｍを越えると絶縁破壊電圧まで絶縁リーク電流値
に変化は生じないために膜厚の上限は６ｎｍと設定され
る。
【００１３】前記極薄誘電体膜としては、酸化珪素（Ｓ
ｉＯ2）、オキシナイトライド（ＳｉＯＮ）、窒化珪素
（Ｓｉ3Ｎ4）または高誘電体膜などが使用できる。
ｉＯ2）、オキシナイトライド（ＳｉＯＮ）、窒化珪素
（Ｓｉ3Ｎ4）または高誘電体膜などが使用できる。
【００１４】前記キャパシタの下部電極としては前記半
導体基板上に形成したＮ型またはＰ型の拡散層や半導体
基板上に絶縁層を介して形成されたポリシリコンを使用
することができる。
導体基板上に形成したＮ型またはＰ型の拡散層や半導体
基板上に絶縁層を介して形成されたポリシリコンを使用
することができる。
【００１５】また、前記上部電極としてポリシリコン，
金属または導電性金属酸化物を使用することができる。
金属または導電性金属酸化物を使用することができる。
【００１６】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１７】図１は本発明の実施の形態の電圧履歴記録
素子の構造断面図である。図１のように、本素子はシリ
コン等の半導体基板１上に形成されたＮ型またはＰ型の
拡散層（下部電極として使用）、下部電極上に形成され
た極薄誘電体膜３と、極薄誘電体膜３上に形成された上
部電極４と、上部電極４を含む全面に堆積された絶縁層
５と、この絶縁層の表面から拡散層２（下部電極）およ
び上部電極４のそれぞれの表面に貫通するコンタクトホ
ールに形成され、絶縁層５表面に導出された下部電極引
き出し電極６および上部引出し電極７とを備えたキャパ
シタから構成されている。
素子の構造断面図である。図１のように、本素子はシリ
コン等の半導体基板１上に形成されたＮ型またはＰ型の
拡散層（下部電極として使用）、下部電極上に形成され
た極薄誘電体膜３と、極薄誘電体膜３上に形成された上
部電極４と、上部電極４を含む全面に堆積された絶縁層
５と、この絶縁層の表面から拡散層２（下部電極）およ
び上部電極４のそれぞれの表面に貫通するコンタクトホ
ールに形成され、絶縁層５表面に導出された下部電極引
き出し電極６および上部引出し電極７とを備えたキャパ
シタから構成されている。
【００１８】拡散層２の代わりに、半導体基板上に絶縁
層を介してポリシリコン膜を形成してパターニングし、
下部電極を形成してもよい。
層を介してポリシリコン膜を形成してパターニングし、
下部電極を形成してもよい。
【００１９】極薄誘電体膜３としては、酸化珪素（Ｓｉ
Ｏ2）、オキシナイトライド（ＳｉＯＮ）、窒化珪素
（Ｓｉ3Ｎ4）または高誘電体膜を使用でき、その膜厚は
１〜６ｎｍに設定される。なお、高誘電体膜としては、
ＰＺＴ（ＰｂＺｒ1-xＴｉxＯ3），ＰＬＺＴ（Ｐｂ1-xＬ
ａxＺｒ1-yＴｉyＯ3），ＢＴＯ（ＢａＴｉＯ3），ＢＳ
Ｔ（Ｂａ1-xＳｒxＴｉＯ3），ＳＴＯ（ＳｒＴｉＯ3）な
どを使用することができる。
Ｏ2）、オキシナイトライド（ＳｉＯＮ）、窒化珪素
（Ｓｉ3Ｎ4）または高誘電体膜を使用でき、その膜厚は
１〜６ｎｍに設定される。なお、高誘電体膜としては、
ＰＺＴ（ＰｂＺｒ1-xＴｉxＯ3），ＰＬＺＴ（Ｐｂ1-xＬ
ａxＺｒ1-yＴｉyＯ3），ＢＴＯ（ＢａＴｉＯ3），ＢＳ
Ｔ（Ｂａ1-xＳｒxＴｉＯ3），ＳＴＯ（ＳｒＴｉＯ3）な
どを使用することができる。
【００２０】上部電極４としてはポリシリコン、ＡｌＳ
ｉＣｕ，ＡｌＣｕ等のＡｌ合金や、ＩｒＯ２等の導電性
金属酸化膜を使用できる。極薄誘電体膜３の特性を損な
わないものであれば、これらの電極材料に限定されるも
のではない。なお、下部電極または上部電極にポリシリ
コンを使用する場合には低抵抗化するためにＡｓ，Ｐ，
Ｂなどの不純物イオンが添加される。
ｉＣｕ，ＡｌＣｕ等のＡｌ合金や、ＩｒＯ２等の導電性
金属酸化膜を使用できる。極薄誘電体膜３の特性を損な
わないものであれば、これらの電極材料に限定されるも
のではない。なお、下部電極または上部電極にポリシリ
コンを使用する場合には低抵抗化するためにＡｓ，Ｐ，
Ｂなどの不純物イオンが添加される。
【００２１】絶縁層５の材料には、ＣＶＤ法で形成した
ＳｉＯ2膜などが使用される。
ＳｉＯ2膜などが使用される。
【００２２】また、下部電極引出し電極６および上部引
出し電極７にはＡｌ合金などが使用される。
出し電極７にはＡｌ合金などが使用される。
【００２３】次に、図１の電圧履歴記録素子を用いた電
子デバイスの印加電圧履歴記録方法について図面を参照
して説明する。
子デバイスの印加電圧履歴記録方法について図面を参照
して説明する。
【００２４】図２は本発明の電圧履歴記録素子を用いた
電子デバイスの印加電圧履歴記録方法について説明する
ための回路模式図である。本素子（電圧履歴記録素子１
０）は電子デバイス、例えば半導体ＬＳＩチップ上のモ
ニタ対象素子、またはモニタ回路に対し並列に挿入され
る。本素子から引き出されている電極（下部電極引出し
電極６および上部電極引出し電極７はそれぞれ、任意の
入出力信号端子とＧＮＤ、あるいは電源端子とＧＮＤに
接続され、モニタ対象素子、またはモニタ回路に印加さ
れる電圧と等しい電圧が本素子（電圧履歴記録素子１
０）に印加される。
電子デバイスの印加電圧履歴記録方法について説明する
ための回路模式図である。本素子（電圧履歴記録素子１
０）は電子デバイス、例えば半導体ＬＳＩチップ上のモ
ニタ対象素子、またはモニタ回路に対し並列に挿入され
る。本素子から引き出されている電極（下部電極引出し
電極６および上部電極引出し電極７はそれぞれ、任意の
入出力信号端子とＧＮＤ、あるいは電源端子とＧＮＤに
接続され、モニタ対象素子、またはモニタ回路に印加さ
れる電圧と等しい電圧が本素子（電圧履歴記録素子１
０）に印加される。
【００２５】モニタ対象素子、またはモニタ回路に所定
の電圧が所定時間印加された後、本素子の電極に接続さ
れたモニタピン８とＧＮＤ９端子を使用して本素子のリ
ーク電流増加率を測定し、予め求めた本素子の印加電圧
とリーク電流増加率の関係データよりモニタ対象素子、
またはモニタ回路に印加された電圧を推定することがで
きる。
の電圧が所定時間印加された後、本素子の電極に接続さ
れたモニタピン８とＧＮＤ９端子を使用して本素子のリ
ーク電流増加率を測定し、予め求めた本素子の印加電圧
とリーク電流増加率の関係データよりモニタ対象素子、
またはモニタ回路に印加された電圧を推定することがで
きる。
【００２６】図３は本素子の極薄誘電体膜の例としてＳ
ｉＯ2膜（膜厚：２．６ｎｍ）を使用した場合の印加電
圧と絶縁リーク電流の増加率の関係の測定結果である。
ｉＯ2膜（膜厚：２．６ｎｍ）を使用した場合の印加電
圧と絶縁リーク電流の増加率の関係の測定結果である。
【００２７】通常、６ｎｍを越える厚さのＳｉＯ2膜に
高電圧を印加した場合には、絶縁破壊に至る直前まで絶
縁リーク電流値に変化は見られないが、厚さ１〜５ｎｍ
領域のＳｉＯ2膜では、絶縁破壊に至らない電界領域の
ストレスによっても、経時的に絶縁リーク電流は増大す
る。以降この効果をソフトブレークダウン効果と呼ぶ。
高電圧を印加した場合には、絶縁破壊に至る直前まで絶
縁リーク電流値に変化は見られないが、厚さ１〜５ｎｍ
領域のＳｉＯ2膜では、絶縁破壊に至らない電界領域の
ストレスによっても、経時的に絶縁リーク電流は増大す
る。以降この効果をソフトブレークダウン効果と呼ぶ。
【００２８】このソフトブレークダウン効果は印加電圧
に強く依存する。異なる電界下におけるＳｉＯ2膜の絶
縁リーク電流増加率のストレス時間依存性を示す。図３
に示されるように、絶縁リーク電流の増加率は印加電界
に応じて増大する性質を持つ。
に強く依存する。異なる電界下におけるＳｉＯ2膜の絶
縁リーク電流増加率のストレス時間依存性を示す。図３
に示されるように、絶縁リーク電流の増加率は印加電界
に応じて増大する性質を持つ。
【００２９】本素子に電圧が印加された場合、素子内の
ＳｉＯ2膜の絶縁リーク電流は、このソフトブレークダ
ウン効果により印加された電圧に応じて増大する。絶縁
リーク電流の増加は印加電圧に対して敏感であり、かつ
非可逆的な性質を有するため、印加電圧により増加した
絶縁リーク電流はその後減少することはない。
ＳｉＯ2膜の絶縁リーク電流は、このソフトブレークダ
ウン効果により印加された電圧に応じて増大する。絶縁
リーク電流の増加は印加電圧に対して敏感であり、かつ
非可逆的な性質を有するため、印加電圧により増加した
絶縁リーク電流はその後減少することはない。
【００３０】図３の極薄誘電体膜として２．６ｎｍ厚さ
のＳｉＯ2膜を使用した場合には３〜５Ｖの範囲の印加
電圧の履歴特定ができる。極薄誘電体膜の膜厚を調整す
ることにより測定電圧範囲を調整できる。
のＳｉＯ2膜を使用した場合には３〜５Ｖの範囲の印加
電圧の履歴特定ができる。極薄誘電体膜の膜厚を調整す
ることにより測定電圧範囲を調整できる。
【００３１】その他の極薄誘電体膜のＳｉＯＮ，Ｓｉ3
Ｎ4やＰＺＴ，ＰＬＺＴ，ＢＴＯ，ＢＳＴ，ＳＴＯなど
の高誘電体膜についても図３のＳｉＯ2膜と類似の絶縁
リーク電流特性が得られた。
Ｎ4やＰＺＴ，ＰＬＺＴ，ＢＴＯ，ＢＳＴ，ＳＴＯなど
の高誘電体膜についても図３のＳｉＯ2膜と類似の絶縁
リーク電流特性が得られた。
【００３２】本発明では、本素子に十分に長い時間電圧
が印加されると、絶縁リーク電流値は印加された電圧に
応じて増加する特性を有している。従って、あらかじめ
使用する極薄誘電体膜の印加電圧対絶縁リーク電流の関
係を明らかにしておけば、本素子のリーク電流レベルを
測定することにより、半導体デバイス等に印加された電
圧を印加後のあらゆる時点で特定することができる。
が印加されると、絶縁リーク電流値は印加された電圧に
応じて増加する特性を有している。従って、あらかじめ
使用する極薄誘電体膜の印加電圧対絶縁リーク電流の関
係を明らかにしておけば、本素子のリーク電流レベルを
測定することにより、半導体デバイス等に印加された電
圧を印加後のあらゆる時点で特定することができる。
【００３３】
【発明の効果】以上説明したように、本発明の極薄誘電
体膜を備えたＭＯＳ型キャパシタにより構成された電圧
履歴記録素子では、印加電圧に応じて非可逆的に絶縁リ
ーク電流増加する特性を有し、予め求めた本発明の電圧
履歴記録素子の印加電圧と絶縁リーク電流増加率の関係
データとモニタ電子デバイスに所定の時間接続した本素
子の絶縁リーク電流増加率とを比較することにより、モ
ニタ電子デバイスに印加された電圧履歴を任意の時点で
容易に特定できる効果がある。
体膜を備えたＭＯＳ型キャパシタにより構成された電圧
履歴記録素子では、印加電圧に応じて非可逆的に絶縁リ
ーク電流増加する特性を有し、予め求めた本発明の電圧
履歴記録素子の印加電圧と絶縁リーク電流増加率の関係
データとモニタ電子デバイスに所定の時間接続した本素
子の絶縁リーク電流増加率とを比較することにより、モ
ニタ電子デバイスに印加された電圧履歴を任意の時点で
容易に特定できる効果がある。
【００３４】また、電圧履歴情報は本素子の物理的特性
の変化として非可逆的に記録されるため、電圧印加後の
改ざん・変更は不可能であり信頼度の高い客観的な情報
を得ることができる。
の変化として非可逆的に記録されるため、電圧印加後の
改ざん・変更は不可能であり信頼度の高い客観的な情報
を得ることができる。
【図１】本発明の実施の形態の電圧履歴記録素子の構造
断面図である。
断面図である。
【図２】本発明の電圧履歴記録素子を用いた電子デバイ
スの印加電圧履歴記録方法について説明するための回路
模式図である。
スの印加電圧履歴記録方法について説明するための回路
模式図である。
【図３】本発明の電圧履歴記録素子の印加電圧と絶縁リ
ーク電流の増加率の関係の測定結果例である。
ーク電流の増加率の関係の測定結果例である。
【図４】従来の電圧履歴記録方法を説明する回路模型図
である。
である。
１ 半導体基板 ２ 拡散層 ３ 極薄誘電体膜 ４ 上部電極 ５ 絶縁層 ６ 下部電極引出し電極 ７ 上部電極引出し電極 ８ モニタピン ９，２３ ＧＮＤ １０ 電圧履歴記録素子 ２０ モニタ対象デバイス ２１ 測定器 ２２ 電源もしくは任意の信号ピン
Claims (8)
- 【請求項１】 半導体基板上に形成された下部電極と、
該下部電極上に形成された極薄誘電体膜と、該極薄誘電
体膜上に形成された上部電極と、該上部電極を含む全面
に堆積された絶縁層と、該絶縁層の表面から前記下部電
極および前記上部電極のそれぞれの表面に貫通するコン
タクトホールに形成され、前記絶縁層表面に導出された
下部電極引き出し電極および上部引出し電極とを備えた
ＭＯＳキャパシタから構成されることを特徴とする電圧
履歴記録素子。 - 【請求項２】 前記極薄誘電体膜の厚さが１〜６ｎｍで
あることを特徴とする請求項１記載の電圧履歴記録素
子。 - 【請求項３】 前記極薄誘電体膜が、酸化珪素（ＳｉＯ
2）、オキシナイトライド（ＳｉＯＮ）、窒化珪素（Ｓ
ｉ3Ｎ4）または高誘電体膜で構成されたことを特徴とす
る請求項１または２記載の電圧履歴記録素子。 - 【請求項４】 前記下部電極として前記半導体基板上に
形成されたＮ型またはＰ型の拡散層を使用したことを特
徴とする請求項１記載の電圧履歴記録素子。 - 【請求項５】 前記下部電極としてポリシリコンを使用
したことを特徴とする請求項１記載の電圧履歴記録素
子。 - 【請求項６】 前記上部電極としてポリシリコン，金属
または導電性金属酸化物を使用したことを特徴とする請
求項１記載の電圧履歴記録素子。 - 【請求項７】 請求項１記載の電圧履歴記録素子を使用
した電子デバイスの印加電圧履歴記録方法において、前
記電子デバイスの電圧印加端子の両端に前記電圧履歴記
録素子の前記下部電極引き出し電極および前記上部引出
し電極を接続した後、前記電子デバイスに所定の電圧を
所定の時間印加し、前記電圧履歴記録素子に印加電圧を
記録することを特徴とする電子デバイスの印加電圧履歴
記録方法。 - 【請求項８】 請求項７記載の電子デバイスの印加電圧
履歴記録方法によって電圧印加された前記電子デバイス
に接続された前記電圧履歴記録素子の前記極薄誘電体膜
を貫通するリーク電流の増加率と、予め求められた前記
電圧履歴記録素子の印加電圧と前記リーク電流の増加率
の関係データを比較し、前記電子デバイスの印加電圧の
履歴を推定することを特徴とする電子デバイスの印加電
圧履歴推定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000121918A JP2001308274A (ja) | 2000-04-24 | 2000-04-24 | 電圧履歴記録素子およびそれを用いた電子デバイスの印加電圧履歴記録方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000121918A JP2001308274A (ja) | 2000-04-24 | 2000-04-24 | 電圧履歴記録素子およびそれを用いた電子デバイスの印加電圧履歴記録方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001308274A true JP2001308274A (ja) | 2001-11-02 |
Family
ID=18632471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000121918A Pending JP2001308274A (ja) | 2000-04-24 | 2000-04-24 | 電圧履歴記録素子およびそれを用いた電子デバイスの印加電圧履歴記録方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001308274A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006054402A (ja) * | 2004-08-16 | 2006-02-23 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2012199545A (ja) * | 2011-03-18 | 2012-10-18 | Altera Corp | 低電圧参照回路 |
-
2000
- 2000-04-24 JP JP2000121918A patent/JP2001308274A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006054402A (ja) * | 2004-08-16 | 2006-02-23 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP4669246B2 (ja) * | 2004-08-16 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2012199545A (ja) * | 2011-03-18 | 2012-10-18 | Altera Corp | 低電圧参照回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3045419B2 (ja) | 誘電体膜コンデンサ | |
| US5864932A (en) | Partially or completely encapsulated top electrode of a ferroelectric capacitor | |
| US20060261388A1 (en) | Method for manufacturing ferroelectric capacitor | |
| US5721700A (en) | Non-volatile semiconductor memory device in which applied voltage to ferroelectric capacitor is adjusted | |
| JP3247023B2 (ja) | 誘電体キャパシタ、不揮発性メモリおよびその製造方法 | |
| US3882391A (en) | Testing the stability of MOSFET devices | |
| JP3461398B2 (ja) | 誘電体キャパシタおよびその製造方法 | |
| US6046467A (en) | Semiconductor device having capacitor | |
| JP2001308274A (ja) | 電圧履歴記録素子およびそれを用いた電子デバイスの印加電圧履歴記録方法 | |
| US5904490A (en) | Method of measuring electron shading damage | |
| EP0595355A1 (en) | Semiconductor device with a protection element and method for manufacturing the same | |
| US7119657B2 (en) | Polysilicon resistor semiconductor device | |
| JP3736740B2 (ja) | 絶縁膜容量評価装置および絶縁膜容量評価方法 | |
| JP2830019B2 (ja) | 半導体装置 | |
| EP1309995B1 (en) | Method and apparatus for measuring parameters of an electronic device | |
| US6582977B1 (en) | Methods for determining charging in semiconductor processing | |
| US7906349B2 (en) | Method for manufacturing semiconductor device including ferroelectric capacitor | |
| JPH0590532A (ja) | 半導体記憶素子 | |
| JP3954339B2 (ja) | 誘電体キャパシタ | |
| JP2994911B2 (ja) | セラミック電子部品のスクリーニング方法 | |
| JP4100958B2 (ja) | 強誘電体メモリ素子とその製造方法 | |
| JP2584093B2 (ja) | 絶縁膜の信頼性評価方法 | |
| US20030089934A1 (en) | Ferroelectric capacitor and method of manufacturing the same | |
| TW200403813A (en) | Semiconductor memory device manufacturing method | |
| JPH0590607A (ja) | 半導体記憶素子 |