JP7175172B2 - 基準電圧発生装置 - Google Patents

基準電圧発生装置 Download PDF

Info

Publication number
JP7175172B2
JP7175172B2 JP2018232169A JP2018232169A JP7175172B2 JP 7175172 B2 JP7175172 B2 JP 7175172B2 JP 2018232169 A JP2018232169 A JP 2018232169A JP 2018232169 A JP2018232169 A JP 2018232169A JP 7175172 B2 JP7175172 B2 JP 7175172B2
Authority
JP
Japan
Prior art keywords
reference voltage
constant current
type
temperature
nmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018232169A
Other languages
English (en)
Other versions
JP2020095426A (ja
Inventor
和宏 津村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2018232169A priority Critical patent/JP7175172B2/ja
Priority to TW108141853A priority patent/TW202022527A/zh
Priority to US16/690,761 priority patent/US10860046B2/en
Priority to KR1020190162723A priority patent/KR20200072415A/ko
Priority to CN201911273920.XA priority patent/CN111309088B/zh
Publication of JP2020095426A publication Critical patent/JP2020095426A/ja
Application granted granted Critical
Publication of JP7175172B2 publication Critical patent/JP7175172B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、基準電圧発生装置に関する。
今後のＩｏＴの普及に伴い、様々な製品にＩＣが搭載されるようになるにつれ、ＩＣの動作温度範囲が拡大していくことが予想される。そのため、基準電圧発生装置を備えるＩＣにおいては、温度変化による誤動作を抑制するために、基準電圧発生装置が出力する基準電圧の温度変化に対する変化が小さいことが望まれている。
定電流回路が出力する定電流を電圧生成回路に入力し、その定電流値に基づいた一定の基準電圧を発生させる構成の基準電圧発生装置は、ＩＣにおいて一般的によく使用される。このような構成の基準電圧発生装置においては、定電流回路と電圧生成回路の温度変化に対する特性の変動（以下、温度変動と称す）を一致させ、それらの温度変動を相殺する回路構成とすることで、基準電圧の温度変動を抑制する。
特許文献１（図１参照）には、製造工程ばらつきによって発生する温度変化に対する基準電圧変化（以下、基準電圧の温度変動と称す）のばらつきを抑制するために、電気的特性評価によって最適な単位基準電圧装置を選べるように複数の単位基準電圧発生装置を設ける技術が開示されている。
特許文献１の単位基準電圧発生回路は、ゲート電極の極性を変更することで閾値電圧の差を生み出すことができる、同一設定の不純物濃度のチャネル不純物領域を有するエンハンス型ＮチャネルＭＯＳトランジスタ（以下、ＮチャネルＭＯＳをＮＭＯＳと称す）とデプレッション型ＮＭＯＳトランジスタとで構成されている。そして、その単位基準電圧発生装置のチャネル不純物領域の不純物濃度が製造ばらつきによって設定値から遠ざかったとしても、別に用意された設定値に近い不純物濃度のチャネル不純物領域を有する単位基準電圧発生装置を選ぶことで基準電圧の温度変動を抑制する。
特開２０１４－１８６７１４号公報
特許文献１の基準電圧発生装置は、製造ばらつきによりチャネル不純物領域の不純物濃度が、例えば半導体基板間で変化する場合は基準電圧の温度変動の抑制に対し効果的である。しかしながらチャネル不純物領域の不純物濃度の製造ばらつきが半導体基板内の局所的な領域で発生し、単位基準電圧発生装置内のデプレッション型ＭＯＳトランジスタとエンハンス型ＭＯＳトランジスタの同一設定の不純物濃度が異なってしまう場合に対し改善の余地がある。
本発明は、このような状況に鑑み、基準電圧発生装置内の不純物濃度ばらつきによる基準電圧の温度変動が抑制された基準電圧発生装置を提供することを目的とする。
上記の課題を解決するために、本発明は以下のような基準電圧発生装置とする。
すなわち、入力電圧に対して定電流を出力する定電流回路と、入力電流に基づいた出力電圧を生成する複数の電圧生成回路とを備え、前記定電流回路が出力する前記定電流は、温度に対して所定の勾配の相関関係を有し、複数の前記電圧生成回路が出力する複数の前記出力電圧は、温度に対して前記所定の勾配の相関関係とは逆の勾配の相関関係であっておのおのが異なる勾配度を有し、前記定電流と、複数の前記電圧生成回路から選ばれた少なくとも１つの前記電圧生成回路の前記出力電圧に基づいた基準電圧を発生することを特徴とする基準電圧発生装置とする。
本発明によれば、出力電圧の温度変動の勾配度が異なる複数の電圧生成回路から選ばれた少なくとも１つの電圧生成回路の出力電圧に基づいた基準電圧を発生させることで、基準電圧発生装置内の不純物濃度ばらつきに対し、基準電圧の温度変動が抑制された基準電圧発生装置を実現することができる。
本発明の第１の実施形態に係る基準電圧発生装置を示す回路図である。 定電流回路が出力する定電流の温度特性を示す模式図である。 電圧生成回路が出力する出力電圧の温度特性を示す模式図である。 本発明の第１の実施形態にかかる基準電圧発生装置が出力する基準電圧の温度特性を示す模式図である。 本発明の第１の実施形態に係る基準電圧発生装置を示す模式断面図である。 本発明の第２の実施形態に係る基準電圧発生装置を示す回路図である。 本発明の第２の実施形態に係る基準電圧発生装置を示す模式断面図である。 本発明の第３の実施形態に係る基準電圧発生装置を示す回路図である。 本発明の第３の実施形態に係る基準電圧発生装置を示す模式断面図である。 第１の実施形態に係る基準電圧発生装置の変形例を示す回路図である。 第１の実施形態に係る基準電圧発生装置の別の変形例を示す回路図である。 従来の基準電圧発生装置を示す回路図である。 エンハンス型ＮＭＯＳトランジスタ及びデプレッション型ＮＭＯＳトランジスタの閾値電圧の温度特性を示す模式図である。 従来の基準電圧発生装置が出力する基準電圧の温度特性を示す模式図である。
本発明の実施形態を説明する前に実施形態の理解を容易にするために、従来の基準電圧発生装置において、半導体基板内の局所的な領域におけるＭＯＳトランジスタのチャネル不純物領域の不純物濃度のばらつきによって発生する基準電圧の温度変動の増大という課題について説明する。
図１２のような基準電圧発生装置６００の定電流回路６０１を構成するデプレッション型ＮＭＯＳトランジスタ６０の閾値電圧ＶＴＤ及び、電圧生成回路６０２を構成するエンハンス型ＮＭＯＳトランジスタ６１の閾値電圧ＶＴＥは、下式（１）、（２）のような温度Ｔに対する近似式で表せる。図１３のように、この傾向は、どちらも温度Ｔに対して下方向に膨らんだ弧を描く単調減少の勾配を有する傾向である。
ＶＴＤ≒ＶＴＤ０＋ＡＤ・Ｔ＋ＢＤ・Ｔ2 ・・・（１）
ＶＴＥ≒ＶＴＥ０＋ＡＥ・Ｔ＋ＢＥ・Ｔ2 ・・・（２）
ここで、ＡＤ、ＡＥは、温度Ｔに対し線形的に変化する近似１次係数であり、図１３の特性における直線的な勾配に相当する。また、ＢＤ、ＢＥは、温度Ｔに対し非線形に変化する近似２次係数であり、図１３の特性における下方向の膨らみ度合いに相当する。また、ＶＴＤ０、ＶＴＥ０は、温度Ｔに依存しない定数である。このように、ここで言う閾値電圧の温度変動を表す勾配度は、それぞれ近似１次係数と近似２次係数を含み、以降の他の勾配度も同様に近似１次係数と近似２次係数を含むとする。従って、閾値電圧ＶＴＤに基づき定電流回路６０１が出力する定電流や閾値電圧ＶＴＥに基づき電圧生成回路６０２が出力する出力電圧の温度変動も、近似１次係数と近似２次係数で表される勾配度を有する。基準電圧発生装置６００が出力する基準電圧Ｖｒｅｆは、定電流回路６０１が出力する定電流及び電圧生成回路６０２が出力する出力電圧のそれぞれが有する勾配度が相殺されて基準電圧端子３より出力される。しかしながら、ＡＤとＡＥ、あるいはＢＤとＢＥが一致しない場合、勾配度が完全に相殺されないため、式（３）のように、基準電圧Ｖｒｅｆの温度変動は、近似１次係数Ａと近似２次係数Ｂで表される勾配度と温度Ｔに依存しない定数Ｖｒｅｆ０とを含む近似式に従う。
Ｖｒｅｆ≒Ｖｒｅｆ０＋Ａ・Ｔ＋Ｂ・Ｔ2 ・・・（３）
定電流回路６０１が出力する定電流や電圧生成回路６０２が出力する出力電圧の温度変動における近似１次係数に影響を及ぼす式（１）、（２）のＡＤ、ＡＥは、デプレッション型ＮＭＯＳトランジスタ６０及びエンハンス型ＮＭＯＳトランジスタ６１のチャネルサイズ（チャネル長、チャネル幅）の調整で制御できる。そのため、チャネルサイズの最適化によって閾値電圧ＶＴＤ、ＶＴＥの近似１次係数ＡＤ、ＡＥを合わせこむことができる。そのようにすることで、式（３）における近似１次係数Ａを低減し、基準電圧Ｖｒｅｆの温度変動における線形成分を図１４に示すように抑制することが可能である。
一方、特性の非線形成分である近似２次係数ＢＤ、ＢＥは、ＭＯＳトランジスタのチャネル不純物領域の不純物濃度やその濃度分布によって変化することが発明者の検討によって明らかとなった。そのため、特許文献１の図１のように、ゲート電極の極性が異なりチャネル不純物領域の不純物濃度が同じエンハンス型ＮＭＯＳトランジスタとデプレッション型ＭＯＳトランジスタとで構成される基準電圧発生装置においては、閾値電圧ＶＴＤ、ＶＴＥの温度変動における近似２次係数ＢＤ、ＢＥが相殺される。従って、このようにして式（３）における近似２次係数Ｂが低減されることで、基準電圧Ｖｒｅｆの温度変動の抑制が実現可能である。しかしながら、製造ばらつきによって基準電圧発生装置内の両者のチャネル不純物領域の不純物濃度が異なってしまった場合、閾値電圧の温度変動における近似２次係数ＢＤ、ＢＥが相殺されず、基準電圧Ｖｒｅｆの近似２次係数Ｂが顕在化し、基準電圧Ｖｒｅｆは図１４のように弧を描くような曲線となる。このような知見をもとに、基準電圧発生装置内の不純物濃度の製造ばらつきに起因する基準電圧の温度変動を抑制するために本発明が考案された。
以下、本発明の半導体装置の実施形態について、図面を参照しながら説明する。以下の説明で用いる図面は、本発明の特徴を分りやすくするために、一部省略して示している場合があり、実際とは異なっていることがある。
＜第１の実施形態＞
第１の実施形態の基準電圧発生装置は、例えば基準電圧発生装置内において同一濃度設定のチャネル不純物領域の不純物濃度が製造ばらつきにより異なってしまった場合に発生する基準電圧の温度変動を抑制する。
図１は、本発明の第１の実施形態の基準電圧発生装置１００を示す回路図である。第１の実施形態の基準電圧発生装置１００は、定電流回路１０１と電圧生成回路１０２を備える。電源端子１に接続され、電源電圧ＶＤＤを供給された定電流回路１０１は、電圧生成回路１０２に対し電源電圧ＶＤＤに依存しない定電流を出力する。定電流回路１０１から出力された定電流を入力された電圧生成回路１０２は、その定電流の値に基づいた基準電圧Ｖｒｅｆを、基準電圧端子３から出力する。
図１の定電流回路１０１は、Ｎ型のゲート電極とＮ型のチャネル不純物領域を有し、閾値電圧が０Ｖ未満であるデプレッション型ＮＭＯＳトランジスタ１０で構成される。このデプレッション型ＮＭＯＳトランジスタ１０は、ゲートとソースとバックゲートが基準電圧端子３に接続され、ドレインが電源端子１に接続される。このような結線のデプレッション型ＮＭＯＳトランジスタ１０が出力する定電流ＩＤは、ゲート電圧をＶＧ、相互コンダクタンスをＫＤとすると、式（１）の閾値電圧ＶＴＤとともに式（４）のような特性となる。さらに、閾値電圧ＶＴＤは、近似１次係数ＡＤ、近似２次係数ＢＤを含むので、定電流ＩＤも近似１次係数ＡＩと近似２次係数ＢＩを含む式で近似できる。ここでＩＤ０は、温度Ｔに依存しない定数である。
ＩＤ＝ＫＤ・（ＶＧ－ＶＴＤ）2≒ＩＤ０＋ＡＩ・Ｔ＋ＢＩ・Ｔ2・・・（４）
定電流ＩＤの温度に対する変動傾向は、図２に示すように近似１次係数ＡＩと近似２次係数ＢＩを含む勾配度を以って、温度に対して増加する第１の勾配の相関関係となる。
図１の電圧生成回路１０２は、さらに複数の電圧生成回路を含む。例えば、複数の電圧生成回路のうちの１つは、Ｐ型のゲート電極とＮ型のチャネル不純物領域を有し、閾値電圧が０Ｖ以上であるエンハンス型ＮＭＯＳトランジスタ１１Ａである。ここでエンハンス型ＮＭＯＳトランジスタ１１Ａのチャネル不純物領域の不純物濃度ＮＥは、デプレッション型ＮＭＯＳトランジスタ１０のチャネル不純物領域の不純物濃度ＮＤと同一の不純物濃度に設定している。また、不純物濃度ＮＥよりも不純物濃度が高いチャネル不純物領域を有するエンハンス型ＮＭＯＳトランジスタ１１Ｂと、不純物濃度が低いチャネル不純物領域を有するエンハンス型ＮＭＯＳトランジスタ１１Ｃがエンハンス型ＮＭＯＳトランジスタ１１Ａに直列に接続されている。エンハンス型ＮＭＯＳトランジスタ１１Ａ、１１Ｂ、１１Ｃの全てのゲートとエンハンス型ＮＭＯＳトランジスタ１１Ｃのドレインは、基準電圧端子３に接続され、全てのバックゲートは接地端子２に接続される。また、エンハンス型ＮＭＯＳトランジスタ１１Ｃのソースは、エンハンス型ＮＭＯＳトランジスタ１１Ｂのドレインに接続され、エンハンス型ＮＭＯＳトランジスタ１１Ｂのソースはエンハンス型ＮＭＯＳトランジスタ１１Ａのドレインに接続され、エンハンス型ＮＭＯＳトランジスタ１１Ａのソースは接地端子２に接続される。このような結線のエンハンス型ＮＭＯＳトランジスタ１１Ａがドレインから出力する出力電圧ＶＥAは、ゲート電圧をＶＧ、相互コンダクタンスをＫＥとすると、閾値電圧ＶＴＥとともに式（５）のような特性となる。ここでＶＥA０は、温度Ｔに依存しない定数である。
ＶＥA＝（ＩＥ／ＫＥ）1/2＋ＶＴＥ≒ＶＥA０＋ＡＶ・Ｔ＋ＢＶ・Ｔ2・・・（５）
エンハンス型ＮＭＯＳトランジスタ１１Ａ、１１Ｂ、１１Ｃが出力する出力電圧は、いずれも図３に示すように温度に対し負の勾配の相関関係を有し、図２に示す定電流ＩＤの正の勾配の相関関係に対し逆の勾配の温度変動を示す。さらに、エンハンス型ＮＭＯＳトランジスタ１１Ａ、１１Ｂ、１１Ｃは、それぞれ異なる不純物濃度のチャネル不純物領域を有しているので、その不純物濃度の高さによって異なる勾配度（近似２次係数ＢＩ）の温度変動を示す。
基準電圧発生装置１００においては、図２に示す勾配を有する定電流が図３に示す勾配を有する電圧生成回路１０２に入力されることによりそれぞれの勾配が相殺され、基準電圧Ｖｒｅｆの温度変動が抑制される構成となっている。
エンハンス型ＮＭＯＳトランジスタ１１Ｂ、１１Ｃのソースとドレインの間には、それぞれのＮＭＯＳトランジスタに対し並列となるように、ヒューズ１２Ｂ、１２Ｃが接続される。ヒューズ１２Ｂ、１２Ｃはレーザーや過電流などによって切断することが可能で、切断前は、ソースとドレイン間がヒューズによって電気的に短絡され、エンハンス型ＮＭＯＳトランジスタ１１Ｂ、１１Ｃの機能が停止されている。ヒューズ１２Ｂ、１２Ｃを任意に切断することにより、複数のエンハンス型ＮＭＯＳトランジスタから少なくとも１つのエンハンス型ＮＭＯＳトランジスタが選ばれ、機能させることができる。このように、ヒューズの接続・切断といった状態変更により、基準電圧端子３から出力される電圧は、エンハンス型ＮＭＯＳトランジスタ１１Ａ、１１Ｂ、１１Ｃのドレイン電圧ＶＥA、ＶＥB、ＶＥCのいずれか、もしくはそれらの和の電圧となる。そのため、基準電圧端子３から出力される基準電圧Ｖｒｅｆの温度特性もドレイン電圧ＶＥA、ＶＥB、ＶＥCが有する温度特性のいずれか、もしくはそれらの和に基づいた特性を示す。
次に、チャネル不純物領域の不純物濃度のばらつきと、それによる基準電圧発生装置が出力する基準電圧の温度変動の抑制方法の一例について説明する。
ゲート電極の極性が異なり、チャネル不純物領域の極性及び不純物濃度ＮＤ、ＮＥが同一であるデプレッション型ＮＭＯＳトランジスタ１０とエンハンス型ＮＭＯＳトランジスタ１１Ａを含む基準電圧発生装置１００が出力する基準電圧Ｖｒｅｆは、温度に対し図４のＶｒｅｆ０のような温度変動が抑制された特性となる。
製造ばらつきによって、不純物濃度ＮＤに対し不純物濃度ＮＥが高くなった場合、図１３における近似２次係数ＢＥ及びそれに基づく図３における近似２次係数ＢＶの影響が大きくなる。そのため、基準電圧Ｖｒｅｆは、図４に示すＶｒｅｆ２のような下方向に膨らんだ弧を描く特性となる。そこで、図１において不純物濃度ＮＥがエンハンス型ＮＭＯＳトランジスタ１１Ａよりも低く、温度に対する閾値電圧の近似２次係数が小さいエンハンス型ＮＭＯＳトランジスタ１１Ｃに並列に接続されたヒューズ１２Ｃを切断し、基準電圧ＶｒｅｆをＶＥA＋ＶＥCとすることで温度に対する近似２次係数を抑制する。
一方、製造ばらつきによって、不純物濃度ＮＤに対し不純物濃度ＮＥが低くなった場合、図１３における近似２次係数ＢＥ及びそれに基づく図３における近似２次係数ＢＶの影響が小さくなる。そのため、基準電圧Ｖｒｅｆは、図４に示すＶｒｅｆ１のような上方向に膨らんだ弧を描く特性となる。そこで、チャネル不純物濃度が高く、近似２次係数が大きいエンハンス型ＮＭＯＳトランジスタ１１Ｂに並列に接続されたヒューズ１２Ｂを切断し、基準電圧ＶｒｅｆをＶＥA＋ＶＥBとすることで温度に対する近似２次係数を抑制する。
以上のように、エンハンス型ＮＭＯＳトランジスタ１１Ａのチャネル不純物が製造ばらつきにより設定値からずれたとしても、温度特性の測定の後にそのずれの方向に応じてヒューズトリミングを行うことによりエンハンス型ＮＭＯＳトランジスタ１１Ｂ、１１Ｃのうちどちらかが選ばれ組み合わされる。それにより、チャネル不純物濃度の製造ばらつきにより発生する、基準電圧Ｖｒｅｆの温度に対する勾配度、特に近似２次係数を抑制することが出来る。また、第１の実施形態は、製造ばらつきに対し複数のエンハンス型ＮＭＯＳトランジスタを用意すればよく、特許文献１のように複数の単位基準電圧発生装置を用意する必要がないので基準電圧発生装置の小型化が実現できる。
ここでは、製造ばらつきによる基準電圧Ｖｒｅｆの温度変動を抑制するために、電圧生成回路において、異なる不純物濃度を有するエンハンス型ＮＭＯＳトランジスタを３つ設ける場合について説明したが、特に３つに限定されるものではない。例えば、チャネル不純物領域の不純物濃度が高いエンハンス型ＮＭＯＳトランジスタと、不純物濃度が低いエンハンス型ＮＭＯＳトランジスタの２つのみの組み合わせでも構わない。不純物濃度の製造ばらつきが発生しなかった場合は、直列接続した両者の温度特性を組み合わせて基準電圧の温度変動を抑制し、不純物濃度の製造ばらつきが発生した場合は、どちらかのエンハンス型ＮＭＯＳトランジスタを採用して基準電圧の温度変動を抑制することができる。
また、電圧生成回路内において、同じ不純物濃度ＮＥを有するエンハンス型ＮＭＯＳトランジスタが複数設けられていても構わない。基準電圧Ｖｒｅｆの温度変動はデプレッション型ＮＭＯＳトランジスタの温度変動とエンハンス型ＮＭＯＳトランジスタの温度変動のバランスで決まるので、そのバランスを取るためにどのような組み合わせでもよい。さらに、これまでエンハンス型ＮＭＯＳトランジスタの不純物濃度を変えることについて述べたが、定電流回路内の不純物濃度の異なるデプレッション型ＮＭＯＳを複数用意し、トリミングすることでも同様の効果が得られる。
なお、先に述べたように基準電圧の温度に対する近似１次係数については、特に詳細に説明は行わないが、式（４）のＫＤ、式（５）のＫＥといった相互コンダクタンス内に含まれるチャネルサイズ（チャネル長、チャネル幅）によって調整が可能である。このような方法を第１の実施形態に併用し、基準電圧Ｖｒｅｆの温度に対する近似１次係数、近似２次係数の調整を行い、温度変動を低減する事が可能である。
次に、デプレッション型ＮＭＯＳトランジスタとエンハンス型ＮＭＯＳトランジスタの構造に基づく温度変動のメカニズムについて説明する。
図５は、第１の実施形態の基準電圧発生装置１００を構成するデプレッション型ＮＭＯＳトランジスタ１０と、エンハンス型ＮＭＯＳトランジスタ１１Ａの構造を示す模式断面図である。各ＭＯＳトランジスタの端子の結線については省略している。
デプレッション型ＮＭＯＳトランジスタ１０は、Ｎ型の半導体基板４内のＰ型ウェル領域１０1内に形成された、Ｎ型のドレイン領域１０3と、Ｎ型のソース領域１０4と、不純物濃度ＮＤを有するＮ型のチャネル不純物領域１０6と、チャネル不純物領域１０6上に形成されたゲート絶縁膜１０2と、ゲート絶縁膜１０2上に形成されたＮ型のゲート電極１０5とで構成される。
ソース領域１０4及びドレイン領域１０3は、１×１０19／ｃｍ3以上の高濃度のＮ型（以下Ｎ＋型と称す）の不純物を含み、それぞれソース端子Ｓ１、ドレイン端子Ｄ１に接続されている。ゲート電極１０5の極性は、Ｎ＋型であり、ゲート端子Ｇ１に接続されている。不純物濃度ＮＤは５×１０16～１×１０18／ｃｍ3である。Ｐ型ウェル領域１０1を構成するＰ型の不純物濃度よりも不純物濃度ＮＤの方が濃いので、チャネル不純物領域１０6はＮ型化している。そのため、ゲート端子Ｇ１の電位が０Ｖでも、ドレイン電圧の印加に対してドレイン端子Ｄ１からソース端子Ｓ１に、チャネル不純物領域１０6を介してドレイン電流が流れる。バックゲート端子Ｂ１は、高濃度のＰ型不純物を含む領域（不図示）を介してＰ型ウェル領域１０1に接続される。
エンハンス型ＮＭＯＳトランジスタ１１Ａは、Ｎ型の半導体基板４内のＰ型ウェル領域１１1内に形成された、Ｎ型のドレイン領域１１3と、Ｎ型のソース領域１１4と、不純物濃度ＮＥを有するＮ型のチャネル不純物領域１１6と、チャネル不純物領域１１6上に形成されたゲート絶縁膜１１2と、ゲート絶縁膜１１2上に形成されたＰ型のゲート電極１１5とで構成される。
ソース領域１１4及びドレイン領域１１3は、Ｎ＋型の不純物を含み、それぞれソース端子Ｓ２、ドレイン端子Ｄ２に接続されている。バックゲート端子Ｂ２は、高濃度のＰ型不純物を含む領域（不図示）を介してＰ型ウェル領域１１1に接続される。
デプレッション型ＮＭＯＳトランジスタ１０とエンハンス型ＮＭＯＳトランジスタ１１Ａの閾値電圧は、ゲート電極とチャネル不純物領域のフェルミ準位の差に影響される。従ってゲート電極の極性を除き同一構造で構成されているデプレッション型ＮＭＯＳトランジスタ１０とエンハンス型ＮＭＯＳトランジスタ１１Ａの閾値電圧の差は、極性が異なる２つのゲート電極のフェルミ準位の差によって生み出さる。そして、デプレッション型ＮＭＯＳトランジスタ１０とエンハンス型ＮＭＯＳトランジスタ１１Ａの閾値電圧に基づく基準電圧Ｖｒｅｆ及びその温度変動もゲート電極のフェルミ準位の差で決まるので、チャネル不純物領域の不純物濃度に強く影響を受ける、温度に対する近似２次係数が抑制される。さらに第１の実施形態は、製造ばらつきにより基準電圧発生装置１００内の２つのＮＭＯＳトランジスタのチャネル不純物領域の不純物濃度が異なってしまい、基準電圧の温度変動、特に温度に対する近似２次係数が増大した場合においても、ヒューズが並列に設けられた複数の電圧生成回路をトリミングすることで、基準電圧Ｖｒｅｆの温度変動の抑制を実現している。
ところで、図２に示すように定電圧回路が出力する定電流ＩＤは、温度に対して単調増加となる傾向を示し、図３に示すように電圧生成回路が出力する出力電圧ＶＥAは、温度に対して単調減少となる傾向を示すとしている。しかし、式（４）に示す定電流ＩＤは、ＫＤの温度依存性の影響をも受けるので、設計条件によっては、温度に対する勾配が負の傾きの場合もある。その場合は、相互コンダクタンスＫＤ、ＫＥに含まれるチャネルサイズを調整して出力電圧ＶＥAを、温度に対する勾配が正の傾きとなるような設計が行われる。いずれにしても、基準電圧生成回路が出力する基準電圧の温度変動を抑制するために、定電流回路が出力する定電流が温度に対して第１の勾配の相関関係を有し、電圧生成回路が出力する出力電圧が温度に対して第１の勾配の相関関係とは逆の勾配の相関関係を取る事に変わりはない。
＜第２の実施形態＞
第１の実施形態においては、異なる極性のゲート電極を有するＮＭＯＳトランジスタを組み合わせた基準電圧発生装置が出力する基準電圧の温度変動の抑制について説明した。第２の実施形態の基準電圧発生装置は、Ｎ型もしくはＰ型などの単一極性のゲート電極を有するＮＭＯＳトランジスタを組み合わせた基準電圧発生装置において基準電圧の温度変動を抑制する。
図６は、本発明の第２の実施形態の基準電圧発生装置２００を示す回路図である。第２の実施形態の基準電圧発生装置２００は、電源端子１に接続され電源電圧ＶＤＤを供給された定電流回路２０１が、電圧生成回路２０２に対し電源電圧ＶＤＤに依存しない定電流を出力し、電圧生成回路２０２が、その定電流の値に基づいた基準電圧Ｖｒｅｆを基準電圧端子３から出力することは第１の実施形態と同様である。また、定電流回路２０１を構成するデプレッション型ＮＭＯＳトランジスタ２０、エンハンス型ＮＭＯＳトランジスタ２１Ａ、２１Ｂ、２１Ｃ及びヒューズ２２Ｂ、２２Ｃの結線についても第１の実施形態と変わるところはない。
第２の実施形態が第１の実施形態と異なる部分は、エンハンス型ＮＭＯＳトランジスタ２１Ａ、２１Ｂ、２１Ｃが、デプレッション型ＮＭＯＳトランジスタ２０と同じ極性の不純物を含むゲート電極を備え、デプレッション型ＮＭＯＳトランジスタ２０と異なる極性の不純物を含むチャネル不純物領域を備えることである。すなわち、デプレッション型ＮＭＯＳトランジスタ２０は、Ｎ＋型のゲート電極とＮ型のチャネル不純物領域を有し、エンハンス型ＮＭＯＳトランジスタ２１Ａ、２１Ｂ、２１Ｃは、Ｎ＋型のゲート電極とＰ型のチャネル不純物領域を有している。そのため、第２の実施形態におけるデプレッション型ＮＭＯＳトランジスタとエンハンス型ＮＭＯＳトランジスタの閾値電圧の違いは、チャネル不純物領域の極性と不純物濃度の違いにより生み出されている。
図７は、第２の実施形態の基準電圧発生装置２００を構成するデプレッション型ＮＭＯＳトランジスタ２０と、エンハンス型ＮＭＯＳトランジスタ２１Ａの構造を示す模式断面図である。各ＭＯＳトランジスタの端子Ｇ１、Ｇ２、Ｄ１、Ｄ２、Ｓ１、Ｓ２、Ｂ１、Ｂ２の結線については省略している。
デプレッション型ＮＭＯＳトランジスタ２０は、第１の実施形態と同様にＮ型の半導体基板４内のＰ型ウェル領域２０1、Ｎ＋型のドレイン領域２０3、Ｎ＋型のソース領域２０4、５×１０16～１×１０18／ｃｍ3の不純物濃度ＮＤを有するＮ型のチャネル不純物領域２０6、ゲート絶縁膜２０2、Ｎ＋型のゲート電極２０5とで構成される。
エンハンス型ＮＭＯＳトランジスタ２１Ａは、Ｎ型の半導体基板４内のＰ型ウェル領域２１1、Ｎ＋型のドレイン領域２１3、Ｎ＋型のソース領域２１4、ゲート絶縁膜２１2は第１の実施形態と同様である。一方、チャネル不純物領域２１6は、不純物濃度ＮＥが５×１０16～１×１０18／ｃｍ3のＰ型不純物からなり、不純物濃度ＮＤと実質的に同一の不純物濃度としている。また、ゲート電極２１5もデプレッション型ＮＭＯＳトランジスタ２０のゲート電極２０5と同じＮ＋型の不純物を有している。エンハンス型ＮＭＯＳトランジスタ２１Ａ、２１Ｂ、２１Ｃは、それぞれ異なる不純物濃度のチャネル不純物領域を有し、それぞれがドレインから出力する出力電圧は、全て温度に対しＩＤとは逆の勾配の相関関係であるものの、それぞれ異なる勾配度を有している。具体的には、エンハンス型ＮＭＯＳトランジスタ２１Ａのチャネル不純物領域の不純物濃度に対し、エンハンス型ＮＭＯＳトランジスタ２１Ｂのチャネル不純物領域の不純物濃度は高く、エンハンス型ＮＭＯＳトランジスタ２１Ｃのチャネル不純物領域の不純物濃度は低い。
ところで、デプレッション型ＮＭＯＳトランジスタのＮ型のチャネル不純物領域をＰ型ウェル領域内に形成する場合、不純物濃度ＮＤを安定的に保つためにＰ型ウェル領域の不純物濃度よりも半桁以上高い濃度の不純物で形成することが多い。そのため、従来技術においては、不純物濃度ＮＤは、同じ極性のゲート電極を有し同様のＰ型ウェル領域に形成されるエンハンス型ＮＭＯＳトランジスタの不純物濃度ＮＥよりも高くなる傾向にあった。しかしながら、既に説明したように、図１３で示すようなＢＥ、ＢＤで表される閾値電圧の温度に対する近似２次係数は、チャネル不純物領域の不純物濃度に依存する。従って、不純物濃度ＮＥよりも高い不純物濃度ＮＤを有するデプレッション型ＮＭＯＳトランジスタの閾値電圧の温度に対する近似２次係数が、エンハンス型ＮＭＯＳトランジスタの閾値電圧の温度に対する近似２次係数よりも大きくなっていた。それによって、基準電圧Ｖｒｅｆも、図１４に示すような温度に対して上方向に膨らむ弧を描く傾向にあった。第２の実施形態においては、２つのＮＭＯＳトランジスタの閾値電圧の温度に対する近似２次係数を一致させるために、従来よりも不純物濃度ＮＥを高くし、不純物濃度ＮＤ、ＮＥを実質的に同一としている。
ゲート電極の極性が同じで、チャネル不純物領域の不純物濃度が同一であるデプレッション型ＮＭＯＳトランジスタ２０とエンハンス型ＮＭＯＳトランジスタ２１Ａを含む基準電圧発生装置２００が出力する基準電圧Ｖｒｅｆは、温度に対し図４のＶｒｅｆ０のような温度変動が抑制された特性となる。そして、第２の実施形態においても、チャネル不純物領域の不純物濃度が基準電圧発生装置２００内でばらついたときに発生する基準電圧Ｖｒｅｆの温度変動も、第１の実施形態と同様にヒューズ２２Ｂ、２２Ｃの状態変更によって抑制する。
すなわち、不純物濃度ＮＤに対し、不純物濃度ＮＥが高くなった場合、不純物濃度がＮＥよりも低いチャネル不純物領域を有するエンハンス型ＮＭＯＳトランジスタ２１Ｃに並列に接続されたヒューズ２２Ｃを切断する。それによって、基準電圧Ｖｒｅｆの温度に対する近似２次係数を抑制し、図４のＶｒｅｆ２のように温度に対して下方向に膨らむような弧を描く温度変動をＶｒｅｆ０の傾向に近づける。
一方、不純物濃度ＮＤに対し、不純物濃度ＮＥが低くなった場合、不純物濃度がＮＥよりも高いチャネル不純物領域を有するエンハンス型ＮＭＯＳトランジスタ２１Ｂに並列に接続されたヒューズ２２Ｂを切断する。それによって、図４のＶｒｅｆ１のように温度に対して下方向に膨らむような弧を描く温度変動を同様にＶｒｅｆ０の傾向に近づける。
第２の実施形態においては、不純物濃度ＮＤと不純物濃度ＮＥを実質的に同一とする事で、基準電圧発生装置２００が出力する基準電圧Ｖｒｅｆの温度に対する近似２次係数を抑制する。さらに第２の実施形態は、製造ばらつきにより不純物濃度ＮＤ、ＮＥが異なり、基準電圧Ｖｒｅｆの温度に対する近似２次係数が増大する場合においても、ヒューズが並列に設けられた複数の電圧生成回路をトリミングすることで、基準電圧Ｖｒｅｆの温度変動を抑制できる。第２の実施形態の基準電圧発生装置２００は、２つの極性のゲート電極を形成する必要がなく、１つの極性のゲート電極で実現できるので、第１の実施形態に比べて製造工程の簡略化が容易に行える。
ここでも、基準電圧の温度に対する近似１次係数については、先に述べたように、式（４）のＫＤ、式（５）のＫＥといった相互コンダクタンス内に含まれるチャネルサイズでの調整が可能であり、第２の実施形態と併用しても構わない。
＜第３の実施形態＞
これまで、基準電圧の温度に対する近似２次係数を調整するための技術について説明してきた。第３の実施形態の基準電圧発生装置は、基準電圧の温度変動において、不純物濃度ばらつきに起因する近似１次係数の変動を抑制する。
図８は、本発明の第３の実施形態の基準電圧発生装置３００を示す回路図である。第３の実施形態の基準電圧発生装置３００は、電源端子１に接続され電源電圧ＶＤＤを供給された定電流回路３０１が、電圧生成回路２０２に対し電源電圧ＶＤＤに依存しない定電流を出力し、電圧生成回路３０２が、その定電流の値に基づいた基準電圧Ｖｒｅｆを、基準電圧端子３から出力することは第１の実施形態と同様である。また、定電流回路３０１を構成するデプレッション型ＮＭＯＳトランジスタ３０、エンハンス型ＮＭＯＳトランジスタ３１Ａ、３１Ｂ、３１Ｃ及びヒューズ３２Ｂ、３２Ｃの結線についても第１の実施形態と変わるところはない。
第３の実施形態が第１の実施形態と異なる部分は、電圧生成回路３０２を構成するエンハンス型ＮＭＯＳトランジスタ３１Ａ、３１Ｂ、３１Ｃのゲート電極が、それぞれデプレッション型ＮＭＯＳトランジスタ３０と異なる極性であり、さらにそれぞれ異なる不純物濃度を有することである。すなわち、Ｎ＋型のゲート電極を有するデプレッション型ＮＭＯＳトランジスタから出力される定電流が、温度に対して所定の近似１次係数を有する一方、Ｐ型で不純物濃度の異なるゲート電極を備えたエンハンス型ＮＭＯＳトランジスタ３１Ａ、３１Ｂ、３１Ｃがドレインから出力する出力電圧が、逆の傾きの近似１次係数であっておのおのが異なる値の近似１次係数を有している。そして、製造ばらつきによって基準電圧の温度に対する近似１次係数が変化しても、複数のエンハンス型ＮＭＯＳトランジスタから選ばれた少なくとも１つのエンハンス型ＮＭＯＳトランジスタを機能させることによって、基準電圧Ｖｒｅｆの温度に対する近似１次係数を低減し、温度変動を抑制することが可能となっている。
図９は、第３の実施形態の基準電圧発生装置３００を構成するデプレッション型ＮＭＯＳトランジスタ３０と、エンハンス型ＮＭＯＳトランジスタ３１Ａの構造を示す模式断面図である。各ＭＯＳトランジスタの端子Ｇ１、Ｇ２、Ｄ１、Ｄ２、Ｓ１、Ｓ２、Ｂ１、Ｂ２の結線については省略している。
デプレッション型ＮＭＯＳトランジスタ３０が、Ｎ型の半導体基板４内のＰ型ウェル領域３０1、Ｎ＋型のドレイン領域３０3、Ｎ＋型のソース領域３０4、５×１０16～１×１０18／ｃｍ3の不純物濃度ＮＤを有するＮ型のチャネル不純物領域３０6、ゲート絶縁膜３０2とで構成されることは、第１の実施形態と同様である。また、エンハンス型ＮＭＯＳトランジスタ３１Ａが、Ｎ型の半導体基板４内のＰ型ウェル領域３１1、Ｎ＋型のドレイン領域３１3、Ｎ＋型のソース領域３１4、５×１０16～１×１０18／ｃｍ3の不純物濃度ＮＥを有するＮ型のチャネル不純物領域３１6、ゲート絶縁膜３１2で構成されることも、第１の実施形態と同様である。
一方、エンハンス型ＮＭＯＳトランジスタ３１Ｂ、３１Ｃのチャネル不純物領域の不純物濃度は、第１の実施形態と異なり、全てエンハンス型ＮＭＯＳトランジスタ３１Ａのチャネル不純物領域の不純物濃度ＮＥと実質的に同一である。また、デプレッション型ＮＭＯＳトランジスタ３０のゲート電極３０5は、１×１０20／ｃｍ3程度の不純物濃度のＮ型不純物を有しているが、エンハンス型ＮＭＯＳトランジスタ３１Ａのゲート電極３１5は例えば１×１０19／ｃｍ3程度の不純物濃度のＰ型不純物を有している。図８におけるエンハンス型ＮＭＯＳトランジスタ３１Ｂのゲート電極は、エンハンス型ＮＭＯＳトランジスタ３１Ａのゲート電極の不純物濃度よりも高い不純物濃度を有し、例えば１×１０20／ｃｍ3程度の不純物濃度のＰ型不純物を有している。また、エンハンス型ＮＭＯＳトランジスタ３１Ｃのゲート電極は、エンハンス型ＮＭＯＳトランジスタ３１Ａのゲート電極の不純物濃度よりも低い不純物濃度を有し、例えば１×１０18／ｃｍ3程度の不純物濃度のＰ型不純物を有している。
次に、第３の実施形態の基準電圧発生装置３００が出力する基準電圧Ｖｒｅｆの温度に対する近似１次係数の変化について説明する。
一般に不純物が注入された半導体は、その不純物濃度に基づくフェルミ準位を有するが、温度の上昇によって価電子帯から伝導帯への電子の励起が増えると、そのフェルミ準位は真性フェルミ準位に近づくように変化する。図９のＮ＋型のゲート電極３０5とＰ型のゲート電極３１5のフェルミ準位も温度の上昇に従い真性フェルミ準位に近づく方向へ変化する。そのため、Ｎ型のゲート電極３０5を有するデプレッション型ＮＭＯＳトランジスタ３０の閾値電圧は上昇し、Ｐ型のゲート電極３１5を有するエンハンス型ＮＭＯＳトランジスタ３１Ａの閾値電圧は低下する。従って、図８の基準電圧発生装置３００が出力する基準電圧Ｖｒｅｆは、チャネルサイズ等の調整を行わなければ温度の上昇に従い低下するように変化する。但しこの場合、チャネル不純物領域のフェルミ準位の傾向と異なり、温度に対する近似１次係数に対し、近似２次係数は無視できるほど小さい。チャネル不純物領域のフェルミ準位の温度傾向において近似２次係数が支配的である理由は、半導体基板表面から深さ方向に向かうに従い、濃度変動が大きくそれに伴いフェルミ準位も低下するので、フェルミ準位の温度変動もその影響を受けているためと考えられる。一方、ゲート電極のフェルミ準位において温度に対し近似１次係数が支配的である理由は、ゲート電極の内部で不純物が均一に分布しているため、温度に対しフェルミ準位が線形に近い状態で温度変動していることが考えられる。
第３の実施形態はこのことを利用し、ゲート電極の不純物濃度のばらつきの影響など、基準電圧Ｖｒｅｆの温度に対する近似１次係数のばらつきを、複数のエンハンス型ＮＭＯＳトランジスタから選ばれた少なくとも１つのエンハンス型ＮＭＯＳトランジスタを機能させることによって抑制する。例えば、エンハンス型ＮＭＯＳトランジスタ３１Ａのゲート電極の不純物濃度が高くなった場合、エンハンス型ＮＭＯＳトランジスタ３１Ｃに並列に接続されたヒューズ３２Ｃを切断する。それによって、基準電圧Ｖｒｅｆの温度に対する近似１次係数が正の方向にシフトすることを抑制する。また、エンハンス型ＮＭＯＳトランジスタ３１Ａのゲート電極の不純物濃度が低くなった場合、エンハンス型ＮＭＯＳトランジスタ３１Ｂに並列に接続されたヒューズ３２Ｂを切断する。それによって、基準電圧Ｖｒｅｆの温度に対する近似１次係数が負の方向にシフトすることを抑制する。
第３の実施形態の基準電圧発生装置は、基準電圧の温度に対する近似１次係数の調整に対し、ＮＭＯＳトランジスタの相互コンダクタンスでの合わせこみを不要とする事が出来る。そのため、近似１次係数の調整のために過度にチャネルサイズが大きいＮＭＯＳトランジスタを搭載しておく必要がない。また、近似１次係数の調整も製造工程においてゲート電極への不純物注入量で制御可能となるので、設計変更や再作製の煩雑さを低減することができる。
第３の実施形態においては、電圧生成回路を構成する複数のエンハンス型ＮＭＯＳトランジスタのゲート電極の不純物濃度を変えているが、基準電圧の温度変動を抑制するために、不純物濃度のみの変更だけでなく不純物の極性を変えても構わない。
また、本発明については、上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更や組み合わせが可能であることは言うまでもない。
図１０は、第１の実施形態の変形例であり、チャネル不純物領域の不純物濃度が同じ２つのデプレッション型ＮＭＯＳトランジスタと、チャネル不純物領域の不純物濃度が異なるエンハンス型ＮＭＯＳトランジスタをそれぞれ２つ備えた基準電圧発生装置４００を示す回路図である。基準電圧発生装置４００が出力する基準電圧の温度変動は、異なるチャネル不純物領域の不純物濃度のエンハンス型ＮＭＯＳトランジスタの選択によって近似２次係数を調整し、同じ不純物濃度を有するデプレッション型ＮＭＯＳトランジスタもしくはエンハンス型ＮＭＯＳトランジスタの数の選択によって近似１次係数を調整することによって抑制可能である。
定電流回路４０１は、チャネル不純物領域の不純物濃度が同じデプレッション型ＮＭＯＳトランジスタ４０、４０Ｄを有する。デプレッション型ＮＭＯＳトランジスタ４０Ｄは、並列にヒューズ４２Ｄが接続されており、ヒューズ４２Ｄを切断すると定電流回路４０１を構成するデプレッション型ＮＭＯＳトランジスタ４０、４０Ｄが直列接続された回路として機能する。そのようにすると、定電流回路４０１を構成するデプレッション型ＮＭＯＳトランジスタが、デプレッション型ＮＭＯＳトランジスタ４０とデプレッション型ＮＭＯＳトランジスタ４０Ｄのそれぞれのチャネル長を足し合わせたＮＭＯＳトランジスタと実質的に等価となる。すなわち、デプレッション型ＮＭＯＳトランジスタ４０Ｄとヒューズ４２Ｄは、定電流回路４０１を構成するデプレッション型ＮＭＯＳトランジスタのチャネル長を調整するために設けられている。デプレッション型ＮＭＯＳトランジスタ４０、４０Ｄは互いにチャネル長が異なっていても同一でも構わない。
電圧生成回路４０２は、それぞれ所定のチャネル不純物領域の不純物濃度を有するエンハンス型ＮＭＯＳトランジスタ４１Ｂ１、４１Ｂ２と、所定の濃度とは異なるチャネル不純物領域の不純物濃度を有するエンハンス型ＮＭＯＳトランジスタ４１Ｃ１、４１Ｃ２とで構成される。エンハンス型ＮＭＯＳトランジスタ４１Ｂ１、４１Ｂ２のチャネル不純物領域の不純物濃度は、エンハンス型ＮＭＯＳトランジスタ４１Ｃ１、４１Ｃ２のチャネル不純物領域の不純物濃度よりも高い。エンハンス型ＮＭＯＳトランジスタ４１Ｂ１、４１Ｂ２の組み合わせ、エンハンス型ＮＭＯＳトランジスタ４１Ｃ１、４１Ｃ２の組み合わせはそれぞれ互いにチャネル長が異なっていても同一でも構わない。定電流回路４０１の場合と同様に、エンハンス型ＮＭＯＳトランジスタ４１Ｂ２、４１Ｃ２にはそれぞれ並列にヒューズ４２Ｂ２、４２Ｃ２が接続される。そしてそのヒューズ４２Ｂ２、４２Ｃ２を切断することによって、それぞれのチャネル不純物領域の不純物濃度を有するデプレッション型ＮＭＯＳトランジスタのチャネル長を等価的に長くする事が出来る。
以上のような構成の基準電圧発生装置４００においては、ヒューズ４２Ｂ２、ヒューズ４２Ｃ２、ヒューズ４２Ｄの接続の選択によってデプレッション型ＮＭＯＳトランジスタやエンハンス型ＮＭＯＳトランジスタの実質的なチャネル長の調整や、エンハンス型ＮＭＯＳトランジスタのチャネル不純物領域の不純物濃度調整が実現できる。これによって、基準電圧Ｖｒｅｆの温度変動における近似１次係数と近似２次係数をきめ細かく任意に調整することができる。
また、基準電圧の温度変動において、温度に対する近似２次係数の調整を第１の実施形態及び第２の実施形態で説明し、温度に対する近似１次係数の調整を第３の実施形態で説明した。そこで、基準電圧発生装置がそれらを適宜組み合わせて近似１次係数と近似２次係数を調整するような構成であっても構わない。
また、電圧生成回路４０２におけるエンハンス型ＮＭＯＳトランジスタのチャネル不純物の濃度は、同一半導体集積回路に搭載されているデジタル回路等で使用されているチャネル不純物領域と同一工程で形成してもよい。こうすることで、電圧生成回路４０２が複数の不純物濃度設定のチャネル不純物領域を有していても、製造工程の増加を抑制できる。
また、図１の基準電圧発生装置１００を構成する定電流回路１０１を、ゲートとソースを結線し、ゲート・ソース間電圧ＶＧを０Ｖとするデプレッション型ＮＭＯＳトランジスタ１０としているが、ゲート・ソース間電圧ＶＧが０Ｖである必要はない。すなわち、一定の電圧がゲートに入力され、定電流を出力するＭＯＳトランジスタを採用した定電流回路の構成であっても構わない。さらに、一定の電圧がゲートに入力されるのであれば、定電流回路を構成するＭＯＳトランジスタはデプレッション型である必要もない。また、同様の機能を果たすのであればＰＭＯＳトランジスタを利用しても構わない。また、デプレッション型ＮＭＯＳトランジスタ４０、４０Ｄのバックゲートは、基準電圧端子３に接続される必要もなく、例えば、接地端子２に接続されていても構わない。さらに、図１の基準電圧発生装置１００を構成する電圧生成回路１０２はエンハンス型を用いる場合が多いが、デプレッション型でも構わない。
また、図５においてデプレッション型ＮＭＯＳトランジスタ１０とエンハンス型ＮＭＯＳトランジスタ１１Ａを、Ｎ型の半導体基板４内の別々のＰ型ウェル領域１０1、１１1に形成する構成としていたが、同一のＰ型ウェル領域内やＰ型の半導体基板内に形成する構成としてもよい。
図１１は、第１の実施形態の別の変形例であり、定電流回路５０１と電圧生成回路５０２を直列接続せずに基準電圧Ｖｒｅｆを発生させる基準電圧発生装置５００を示す回路図である。このように、定電流回路５０１が出力する定電流を、２つのＰＭＯＳトランジスタ５５、５６を組み合わせて構成されるカレントミラー５０３を介して電圧生成回路５０２へ出力する回路構成であっても構わない。電圧生成回路５０２を構成するエンハンス型ＮＭＯＳトランジスタ５１Ａ、５１Ｂ、５１Ｃが直列に接続され、ヒューズ５２Ｂがエンハンス型ＮＭＯＳトランジスタ５１Ｂに、ヒューズ５２Ｃがエンハンス型ＮＭＯＳトランジスタ５１Ｃにそれぞれ並列に接続されることは第１の実施形態と同様である。一方、定電流回路５０１を構成するデプレッション型ＮＭＯＳトランジスタ５０のゲート、ソース及びバックゲートは、接地端子２へ接続されるようになる。そのため、図１１の基準電圧生成装置は、Ｐ型の半導体基板にも搭載が可能となる。
また、基準電圧Ｖｒｅｆの温度特性を調整するための手段として、ＭＯＳトランジスタのソースとドレインの間にレーザーや過電流で切断可能なヒューズを接続する場合について述べたが、過電流等で接続が可能なアンチヒューズであっても構わない。また、それらのヒューズの代わりに、切断や短絡といった状態変更を制御できる素子としてＭＯＳトランジスタなどのスイッチを接続することでも同じ効果が得られる。また、フォトマスクでメタル配線を変えることでも同じ効果が得られる。電圧生成回路を構成するＭＯＳトランジスタに並列に接続される素子、方法は、短絡や切断といった状態変更が可能であればどのような素子、方法であっても構わない。
また、基準電圧Ｖｒｅｆの温度変動を調整する要素として、電圧生成回路を構成するエンハンス型ＮＭＯＳトランジスタのゲート電極の極性やその不純物濃度、チャネル不純物領域の極性やその不純物濃度を例として説明したが、ゲート絶縁膜の厚さやＰ型ウェル領域の濃度を変えるという方法でもよい。すなわち、電圧生成回路が出力する出力電圧の温度に対する勾配を、定電流回路が出力する定電流の温度に対する勾配と逆の相関関係とし、その勾配度を変化させるのであればどのような要素を用いても構わない。
１ 電源端子
２ 接地端子
３ 基準電圧端子
４ 半導体基板
１０1、１１1、２０1、２１1、３０1、３１1 Ｐ型ウェル領域
１０2、１１2、２０2、２１2、３０2、３１2 ゲート絶縁膜
１０3、１１3、２０3、２１3、３０3、３１3 ドレイン領域
１０4、１１4、２０4、２１4、３０4、３１4 ソース領域
１０5、１１5、２０5、２１5、３０5、３１5 ゲート電極
１０6、１１6、２０6、２１6、３０6、３１6 チャネル不純物領域
１０、２０、３０、４０、４０Ｄ、５０、６０ デプレッション型ＮＭＯＳトランジスタ
１１Ａ、１１Ｂ、１１Ｃ、２１Ａ、２１Ｂ、２１Ｃ、３１Ａ、３１Ｂ、３１Ｃ、４１Ｂ１、４１Ｂ２、４１Ｃ１、４１Ｃ２、５１Ａ、５１Ｂ、５１Ｃ、６１ エンハンス型ＮＭＯＳトランジスタ
１２Ｂ、１２Ｃ、２２Ｂ、２２Ｃ、３２Ｂ、３２Ｃ、４２Ｂ２、４２Ｃ２、４２Ｄ、５２Ｂ、５２Ｃ ヒューズ
５５、５６ ＰＭＯＳトランジスタ
１０１、２０１、３０１、４０１、５０１、６０１ 定電流回路
１０２、２０２、３０２、４０２、５０２、６０２ 電圧生成回路
５０３ カレントミラー回路

Claims (5)

  1. 入力電圧に対して定電流を出力する定電流回路と、
    前記定電流回路に直列に接続され、前記定電流を入力電流として、前記入力電流に基づいた出力電圧を生成する複数の電圧生成回路と、
    を備える基準電圧発生装置であって、
    前記定電流回路は、ドレインから入力された前記入力電圧に基づいて、ソースから前記定電流を出力するデプレッション型ＭＯＳトランジスタを含み、
    前記定電流回路が出力する前記定電流は、温度変化に対して第１の勾配の相関関係を有し、
    前記電圧生成回路は、ドレインから入力された電流を前記入力電流とし、ドレインにおいて前記出力電圧を出力するエンハンス型ＭＯＳトランジスタを含み、
    前記エンハンス型ＭＯＳトランジスタは、異なる不純物濃度のチャネル不純物領域を有し、
    複数の前記電圧生成回路が出力する複数の前記出力電圧は、温度変化に対して前記第１の勾配の相関関係とは逆の第２の勾配の相関関係であっておのおのが異なる勾配度を有し、
    前記勾配度は、温度変化に対する近似１次係数と近似２次係数を含み、
    前記定電流と、複数の前記電圧生成回路から選ばれた少なくとも１つの前記電圧生成回路の前記出力電圧の和に基づいた基準電圧を発生することを特徴とする基準電圧発生装置。
  2. 複数の前記電圧生成回路は、並列にヒューズが接続された電圧生成回路を含み、
    前記出力電圧は、前記ヒューズの状態変更によって複数の前記電圧生成回路から選ばれた少なくとも１つの前記電圧生成回路によって生成される請求項１に記載の基準電圧発生装置。
  3. 複数の前記電圧生成回路は、ゲート電極が異なる極性もしくは異なる濃度の不純物を有するエンハンス型ＭＯＳトランジスタを含むことを特徴とする請求項１に記載の基準電圧発生装置。
  4. 複数の前記電圧生成回路は、異なるチャネルサイズを有するエンハンス型ＭＯＳトランジスタを含むことを特徴とする請求項１または３に記載の基準電圧発生装置。
  5. 前記定電流回路は、複数の異なるチャネルサイズを有するデプレッション型ＭＯＳトランジスタを含むことを特徴とする請求項１に記載の基準電圧発生装置。
JP2018232169A 2018-12-12 2018-12-12 基準電圧発生装置 Active JP7175172B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018232169A JP7175172B2 (ja) 2018-12-12 2018-12-12 基準電圧発生装置
TW108141853A TW202022527A (zh) 2018-12-12 2019-11-19 參考電壓產生裝置
US16/690,761 US10860046B2 (en) 2018-12-12 2019-11-21 Reference voltage generation device
KR1020190162723A KR20200072415A (ko) 2018-12-12 2019-12-09 기준 전압 발생 장치
CN201911273920.XA CN111309088B (zh) 2018-12-12 2019-12-12 基准电压产生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018232169A JP7175172B2 (ja) 2018-12-12 2018-12-12 基準電圧発生装置

Publications (2)

Publication Number Publication Date
JP2020095426A JP2020095426A (ja) 2020-06-18
JP7175172B2 true JP7175172B2 (ja) 2022-11-18

Family

ID=71071150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018232169A Active JP7175172B2 (ja) 2018-12-12 2018-12-12 基準電圧発生装置

Country Status (5)

Country Link
US (1) US10860046B2 (ja)
JP (1) JP7175172B2 (ja)
KR (1) KR20200072415A (ja)
CN (1) CN111309088B (ja)
TW (1) TW202022527A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11756950B2 (en) * 2021-01-14 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd Integrated circuit and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011198352A (ja) 2010-02-24 2011-10-06 Fuji Electric Co Ltd 基準電圧回路
JP2018173866A (ja) 2017-03-31 2018-11-08 エイブリック株式会社 基準電圧発生装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868416A (en) * 1987-12-15 1989-09-19 Gazelle Microcircuits, Inc. FET constant reference voltage generator
US4994688A (en) * 1988-05-25 1991-02-19 Hitachi Ltd. Semiconductor device having a reference voltage generating circuit
JP3318363B2 (ja) * 1992-09-02 2002-08-26 株式会社日立製作所 基準電圧発生回路
JP3783910B2 (ja) * 1998-07-16 2006-06-07 株式会社リコー 基準電圧源用半導体装置
JP3717388B2 (ja) * 2000-09-27 2005-11-16 株式会社リコー 基準電圧発生回路及びその出力値調整方法並びに電源装置
JP4859754B2 (ja) * 2007-05-28 2012-01-25 株式会社リコー 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路
JP5306094B2 (ja) * 2009-07-24 2013-10-02 セイコーインスツル株式会社 基準電圧回路及び電子機器
JP5533345B2 (ja) * 2009-12-25 2014-06-25 ミツミ電機株式会社 電流源回路及びそれを用いた遅延回路及び発振回路
CN201804292U (zh) * 2010-04-23 2011-04-20 比亚迪股份有限公司 基准电压产生电路
JP6289083B2 (ja) 2013-02-22 2018-03-07 エイブリック株式会社 基準電圧発生回路
CN105845688A (zh) * 2015-02-03 2016-08-10 精工半导体有限公司 半导体非易失性存储元件及其制造方法
CN110994547B (zh) * 2015-09-21 2022-04-01 西普托特技术有限责任公司 用于保护电路的单晶体管器件以及方法
JP7009033B2 (ja) * 2018-02-06 2022-01-25 エイブリック株式会社 基準電圧発生装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011198352A (ja) 2010-02-24 2011-10-06 Fuji Electric Co Ltd 基準電圧回路
JP2018173866A (ja) 2017-03-31 2018-11-08 エイブリック株式会社 基準電圧発生装置

Also Published As

Publication number Publication date
TW202022527A (zh) 2020-06-16
KR20200072415A (ko) 2020-06-22
CN111309088A (zh) 2020-06-19
US20200192412A1 (en) 2020-06-18
CN111309088B (zh) 2022-09-20
JP2020095426A (ja) 2020-06-18
US10860046B2 (en) 2020-12-08

Similar Documents

Publication Publication Date Title
KR102380616B1 (ko) 기준 전압 발생 장치
US5966005A (en) Low voltage self cascode current mirror
US8013588B2 (en) Reference voltage circuit
US10193444B1 (en) Reference voltage generator with adaptive voltage and integrated circuit chip
JP2008071245A (ja) 基準電流生成装置
KR102193804B1 (ko) 기준 전압 발생 회로
JP7175172B2 (ja) 基準電圧発生装置
KR102658160B1 (ko) 기준 전압 발생 장치
CN111090296B (zh) 基准电压电路及电源接通复位电路
US9317053B2 (en) Voltage regulator for a flash memory
JP4823829B2 (ja) 基準電圧発生回路
TWI667563B (zh) 電壓調節電路
TWI774491B (zh) 電壓調節裝置
US20240321877A1 (en) Reference Voltage Circuit
JP2014063288A (ja) 電流生成回路
JP2014067912A (ja) カレントミラー回路
JP2014072574A (ja) カレントミラー回路
JP2024104354A (ja) 基準電流回路
TWI395087B (zh) 與製程－電壓－溫度（ｐｖｔ）無關的電流控制振盪器
TW202431060A (zh) 基準電流電路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221108

R150 Certificate of patent or registration of utility model

Ref document number: 7175172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350