CN117394808B - 一种功率放大器 - Google Patents

Abstract

本发明涉及半导体领域，公开了一种功率放大器，包括：功率放大器芯片、第一级间匹配网络、封装基板，其中，功率放大器芯片和第一级间匹配网络设置在封装基板上；功率放大器芯片包括第一功率放大器单元和多个第二功率放大器单元，其中，第一功率放大器单元的输出端与第一级间匹配网络连接，多个第二功率放大器单元的输入端与第一级间匹配网络连接。本发明功率放大器芯片上设置有第一功率放大器单元和第二功率放大器单元，芯片上有源区的面积占比增大，提高晶圆利用率，同时使得芯片的尺寸减小，进而减小功率放大器的尺寸，并且还可以降低制作成本。将第一级间匹配网络设置在封装基板上，可以有多种匹配方式，提升设计灵活性，同时降低制作成本。

Description

一种功率放大器

技术领域

本发明涉及半导体领域，特别是涉及一种功率放大器。

背景技术

功率放大器（Power Amplifier，简称PA）可以对信号的功率进行放大。为了实现较高的增益和较低的损耗，可以使用多级功率放大器结构，在输入信号进入前级功率放大器，经过第一级放大后，通过级间匹配网络再作为输入信号进入后一级功率放大器，由此实现高增益、高功率的信号放大效果。

通常多级功率放大器结构是在封装基板上连接多颗功率放大器芯片。目前，功率放大器存在以下缺陷，第一，每颗功率放大器芯片上功率放大器单元的数量只有一个，芯片功能面积为功率放大器单元中有源区所在面积，其他无源区面积无法利用，导致晶圆面积浪费；第二，芯片上无源区面积占比较大，使得芯片尺寸大，导致占用的封装基板的面积大，不利于向小型化、集成化发展，同时增大成本；第三，晶圆在制造时每颗芯片需要分别切割，封装时每颗芯片都需要单独贴片及打线，也即封装基板上安装几个芯片就需要几次贴片和打线，导致成本增加；第四，传统MMIC（Monolithic Microwave Integrated Circuit，单片微波集成电路）结构匹配网络设置在芯片上，匹配网络在流片的过程制作完成，匹配网络唯一，不易调试更改，且在流片制作时成本高。

因此，如何解决上述技术问题应是本领域技术人员重点关注的。

发明内容

本发明的目的是提供一种功率放大器，以增大晶圆利用面积，缩小封装基板面积，降低制作成本。

为解决上述技术问题，本发明提供一种功率放大器，包括：

功率放大器芯片、第一级间匹配网络、封装基板，其中，所述功率放大器芯片和所述第一级间匹配网络设置在所述封装基板上；

所述功率放大器芯片包括第一功率放大器单元和多个第二功率放大器单元，其中，所述第一功率放大器单元的输出端与所述第一级间匹配网络连接，多个所述第二功率放大器单元的输入端与所述第一级间匹配网络连接。

可选的，所述功率放大器芯片还包括：

屏蔽结构，用于屏蔽所述第一功率放大器单元和所述第二功率放大器单元之间、所述第二功率放大器单元和所述第二功率放大器单元之间的信号，以及屏蔽外部信号。

可选的，所述屏蔽结构为金属屏蔽线，所述金属屏蔽线位于所述第一功率放大器单元中外延层的表面、所述第二功率放大器单元中外延层的表面，且所述金属屏蔽线接地。

可选的，所述金属屏蔽线通过金属连接线与源极电连接。

可选的，所述金属屏蔽线下方设有背通孔，所述背通孔的侧壁镀有金属层，所述金属屏蔽线与所述金属层之间电连接，所述金属层接地。

可选的，所述屏蔽结构为离子注入区，所述离子注入区位于所述第一功率放大器单元中外延层的内部、所述第二功率放大器单元中外延层的内部，所述离子注入区通过金属连接线与源极电连接。

可选的，所述第一功率放大器单元中源极的长度大于所述第一功率放大器单元中有源区的宽度，且小于所述第一功率放大器单元的宽度；所述第二功率放大器单元中源极的长度大于所述第二功率放大器单元中有源区的宽度，且小于所述第二功率放大器单元的宽度。

可选的，还包括：第二级间匹配网络和多个第三功率放大器单元，所述第二功率放大器单元的输出端与所述第二级间匹配网络连接，所述第三功率放大器单元的输入端与所述第二级间匹配网络连接。

可选的，还包括：输入匹配网络和输出匹配网络，所述第一功率放大器单元的输入端与所述输入匹配网络连接，所述第二功率放大器单元的输出端与所述输出匹配网络连接。

可选的，多个所述第二功率放大器单元均位于所述第一功率放大器单元的同一侧，且所述第一功率放大器单元的输出端与所述第二功率放大器单元的输入端位于同一侧。

可选的，所述第一功率放大器单元位于两个所述第二功率放大器单元之间，且所述第一功率放大器单元的输出端与所述第二功率放大器单元的输入端位于同一侧。

可选的，所述第一功率放大器单元和多个所述第二功率放大器单元的外延层结构相同。

本发明所提供的一种功率放大器，包括：功率放大器芯片、第一级间匹配网络、封装基板，其中，所述功率放大器芯片和所述第一级间匹配网络设置在所述封装基板上；所述功率放大器芯片包括第一功率放大器单元和多个第二功率放大器单元，其中，所述第一功率放大器单元的输出端与所述第一级间匹配网络连接，多个所述第二功率放大器单元的输入端与所述第一级间匹配网络连接。

可见，本发明功率放大器中功率放大器芯片上设置有第一功率放大器单元和多个第二功率放大器单元，功率放大器芯片上有源区面积等于第一功率放大器单元和各个第二功率放大器单元中有源区面积之和，芯片上有源区的面积占比增大，提高晶圆利用率，同时，还可以减少芯片上无源区的面积，使得功率放大器芯片的尺寸减小，从而降低对封装基板的占用面积，进而减小功率放大器的尺寸；并且，还可以将芯片的切割次数减少，减少贴片和打线的次数，降低制作成本。另外，本发明中将第一级间匹配网络设置在封装基板上，第一级间匹配网络可以在芯片流片之后进行制作，可以有多种匹配方式，提升设计灵活性，与传统MMIC结构相比，降低匹配网络制作成本。

附图说明

为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中功率放大器示意图；

图2为本发明实施例所提供的一种功率放大器示意图一；

图3为本发明实施例所提供的一种功率放大器示意图二；

图4为本发明实施例中第一功率放大器单元和第二功率放大器单元的源极截面示意图；

图5为本发明实施例中第一功率放大器单元和第二功率放大器单元的俯视图一；

图6为本发明实施例中功率放大器芯片上有源区的分布示意图一；

图7为本发明实施例所提供的一种功率放大器示意图三；

图8为本发明实施例所提供的一种功率放大器示意图四；

图9为本发明实施例所提供的一种金属屏蔽线与源极电连接的截面示意图一；

图10为图9所示金属屏蔽线与源极电连接的俯视示意图；

图11为本发明实施例所提供的一种金属屏蔽线与源极电连接的截面示意图二；

图12为本发明实施例所提供的一种离子注入区与源极电连接的截面示意图；

图13为图12所示金属屏蔽线与源极电连接的俯视示意图；

图14为本发明实施例中功率放大器芯片上有源区的分布示意图二；

图15为本发明实施例中第一功率放大器单元和第二功率放大器单元的平面示意图俯视图二；

图中，1、输入匹配网络部，2、级间匹配网络，3、输出匹配网络部，4、第二级功率放大器芯片，5、第一级功率放大器芯片，6、封装基板，7、功率放大器芯片，8、第一级间匹配网络，9、输入匹配网络，10、输出匹配网络，11、衬底，12、外延层，13、金属层，14、背通孔，15、二维电子气（2DEG），16、源极，17、栅极，18、漏极，19、有源区，20、金属屏蔽线，21、金属连接线，22、离子注入区，71、第一功率放大器单元，72、第二功率放大器单元，121、GaN层，122、AlGaN层。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

目前的功率放大器示意图如图1所示，输入信号经过输入匹配网络部1进入第一级功率放大器芯片5，进行第一级信号放大，然后经过级间匹配网络2后，再作为输入信号进入第二级功率放大器芯片4，进行第二级信号放大，经过输出匹配网络部3后输出。

正如背景技术部分所述，目前的功率放大器中，每颗功率放大器芯片上功率放大器单元的数量只有一个存在晶圆面积浪费、尺寸大、制作成本高的缺陷，而传统MMIC输入匹配网络、级间匹配网络、输出匹配网络设置在芯片上，存在设计灵活性差、制作成本高的缺陷。

有鉴于此，本发明提供了一种功率放大器，请参考图2至图6，包括：

功率放大器芯片7、第一级间匹配网络8、封装基板6，其中，所述功率放大器芯片7和所述第一级间匹配网络8设置在所述封装基板6上；

所述功率放大器芯片7包括第一功率放大器单元71和多个第二功率放大器单元72，其中，所述第一功率放大器单元71的输出端与所述第一级间匹配网络8连接，多个所述第二功率放大器单元72的输入端与所述第一级间匹配网络8连接。

本发明中功率放大器可以对射频信号进行放大，是一种混合集成功率放大器。

封装基板6包括但不限于金属陶瓷管、QFN（Quad Flat No-lead Package，方形扁平无引脚封装）/DFN（Dual Flat No-Lead，双边扁平无引脚封装）管壳、或者是LGA（LandGrid Array，栅格阵列封装）基板。

第二功率放大器单元72的数量至少为两个。

作为一种可实施方式，功率放大器还包括：输入匹配网络9和输出匹配网络10，所述第一功率放大器单元71的输入端与所述输入匹配网络9连接，所述第二功率放大器单元72的输出端与所述输出匹配网络10连接。

第一功率放大器单元71与输入匹配网络9、级间匹配网络之间可以通过金键合线连接，第二功率放大器单元72与第一级间匹配网络8、输出匹配网络10之间可以通过金键合线连接。

输入匹配网络9和输出匹配网络10设于封装基板6上，输入信号经过输入匹配网络9进入第一功率放大器单元71，进行第一次信号放大，然后经过第一级间匹配网络8后，再作为输入信号进入第二功率放大器单元72进行第二次信号放大，经过输出匹配网络10后输出。

第一级间匹配网络8、输入匹配网络9和输出匹配网络10均设于封装基板6上，可以在芯片流片之后进行制作，可以有多种匹配方式，提升设计灵活性，同时与MMIC相比，匹配网络制作成本降低。

需要指出的是，本发明中对第一级间匹配网络8、输入匹配网络9和输出匹配网络10的结构不做具体限定，可自行设置。例如，第一级间匹配网络8、输入匹配网络9和输出匹配网络10可以包括集总电阻、集总电容、集总电感、微带线、功分器等射频/微波元件的网络，或者为IPD（Integrated Passive Device，集成无源器件）的电阻、电容、电感、微带线、功分器等元件构成的网络，或者是LGA基板和匹配元件构成的混合匹配网络，其中，匹配元件包括电阻、电容、电感等。

第一级间匹配网络8、输入匹配网络9和输出匹配网络10作用是对第一功率放大器单元71、第二功率放大器单元72进行射频信号匹配。输入匹配网络9作用是驱动级输入匹配，保障射频性能能够有效传输到驱动级；第一级间匹配网络8作用是实现驱动级输出功率、效率匹配，同时也实现末级输入匹配；输出匹配网络10用于末级功率、效率匹配。

第一功率放大器单元71和第二功率放大器单元72可以为HEMT（High ElectronMobility Transistor，高电子迁移率晶体管）器件，截面示意图如图4所示，包括衬底11、外延层12、位于外延层12中的二维电子气（2DEG）15、栅极17、漏极18、位于顶部外延层12表面的源极16、位于源极16下方的背通孔14、位于背通孔14侧壁以及衬底11下表面的金属层13。其中，衬底11的材料可以是SiC、Si、蓝宝石等，外延层12中形成异质结，在压电极化和自发激化作用下产生二维电子气（2DEG）15，源极16通过背通孔14接地，器件封装后接地，背通孔14贯穿衬底11和外延层12。外延层12的外延生长方法可以MOCVD（Metal Organic ChemicalVapor Deposition，金属有机化合物化学气相沉淀）或MBE（Molecular Beam Epitaxy，分子束外延）。

作为一种可实施方式，所述第一功率放大器单元71和多个所述第二功率放大器单元72的外延层12结构相同，使得芯片制程一致，根据产品需求设计不同结构尺寸，多个器件单元一次流片即可完成。例如，第一功率放大器单元71和第二功率放大器单元72的外延层12包括GaN层121和AlGaN层122，GaN层121和AlGaN层122构成异质结。

第一功率放大器单元71和第二功率放大器单元72俯视图如图5所示，图中G表示栅极（gate），S表示源极（source），D表示漏极（drain），有源区19外均使用离子注入隔离工艺进行注入，第一功率放大器单元71和第二功率放大器单元72中的各个源极16通过背通孔14连接，源极16位于有源区19的两侧，栅极17和漏极18各位于有源区19的一侧。源极16、栅极17和漏极18可以采用电子束蒸发制作，经过退火，形成欧姆接触。欧姆金属材料可以是Ti/Al/Ni/Au，Ti/Pt/Au等。

为了避免发生第二功率放大器单元72和第一功率放大器单元71的有源区19之间的信号串扰，作为一种可实施方式，如图2所示，多个所述第二功率放大器单元72均位于所述第一功率放大器单元71的同一侧，且所述第一功率放大器单元71的输出端与所述第二功率放大器单元72的输入端位于同一侧。图2中，第二功率放大器单元72均位于第一功率放大器单元71的上方，当然，第二功率放大器单元72还可以均位于第一功率放大器单元71的下方。作为另一种可实施方式，如图3所示，所述第一功率放大器单元71位于两个所述第二功率放大器单元72之间，且所述第一功率放大器单元71的输出端与所述第二功率放大器单元72的输入端位于同一侧。

在图2和图3中，信号从输入功率放大器到最终输出功率放大器，信号的传输路径没有交叉，所以可以避免信号串扰。

对于图2和图3，第一功率放大器单元71和第二功率放大器单元72的有源区19呈纵向排列，如图6所示。对于图2所示结构，图6中上面两个有源区19为第二功率放大器单元72的有源区19，最下面的有源区19为第一功率放大器单元71的有源区19；对于图5所示结构，中间的有源区19为第一功率放大器单元71的有源区19；两侧的有源区19为第二功率放大器单元72的有源区19。

本实施例功率放大器中功率放大器芯片7上设置有第一功率放大器单元71和多个第二功率放大器单元72，功率放大器芯片7上有源区19面积等于第一功率放大器单元71和各个第二功率放大器单元72中有源区19面积之和，芯片上有源区19的面积占比增大，提高晶圆利用率，同时，还可以减少芯片上无源区的面积，使得功率放大器芯片7的尺寸减小，从而降低对封装基板6的占用面积，从而减小功率放大器的尺寸；并且，还可以将芯片的切割次数减少，减少贴片和打线的次数，降低制作成本。另外，本发明中将第一级间匹配网络8设置在封装基板6上，第一级间匹配网络8可以在芯片流片之后进行制作，可以有多种匹配方式，提升设计灵活性，同时降低第一级间匹配网络8制作成本。

为了屏蔽第一功率放大器单元71和第二功率放大器单元72的有源区19之间的信号串扰和外部的信号干扰，在上述实施例的基础上，在本发明的一个实施例中，所述功率放大器芯片7还可以包括：

屏蔽结构，用于屏蔽所述第一功率放大器单元71和所述第二功率放大器单元72之间、所述第二功率放大器单元72和所述第二功率放大器单元72之间的信号，以及屏蔽外部信号。

本实施例中对屏蔽结构不做具体限定，可自行设置。下面介绍几种不同的屏蔽结构。

作为一种可实施方式，所述屏蔽结构为金属屏蔽线20，所述金属屏蔽线20位于所述第一功率放大器单元71中外延层12的表面、所述第二功率放大器单元72中外延层12的表面，且所述金属屏蔽线20接地。

第一功率放大器单元71的有源区19、第二功率放大器单元72的有源区19之间通过金属接地隔离。

金属屏蔽线20的材料可以和芯片制程中所用金属相同，金属屏蔽线20的材料可以是Ti/Al/Ni/Au，Ti/Al/Ti，Ta/Al/Ta，Ti/Pt/Au等，可以通过电子束蒸发等工艺制备。

对于图2所示的结构，金属屏蔽线20位于第一功率放大器单元71和第二功率放大器单元72之间以及两个第二功率放大器单元72之间，如图7所示。

对于图5所示的结构，金属屏蔽线20位于第一功率放大器单元71和第二功率放大器单元72之间，如图8所示。

需要指出的是，本发明中对金属屏蔽线20接地的方式不做限定，可自行设置。例如，所述金属屏蔽线20通过金属连接线21与源极16电连接，如图9和图10所示。或者，所述金属屏蔽线20下方设有背通孔14，所述背通孔14的侧壁镀有金属层13，所述金属屏蔽线20与所述金属层13之间电连接，所述金属层13接地，如图11所示。

当金属屏蔽线20通过金属连接线21与源极16电连接时，金属连接线21可以分别连接在两个不同的源极16上，如图10所示，也可以连接在同一个源极16上，均在本发明的保护范围内。

作为另一种可实施方式，请参考图12和图13，所述屏蔽结构为离子注入区22，所述离子注入区22位于所述第一功率放大器单元71中外延层12的内部、所述第二功率放大器单元72中外延层12的内部，所述离子注入区22通过金属连接线21与源极16电连接。

离子注入区22位于功率放大器芯片7上，且在第一功率放大器单元71和第二功率放大单元的有源区19之间。

离子注入区22由向外延层12中注入离子形成，注入离子可以为Si离子，离子注入后在表面形成低电阻区域，并通过金属连接线21与源极16连接后，实现信号屏蔽隔离。

离子注入区22与源极16连接时，离子注入区22可以分别连接在两个不同的源极16上，如图13所示，也可以连接在同一个源极16上，均在本发明的保护范围内。

为了屏蔽第一功率放大器单元71和第二功率放大器单元72的有源区19之间的信号串扰和外部的信号干扰，在上述实施例的基础上，在本发明的一个实施例中，所述第一功率放大器单元71中源极16的长度L大于所述第一功率放大器单元71中有源区19的宽度W2，且小于所述第一功率放大器单元71的宽度W1；所述第二功率放大器单元72中源极16的长度L大于所述第二功率放大器单元72中有源区19的宽度W2，且小于所述第二功率放大器单元72的宽度W1。

第一功率放大器单元71和第二功率放大器单元72的有源区19呈横向排布，如图14所示，也可以呈纵向排布。第一功率放大器单元71和第二功率放大器单元72的俯视图如图15所示，图中G表示栅极（gate），S表示源极（source），D表示漏极（drain），源极16分布在有源区19的两侧，呈长条状，长度比较长，源极16在连接有源区19的同时，也具有隔离信号的作用，可以充分利用器件结构，进一步缩小芯片尺寸。

在上述任一实施例的基础上，在本发明的一个实施例中，功率放大器还可以包括：第二级间匹配网络和多个第三功率放大器单元，所述第二功率放大器单元72的输出端与所述第二级间匹配网络连接，所述第三功率放大器单元的输入端与所述第二级间匹配网络连接。

本实施例中第二功率放大器单元72输出的信号进入第二级间匹配网络，经过第二级间匹配网络后，再作为输入信号进入第三功率放大器单元进行第三次信号放大，经过输出匹配网络10后输出功率放大器。

需要说明的是，还可以根据需要设置更多级的功率放大器单元，例如，第四功率放大器单元、第五功率放大器单元等等。每增加一级功率放大器单元，再增加一个级间匹配网络。

综上所述，本发明中的功率放大器具有以下优势：

第一，一个功率放大器芯片上集成有多个功率放大器单元，可以提高晶圆利用率，同时减少芯片上无源区的面积，使得功率放大器芯片的尺寸减小，从而降低对封装基板的占用面积，进而减小功率放大器的尺寸；将芯片的切割次数减少，减少贴片和打线的次数，降低制作成本；

第二，功率放大器芯片上各个功率放大器单元外延层的结构相同，芯片制程工艺一致，可根据产品需求设计不同结构尺寸，多个功率放大器单元一次流片即可完成；

第三，在相邻功率放大器单元的有源区之间设置金属屏蔽线或者离子注入区进行信号屏蔽，消除各个功率放大器单元之间的信号干扰；

第四，将源极的长度加长，利用连接2DEG的源极形成屏蔽线，充分利用器件结构，缩小芯片面积；

第五，将所有的匹配网络（级间匹配网络、输入匹配网络、输出匹配网络）设置在封装基板上，与纯MMIC（Monolithic Microwave Integrated Circuit，单片微波集成电路）相比，设计更灵活，成本更低。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。

以上对本发明所提供的功率放大器进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (11)

1.一种功率放大器，其特征在于，包括：

功率放大器芯片（7）、第一级间匹配网络（8）、封装基板（6），其中，所述功率放大器芯片（7）和所述第一级间匹配网络（8）设置在所述封装基板（6）上；

所述功率放大器芯片（7）包括第一功率放大器单元（71）和多个第二功率放大器单元（72），其中，所述第一功率放大器单元（71）的输出端与所述第一级间匹配网络（8）连接，多个所述第二功率放大器单元（72）的输入端与所述第一级间匹配网络（8）连接；

所述第一功率放大器单元（71）中源极（16）的长度大于所述第一功率放大器单元（71）中有源区（19）的宽度，且小于所述第一功率放大器单元（71）的宽度；所述第二功率放大器单元（72）中源极（16）的长度大于所述第二功率放大器单元（72）中有源区（19）的宽度，且小于所述第二功率放大器单元（72）的宽度。

2.如权利要求1所述的功率放大器，其特征在于，所述功率放大器芯片（7）还包括：

屏蔽结构，用于屏蔽所述第一功率放大器单元（71）和所述第二功率放大器单元（72）之间、所述第二功率放大器单元（72）和所述第二功率放大器单元（72）之间的信号，以及屏蔽外部信号。

3.如权利要求2所述的功率放大器，其特征在于，所述屏蔽结构为金属屏蔽线（20），所述金属屏蔽线（20）位于所述第一功率放大器单元（71）中外延层（12）的表面、所述第二功率放大器单元（72）中外延层（12）的表面，且所述金属屏蔽线（20）接地。

4.如权利要求3所述的功率放大器，其特征在于，所述金属屏蔽线（20）通过金属连接线（21）与源极（16）电连接。

5.如权利要求3所述的功率放大器，其特征在于，所述金属屏蔽线（20）下方设有背通孔（14），所述背通孔（14）的侧壁镀有金属层（13），所述金属屏蔽线（20）与所述金属层（13）之间电连接，所述金属层（13）接地。

6.如权利要求2所述的功率放大器，其特征在于，所述屏蔽结构为离子注入区（22），所述离子注入区（22）位于所述第一功率放大器单元（71）中外延层（12）的内部、所述第二功率放大器单元（72）中外延层（12）的内部，所述离子注入区（22）通过金属连接线（21）与源极（16）电连接。

7.如权利要求1所述的功率放大器，其特征在于，还包括：第二级间匹配网络和多个第三功率放大器单元，所述第二功率放大器单元（72）的输出端与所述第二级间匹配网络连接，所述第三功率放大器单元的输入端与所述第二级间匹配网络连接。

8.如权利要求1所述的功率放大器，其特征在于，还包括：输入匹配网络（9）和输出匹配网络（10），所述第一功率放大器单元（71）的输入端与所述输入匹配网络（9）连接，所述第二功率放大器单元（72）的输出端与所述输出匹配网络（10）连接。

9.如权利要求1所述的功率放大器，其特征在于，多个所述第二功率放大器单元（72）均位于所述第一功率放大器单元（71）的同一侧，且所述第一功率放大器单元（71）的输出端与所述第二功率放大器单元（72）的输入端位于同一侧。

10.如权利要求1所述的功率放大器，其特征在于，所述第一功率放大器单元（71）位于两个所述第二功率放大器单元（72）之间，且所述第一功率放大器单元（71）的输出端与所述第二功率放大器单元（72）的输入端位于同一侧。

11.如权利要求1至10任一项所述的功率放大器，其特征在于，所述第一功率放大器单元（71）和多个所述第二功率放大器单元（72）的外延层（12）结构相同。