JP5000292B2 - シリアル伝送出力装置 - Google Patents
シリアル伝送出力装置 Download PDFInfo
- Publication number
- JP5000292B2 JP5000292B2 JP2006356110A JP2006356110A JP5000292B2 JP 5000292 B2 JP5000292 B2 JP 5000292B2 JP 2006356110 A JP2006356110 A JP 2006356110A JP 2006356110 A JP2006356110 A JP 2006356110A JP 5000292 B2 JP5000292 B2 JP 5000292B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- output circuit
- impedance control
- mos transistor
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
Description
図1は、実施の形態1に係る高速シリアル伝送出力装置の構成例を示す図である。図1に示す高速シリアル伝送出力装置は、インピーダンス制御電圧nおよびインピーダンス制御電圧pを生成するインピーダンス制御電圧生成手段100と、入力される2値データとインピーダンス制御電圧n、pとに基づいて、インピーダンス制御データを生成するアッテネート手段200と、インピーダンス制御電圧p、nが入力され、出力インピーダンスを伝送路の特性インピーダンスに整合してデータを出力する出力回路300と、を備えている。ここで、アッテネート手段200は、ハイレベルの電圧値が電源電圧レベル(Vdd)よりも低く、かつ、ローレベルの電圧値がグランドレベル(GND)より高いインピーダンス制御データを出力回路300に出力する。
図2は、実施の形態2に係る高速シリアル伝送出力装置の構成例を示す図である。図2において、図1と同等機能を有する部位には同一符号を付してある。実施の形態2では、図2に示すように、出力回路300を、出力回路1と、当該出力回路1に対して並列に接続された出力回路2と備えた構成としたものである。
図3は、実施の形態3に係る、LSI間や回路ブロック間の複数の送信系401,402と受信系407,408を示す。送信系401,402と受信系407,408の間は、特定のインピーダンスを持つ伝送路403〜406で接続されている。伝送路403〜406は、すべて同一構成で同様の特性インピーダンスを有し、また、送信系401,402、受信系407,408は、同様な構成となっているので、以下、送信系401についてのみ説明する。
図6は、実施の形態4に係る高速シリアル伝送出力装置の構成を示す図である。実施の形態4に係る高速シリアル伝送出力装置は、図6に示すように、インピーダンス制御電圧生成手段100と、データが入力されインピーダンス整合をしてデータを出力する出力回路300とを備えている。
図7は、実施の形態5に係る高速シリアル伝送出力装置の構成を示す図であり、インピーダンス整合回路と5ビットのDAC(ディジタルアナログコンバータ)の回路図を示している。
図10は、実施の形態6に係る高速シリアル伝送出力装置を示す図であり、差動の入出力部を有する高速シリアル伝送装置を示している。図10に示す高速シリアル伝送出力装置は、インピーダンス制御電圧生成手段100と、インピーダンス整合機能を有する出力回路3と、Tr/Tfを改善するための出力回路4から構成される出力回路300a、300bとを備えている。出力回路300aと300bの構成は同様である。
200 アッテネート手段
300 出力回路
Claims (9)
- 2つのインピーダンス制御電圧を生成するインピーダンス制御電圧生成手段と、
入力される2値のデータと2つの前記インピーダンス制御電圧とに基づいて、前記2値のデータが一方の値のとき2つの前記インピーダンス制御電圧のうち一方の値となり、前記2値のデータが他方の値のとき2つの前記インピーダンス制御電圧のうち他方の値となる、2値のインピーダンス制御データを生成するアッテネート手段と、
前記インピーダンス制御データが入力され、出力インピーダンスを伝送路の特性インピーダンスに整合してデータを出力する出力回路と、
を備えることを特徴とするシリアル伝送出力装置。 - 前記出力回路は、前記インピーダンス制御データから出力インピーダンスを伝送路の特性インピーダンスに整合してデータを出力する出力回路1を有し、
前記出力回路1は、
前記インピーダンス制御データが入力される出力回路pと、
前記インピーダンス制御データが入力され、前記出力回路pと出力を共有する出力回路nを備え、
前記出力回路pは、
前記インピーダンス制御データが入力されるp−MOSトランジスタと、当該p−MOSトランジスタに直列に接続された抵抗デバイスとを備え、
前記出力回路nは、
前記インピーダンス制御データが入力されるn−MOSトランジスタと、当該n−MOSトランジスタに直列に接続された抵抗デバイスとを備えたことを特徴とする請求項1に記載のシリアル伝送出力装置。 - 前記出力回路は、さらに、前記出力回路1と出力を共有する出力回路2を有し、
前記出力回路2は、
前記インピーダンス制御データが入力される出力回路2pと、
前記インピーダンス制御データが入力され前記出力回路2pと出力を共有する出力回路2nと、を備え、
前記出力回路2pは、
前記インピーダンス制御データが入力されるp−MOSトランジスタと、当該p−MOSトランジスタに直列に接続されたキャパシタとを備え、
前記出力回路2nは、
前記インピーダンス制御データが入力されるn−MOSトランジスタと、当該n−MOSトランジスタに直列に接続されたキャパシタを備えたことを特徴とする請求項1に記載のシリアル伝送出力装置。 - 前記インピーダンス制御電圧生成手段は、
前記出力回路pと同様の構成をした模擬出力部pと、
模擬出力部pに直列接続された電流源pと、
前記模擬出力部pの出力電圧と基準値を比較した結果が等しくなるようなインピーダンス制御電圧pを、前記模擬出力部pおよび前記アッテネート手段に出力する比較制御手段pと、
前記出力回路nと同様の構成をした模擬出力部nと、
模擬出力部nに直列接続された電流源nと、
前記模擬出力部nの出力電圧と基準値を比較した結果が等しくなるようなインピーダンス制御電圧nを、前記模擬出力部nおよび前記アッテネート手段に出力する比較制御手段nと、
を備えたことを特徴とする請求項2または請求項3に記載のシリアル伝送出力装置。 - インピーダンス制御電圧を生成するインピーダンス制御電圧生成手段と、
2値のデータが入力され、前記インピーダンス制御電圧から出力インピーダンスを伝送路の特性インピーダンスに整合してデータを出力する出力回路3と、
前記2値のデータが入力され前記出力回路3と出力を共有する出力回路4と、を備え、 出力回路4は、
前記2値のデータが入力される出力回路4pと、前記2値のデータが入力され前記出力回路4pと出力を共有する出力回路4nとを備え、
前記出力回路4pは、
前記2値のデータが入力されるp−MOSトランジスタと、当該p−MOSトランジスタに直列に接続されたキャパシタを備え、
前記出力回路4nは、
前記2値のデータが入力されるn−MOSトランジスタと、当該n−MOSトランジスタに直列に接続されたキャパシタを備えたことを特徴とするシリアル伝送出力装置。 - 前記出力回路3は、
前記2値のデータが入力される出力回路3pと、前記2値のデータが入力され、前記出力回路3pと出力を共有する出力回路3nとを備え、
前記出力回路3pは、
前記2値のデータを入力するp−MOSトランジスタと、当該p−MOSトランジスタ3に直列に接続され前記インピーダンス制御電圧が入力される抵抗デバイスを備え、
前記出力回路3nは、
前記インピーダンス制御データを入力するn−MOSトランジスタと、当該n−MOSトランジスタに直列に接続され、前記インピーダンス制御電圧が入力される抵抗デバイスを備えたことを特徴とする請求項5に記載のシリアル伝送出力装置。 - 前記出力回路3は、前記2値のデータが入力される出力回路3pと、前記2値のデータが入力され、前記出力回路3pと出力を共有する出力回路3nとを備え、
前記出力回路3pは、
前記2値のデータが入力されるp−MOSトランジスタと、当該p−MOSトランジスタのソースに直列に接続され、インピーダンス制御電圧が入力される抵抗デバイスと、当該p−MOSトランジスタのドレインに直列に接続された固定抵抗デバイスとを備え、
前記出力回路3nは、
前記インピーダンス制御データを入力するn−MOSトランジスタと、当該n−MOSトランジスタのソースと直列に接続されインピーダンス制御電圧が入力される抵抗デバイスとを備えたことを特徴とする請求項5に記載のシリアル伝送出力装置。 - 前記インピーダンス制御電圧生成手段は、
前記出力回路3pと同様の構成をした模擬出力部pと、
前記模擬出力部pに直列接続された電流源pと、
前記模擬出力部pの出力電圧と基準値を比較した結果が等しくなるようなインピーダンス制御電圧pを、前記模擬出力部pおよび出力回路3pに出力する比較制御手段pと、
前記出力回路3nと同様の構成をした模擬出力部nと、
模擬出力部nに直列接続され電流源nと、
前記模擬出力部nの出力電圧と基準値を比較した結果が等しくなるようなインピーダンス制御電圧nを、前記模擬出力部nおよび出力回路3nに出力する比較制御手段nと、
を備えたことを特徴とする請求項6または請求項7に記載のシリアル伝送出力装置。 - 差動信号出力することを特徴とする請求項1〜請求項8のいずれか1つに記載のシリアル伝送出力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006356110A JP5000292B2 (ja) | 2006-12-28 | 2006-12-28 | シリアル伝送出力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006356110A JP5000292B2 (ja) | 2006-12-28 | 2006-12-28 | シリアル伝送出力装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008167286A JP2008167286A (ja) | 2008-07-17 |
JP5000292B2 true JP5000292B2 (ja) | 2012-08-15 |
Family
ID=39696092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006356110A Expired - Fee Related JP5000292B2 (ja) | 2006-12-28 | 2006-12-28 | シリアル伝送出力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5000292B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5365918B2 (ja) * | 2009-06-26 | 2013-12-11 | 株式会社リコー | 送信回路 |
US8810058B2 (en) | 2010-06-01 | 2014-08-19 | Enerdel, Inc. | Multi-use input |
JP6274320B2 (ja) * | 2014-09-04 | 2018-02-07 | 株式会社ソシオネクスト | 送信回路及び半導体集積回路 |
WO2022259585A1 (ja) * | 2021-06-09 | 2022-12-15 | ソニーセミコンダクタソリューションズ株式会社 | 半導体集積回路、電子装置、および、半導体集積回路の制御方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10242835A (ja) * | 1997-02-27 | 1998-09-11 | Hitachi Ltd | 出力回路、半導体集積回路、及び電子回路装置 |
-
2006
- 2006-12-28 JP JP2006356110A patent/JP5000292B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008167286A (ja) | 2008-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4756965B2 (ja) | 出力バッファ回路 | |
JP5313771B2 (ja) | プリエンファシス機能を含む出力回路 | |
EP1471702A1 (en) | CMOS output driver with adjustable output impedance | |
US7843235B2 (en) | Output slew rate control in low voltage differential signal (LVDS) driver | |
JP4923442B2 (ja) | 差動信号伝送回路および差動信号伝送装置 | |
JP3949636B2 (ja) | Lvdsドライバー回路 | |
US9608606B2 (en) | Slope control circuit | |
US7952388B1 (en) | Semiconductor device | |
US7511530B1 (en) | Nodal charge compensation for SST driver having data mux in output stage | |
CN109756223B (zh) | 接口电路和接口装置 | |
JP2004350273A (ja) | 電圧モード電流補助式プリエンファシスドライバ | |
JP2008182418A (ja) | 半導体集積回路 | |
JP2010021911A (ja) | 演算増幅器 | |
US7764086B2 (en) | Buffer circuit | |
US8963638B2 (en) | Operational amplifier circuit | |
JP5000292B2 (ja) | シリアル伝送出力装置 | |
US6686779B2 (en) | Driver circuit for differentially outputting data from internal circuitry of an LSI to outside the LSI | |
KR100316428B1 (ko) | 전압선택회로및d/a변환기 | |
US7518424B2 (en) | Slew rate controlled output circuit | |
JP2004194124A (ja) | ヒステリシスコンパレータ回路 | |
JP2013135314A (ja) | 差動出力回路 | |
US6417708B1 (en) | Resistively-loaded current-mode output buffer with slew rate control | |
US7279924B1 (en) | Equalization circuit cells with higher-order response characteristics | |
US20060033529A1 (en) | Reducing Coupling Effect on Reference Voltages When Output Buffers Implemented with Low Voltage Transistors Generate High Voltage Output Signals | |
JP2007096867A (ja) | 差動信号トランスミッタ回路およびそれを用いた電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120516 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5000292 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |