JP3488088B2 - 発光ダイオード駆動回路 - Google Patents
発光ダイオード駆動回路Info
- Publication number
- JP3488088B2 JP3488088B2 JP16872798A JP16872798A JP3488088B2 JP 3488088 B2 JP3488088 B2 JP 3488088B2 JP 16872798 A JP16872798 A JP 16872798A JP 16872798 A JP16872798 A JP 16872798A JP 3488088 B2 JP3488088 B2 JP 3488088B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- emitting diode
- light emitting
- current
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、オーディオ信号な
どの電気信号を光信号に変換して伝送を行うにあたっ
て、好適に実施される発光ダイオード駆動回路に関す
る。
どの電気信号を光信号に変換して伝送を行うにあたっ
て、好適に実施される発光ダイオード駆動回路に関す
る。
【０００２】
【従来の技術】近年のデジタルオーディオ機器の普及に
伴って、オーディオ信号をデジタルのままで、ファイバ
リンクを介して、機器間伝送するようになってきてい
る。たとえば、コンパクトディスクプレーヤで再生した
オーディオデータを、光ファイバを介して接続したミニ
ディスクプレーヤへ伝送し、複写や編集を行うことが広
く行われている。
伴って、オーディオ信号をデジタルのままで、ファイバ
リンクを介して、機器間伝送するようになってきてい
る。たとえば、コンパクトディスクプレーヤで再生した
オーディオデータを、光ファイバを介して接続したミニ
ディスクプレーヤへ伝送し、複写や編集を行うことが広
く行われている。
【０００３】一方、前記コンパクトディスクプレーヤや
ミニディスクプレーヤなどのオーディオ機器では、携帯
型の機器も多く登場しており、したがって電池の長寿命
化のために、電力消費の低減には、常に強い要望があ
る。このため、電源電圧の低電圧化が求められている。
ミニディスクプレーヤなどのオーディオ機器では、携帯
型の機器も多く登場しており、したがって電池の長寿命
化のために、電力消費の低減には、常に強い要望があ
る。このため、電源電圧の低電圧化が求められている。
【０００４】図４は、典型的な従来技術の発光ダイオー
ド駆動回路１の電気的構成を示すブロック図である。こ
の発光ダイオード駆動回路１は、大略的に、アノード側
がハイレベルＶｃｃの電源に接続された発光ダイオード
２のカソードから駆動電流ｉ１を引抜くことによって、
前記発光ダイオード２を点灯させる駆動回路であり、前
記駆動電流ｉ１のＯＮ／ＯＦＦ制御は、定電流回路３に
よって作成された定電流ｉ２を、電流スイッチ回路４が
ＯＮ／ＯＦＦ制御することで実現される。
ド駆動回路１の電気的構成を示すブロック図である。こ
の発光ダイオード駆動回路１は、大略的に、アノード側
がハイレベルＶｃｃの電源に接続された発光ダイオード
２のカソードから駆動電流ｉ１を引抜くことによって、
前記発光ダイオード２を点灯させる駆動回路であり、前
記駆動電流ｉ１のＯＮ／ＯＦＦ制御は、定電流回路３に
よって作成された定電流ｉ２を、電流スイッチ回路４が
ＯＮ／ＯＦＦ制御することで実現される。
【０００５】前記定電流回路３は、定電流源５と、ＮＰ
Ｎ形のトランジスタｑ１，ｑ２から成るカレントミラー
回路とによって構成されており、前記定電流源５からの
定電流ｉ３が、トランジスタｑ１，ｑ２のエミッタ面積
比倍されて、前記定電流ｉ２となる。一方、定電流回路
３がこのようにバイポーラトランジスタで形成されるの
で、該トランジスタｑ１，ｑ２の電流が一旦ＯＦＦする
と、再び所定の電流値に立上がるまでに長時間を要する
ので、該トランジスタｑ１，ｑ２には、常時電流が供給
されている。このため、前記電流スイッチ回路４は、Ｎ
ＰＮ形のトランジスタｑ３，ｑ４から成る、エミッタ結
合された差動対によって構成されている。
Ｎ形のトランジスタｑ１，ｑ２から成るカレントミラー
回路とによって構成されており、前記定電流源５からの
定電流ｉ３が、トランジスタｑ１，ｑ２のエミッタ面積
比倍されて、前記定電流ｉ２となる。一方、定電流回路
３がこのようにバイポーラトランジスタで形成されるの
で、該トランジスタｑ１，ｑ２の電流が一旦ＯＦＦする
と、再び所定の電流値に立上がるまでに長時間を要する
ので、該トランジスタｑ１，ｑ２には、常時電流が供給
されている。このため、前記電流スイッチ回路４は、Ｎ
ＰＮ形のトランジスタｑ３，ｑ４から成る、エミッタ結
合された差動対によって構成されている。
【０００６】入力端子６への前記オーディオ信号などの
駆動信号ｖｉｎは、差動回路７に与えられ、この差動回
路７からの正相出力ｖａは、前記発光ダイオード２のカ
ソードとトランジスタｑ２との間に直列に介在されるト
ランジスタｑ４のベースに与えられ、逆相出力ｖｂは、
ハイレベルＶｃｃの電源ラインと前記トランジスタｑ２
との間に直列に介在されるトランジスタｑ３のベースに
与えられる。これによって、前記駆動信号ｖｉｎがハイ
レベルとなると、トランジスタｑ４がＯＮし、トランジ
スタｑ３がＯＦＦして、定電流回路３で規定された定電
流ｉ２が前記駆動電流ｉ１となり、発光ダイオード２が
点灯する。これに対して、前記駆動信号ｖｉｎがローレ
ベルとなると、トランジスタｑ４がＯＦＦし、トランジ
スタｑ３がＯＮして、前記定電流ｉ２はトランジスタｑ
３側からの電流ｉ４で供給され、発光ダイオード２は消
灯する。
駆動信号ｖｉｎは、差動回路７に与えられ、この差動回
路７からの正相出力ｖａは、前記発光ダイオード２のカ
ソードとトランジスタｑ２との間に直列に介在されるト
ランジスタｑ４のベースに与えられ、逆相出力ｖｂは、
ハイレベルＶｃｃの電源ラインと前記トランジスタｑ２
との間に直列に介在されるトランジスタｑ３のベースに
与えられる。これによって、前記駆動信号ｖｉｎがハイ
レベルとなると、トランジスタｑ４がＯＮし、トランジ
スタｑ３がＯＦＦして、定電流回路３で規定された定電
流ｉ２が前記駆動電流ｉ１となり、発光ダイオード２が
点灯する。これに対して、前記駆動信号ｖｉｎがローレ
ベルとなると、トランジスタｑ４がＯＦＦし、トランジ
スタｑ３がＯＮして、前記定電流ｉ２はトランジスタｑ
３側からの電流ｉ４で供給され、発光ダイオード２は消
灯する。
【０００７】
【発明が解決しようとする課題】図５は、上述のように
構成された発光ダイオード駆動回路１の動作を説明する
ための波形図である。入力端子６への図５（ａ）で示す
駆動信号ｖｉｎに対して、差動回路７は、図５（ｂ）で
示すように、前記駆動信号ｖｉｎと同相の正相出力ｖａ
および逆相の逆相出力ｖｂを、前記トランジスタｑ４，
ｑ３のベースにそれぞれ与える。
構成された発光ダイオード駆動回路１の動作を説明する
ための波形図である。入力端子６への図５（ａ）で示す
駆動信号ｖｉｎに対して、差動回路７は、図５（ｂ）で
示すように、前記駆動信号ｖｉｎと同相の正相出力ｖａ
および逆相の逆相出力ｖｂを、前記トランジスタｑ４，
ｑ３のベースにそれぞれ与える。
【０００８】これによって、発光ダイオード２のカソー
ド電圧、すなわち該発光ダイオード駆動回路１の出力電
圧ｖｏｕｔは、図５（ｃ）で示すように、前記トランジ
スタｑ３がＯＮし、トランジスタｑ４がＯＦＦしている
発光ダイオード２の消灯期間には、ハイレベルとなる。
トランジスタｑ４がＯＮし、トランジスタｑ３がＯＦＦ
している発光ダイオード２の点灯期間には、前記電圧ｖ
ｃｅ２にトランジスタｑ４のコレクタ−エミッタ間電圧
ｖｃｅ４を加算した電圧となる。この図５（ｃ）におい
て、トランジスタｑ３，ｑ４のエミッタ電位は、ｖｅで
示す。
ド電圧、すなわち該発光ダイオード駆動回路１の出力電
圧ｖｏｕｔは、図５（ｃ）で示すように、前記トランジ
スタｑ３がＯＮし、トランジスタｑ４がＯＦＦしている
発光ダイオード２の消灯期間には、ハイレベルとなる。
トランジスタｑ４がＯＮし、トランジスタｑ３がＯＦＦ
している発光ダイオード２の点灯期間には、前記電圧ｖ
ｃｅ２にトランジスタｑ４のコレクタ−エミッタ間電圧
ｖｃｅ４を加算した電圧となる。この図５（ｃ）におい
て、トランジスタｑ３，ｑ４のエミッタ電位は、ｖｅで
示す。
【０００９】トランジスタｑ４，ｑ３を流れる電流ｉ
１，ｉ４は、前記発光ダイオード２の点灯／消灯に応答
して、図５（ｄ）で示すように、それぞれＯＮ／ＯＦＦ
およびＯＦＦ／ＯＮとなる。
１，ｉ４は、前記発光ダイオード２の点灯／消灯に応答
して、図５（ｄ）で示すように、それぞれＯＮ／ＯＦＦ
およびＯＦＦ／ＯＮとなる。
【００１０】ここで、トランジスタｑ４，ｑ２の安定動
作を考え、かつ数Ｍｂｐｓにも及ぶ高周波の前記駆動信
号ｖｉｎへの応答を考えると、該トランジスタｑ４，ｑ
２は飽和することなく動作しなければならない。すなわ
ち、飽和してしまうとベース電流を引抜くために長時間
を要し、前記高周波の駆動信号に追従できなくなってし
まう。一般的に、バイポーラトランジスタが飽和しない
ためのコレクタ−エミッタ間電圧ｖｃｅは、たとえば
０．３（Ｖ）程度であり、発光ダイオード２の発光時の
順方向電圧を、たとえば１．６（Ｖ）とすると、該発光
ダイオード駆動回路１の最低動作電源電圧Ｖｃｃ(MIN)
は、 Ｖｃｃ(MIN) ＝１．６＋０．３＋０．３＝２．２（Ｖ） …（１） となる。したがって、マイクロプロセッサやメモリなど
の集積回路の低電圧化に追従して、更なる低電圧化が望
まれる。
作を考え、かつ数Ｍｂｐｓにも及ぶ高周波の前記駆動信
号ｖｉｎへの応答を考えると、該トランジスタｑ４，ｑ
２は飽和することなく動作しなければならない。すなわ
ち、飽和してしまうとベース電流を引抜くために長時間
を要し、前記高周波の駆動信号に追従できなくなってし
まう。一般的に、バイポーラトランジスタが飽和しない
ためのコレクタ−エミッタ間電圧ｖｃｅは、たとえば
０．３（Ｖ）程度であり、発光ダイオード２の発光時の
順方向電圧を、たとえば１．６（Ｖ）とすると、該発光
ダイオード駆動回路１の最低動作電源電圧Ｖｃｃ(MIN)
は、 Ｖｃｃ(MIN) ＝１．６＋０．３＋０．３＝２．２（Ｖ） …（１） となる。したがって、マイクロプロセッサやメモリなど
の集積回路の低電圧化に追従して、更なる低電圧化が望
まれる。
【００１１】また、上述の発光ダイオード駆動回路１で
は、前述のように、発光ダイオード２の点灯時にのみ定
電流回路３を起動していたのでは、高周波の駆動信号に
応答することができないので、電流スイッチ回路４を差
動回路として、発光ダイオード２の消灯時にも、定電流
回路３に定電流ｉ２が流れるように構成されており、発
光ダイオード２を点灯しないにも拘わらず、電流を消費
するという問題もある。
は、前述のように、発光ダイオード２の点灯時にのみ定
電流回路３を起動していたのでは、高周波の駆動信号に
応答することができないので、電流スイッチ回路４を差
動回路として、発光ダイオード２の消灯時にも、定電流
回路３に定電流ｉ２が流れるように構成されており、発
光ダイオード２を点灯しないにも拘わらず、電流を消費
するという問題もある。
【００１２】本発明の目的は、低電圧化および低消費電
力化を図ることができる発光ダイオード駆動回路を提供
することである。
力化を図ることができる発光ダイオード駆動回路を提供
することである。
【００１３】
【課題を解決するための手段】請求項１の発明に係る発
光ダイオード駆動回路は、発光ダイオードの駆動電流値
を規定する定電流回路と、前記発光ダイオードと定電流
回路との間に直列に介在され、定電流回路で規定された
電流をＯＮ／ＯＦＦ制御して、前記発光ダイオードに供
給する電流スイッチ回路とを含み、前記定電流回路およ
び前記電流スイッチ回路がＭＯＳトランジスタで構成さ
れ、集積回路にモノリシック形成され、アセンブリされ
た前記発光ダイオードと一体で単一のモールドパッケー
ジに封止され、前記発光ダイオードはカソード接地さ
れ、前記集積回路の接地電位のリー ドフレームを前記発
光ダイオードのリードフレームとして共用化することを
特徴とする。
光ダイオード駆動回路は、発光ダイオードの駆動電流値
を規定する定電流回路と、前記発光ダイオードと定電流
回路との間に直列に介在され、定電流回路で規定された
電流をＯＮ／ＯＦＦ制御して、前記発光ダイオードに供
給する電流スイッチ回路とを含み、前記定電流回路およ
び前記電流スイッチ回路がＭＯＳトランジスタで構成さ
れ、集積回路にモノリシック形成され、アセンブリされ
た前記発光ダイオードと一体で単一のモールドパッケー
ジに封止され、前記発光ダイオードはカソード接地さ
れ、前記集積回路の接地電位のリー ドフレームを前記発
光ダイオードのリードフレームとして共用化することを
特徴とする。
【００１４】上記の構成によれば、定電流回路は、発光
ダイオードの駆動電流値が所定の定電流となるように、
該定電流回路を構成するＭＯＳトランジスタのゲート電
圧やＬ／Ｗ比などが決定されており、こうして規定され
た駆動電流が、ＭＯＳトランジスタから成るスイッチ回
路によってＯＮ／ＯＦＦ制御され、発光ダイオードに与
えられる。
ダイオードの駆動電流値が所定の定電流となるように、
該定電流回路を構成するＭＯＳトランジスタのゲート電
圧やＬ／Ｗ比などが決定されており、こうして規定され
た駆動電流が、ＭＯＳトランジスタから成るスイッチ回
路によってＯＮ／ＯＦＦ制御され、発光ダイオードに与
えられる。
【００１５】したがって、ＭＯＳトランジスタには、バ
イポーラトランジスタのような飽和に対するマージンを
考慮しておく必要がないので、ドレイン−ソース間電圧
を低く設定することができ、直列に接続される定電流回
路および電流スイッチ回路での電圧降下の加算値が小さ
くなり、低電圧動作が可能となり、低消費電力化を図る
ことができる。
イポーラトランジスタのような飽和に対するマージンを
考慮しておく必要がないので、ドレイン−ソース間電圧
を低く設定することができ、直列に接続される定電流回
路および電流スイッチ回路での電圧降下の加算値が小さ
くなり、低電圧動作が可能となり、低消費電力化を図る
ことができる。
【００１６】また、定電流回路は、起動と同時に定電流
を供給することができ、常時定電流を発生しておく必要
がなく、発光ダイオードを点灯駆動する期間にのみ、定
電流を発生すればよい。これによって、さらに低消費電
力化を図ることができる。
を供給することができ、常時定電流を発生しておく必要
がなく、発光ダイオードを点灯駆動する期間にのみ、定
電流を発生すればよい。これによって、さらに低消費電
力化を図ることができる。
【００１７】さらに、発光ダイオードとその駆動回路と
を、小形化して、赤外線送信ユニットなどとしてユニッ
ト化することができ、前記携帯オーディオ機器や携帯情
報端末などへの搭載に好適である。
を、小形化して、赤外線送信ユニットなどとしてユニッ
ト化することができ、前記携帯オーディオ機器や携帯情
報端末などへの搭載に好適である。
【００１８】さらに、リードフレームを縮小化すること
ができる。
ができる。
【００１９】また、請求項２の発明に係る発光ダイオー
ド駆動回路では、前記定電流回路は、定電流源とカレン
トミラー回路とを備えて構成され、カレントミラー回路
による定電流源の電流値と発光ダイオードの駆動電流値
との比が２〜１０００倍に設定されることを特徴とす
る。
ド駆動回路では、前記定電流回路は、定電流源とカレン
トミラー回路とを備えて構成され、カレントミラー回路
による定電流源の電流値と発光ダイオードの駆動電流値
との比が２〜１０００倍に設定されることを特徴とす
る。
【００２０】上記の構成によれば、発光ダイオードの駆
動電流が定電流源の作成する基準電流の２倍程度以上と
なると、定電流源での電力消費を抑えた省電力化の効果
を期待することができ、また前記駆動電流が前記基準電
流の１０００倍程度までであれば、基準電流の誤差に対
する駆動電流の誤差を、実用上問題のない範囲とするこ
とができる。
動電流が定電流源の作成する基準電流の２倍程度以上と
なると、定電流源での電力消費を抑えた省電力化の効果
を期待することができ、また前記駆動電流が前記基準電
流の１０００倍程度までであれば、基準電流の誤差に対
する駆動電流の誤差を、実用上問題のない範囲とするこ
とができる。
【００２１】
【発明の実施の形態】本発明の実施の形態の基本構成に
ついて、図１および図２に基づいて説明すれば、以下の
通りである。
ついて、図１および図２に基づいて説明すれば、以下の
通りである。
【００２２】図１は、本発明の実施の形態の基本構成で
ある発光ダイオード駆動回路１１の電気的構成を示すブ
ロック図である。この発光ダイオード駆動回路１１は、
アノードがハイレベルＶｃｃの電源に接続された発光ダ
イオード１２のカソードから、定電流回路１３によって
作成された駆動電流Ｉ１を、電流スイッチ回路１４を介
して引抜くことによって、発光ダイオード１２を点灯駆
動する。
ある発光ダイオード駆動回路１１の電気的構成を示すブ
ロック図である。この発光ダイオード駆動回路１１は、
アノードがハイレベルＶｃｃの電源に接続された発光ダ
イオード１２のカソードから、定電流回路１３によって
作成された駆動電流Ｉ１を、電流スイッチ回路１４を介
して引抜くことによって、発光ダイオード１２を点灯駆
動する。
【００２３】定電流回路１３は、大略的に、定電流源１
５と、カレントミラー回路を構成する１対のＮＭＯＳト
ランジスタＱ１，Ｑ２とを備えて構成されている。定電
流源１５は、ＭＯＳトランジスタを含んで構成され、そ
のゲート電圧やＬ／Ｗ比などが前記駆動電流Ｉ１に対応
して予め規定されており、一定の基準電流Ｉ２を、ＮＭ
ＯＳトランジスタＱ１のドレインへ供給する。ＮＭＯＳ
トランジスタＱ１，Ｑ２のゲートは、前記定電流源１５
に接続され、ソースは接地されている。ＮＭＯＳトラン
ジスタＱ１，Ｑ２は、それらの電極面積比の設定などに
よって、電流駆動能力が１：Ｎに構成されている。した
がって、ＮＭＯＳトランジスタＱ２のドレインからは、
前記基準電流Ｉ２のＮ倍の定電流Ｉ３が、前記電流スイ
ッチ回路１４から引抜かれることになる。
５と、カレントミラー回路を構成する１対のＮＭＯＳト
ランジスタＱ１，Ｑ２とを備えて構成されている。定電
流源１５は、ＭＯＳトランジスタを含んで構成され、そ
のゲート電圧やＬ／Ｗ比などが前記駆動電流Ｉ１に対応
して予め規定されており、一定の基準電流Ｉ２を、ＮＭ
ＯＳトランジスタＱ１のドレインへ供給する。ＮＭＯＳ
トランジスタＱ１，Ｑ２のゲートは、前記定電流源１５
に接続され、ソースは接地されている。ＮＭＯＳトラン
ジスタＱ１，Ｑ２は、それらの電極面積比の設定などに
よって、電流駆動能力が１：Ｎに構成されている。した
がって、ＮＭＯＳトランジスタＱ２のドレインからは、
前記基準電流Ｉ２のＮ倍の定電流Ｉ３が、前記電流スイ
ッチ回路１４から引抜かれることになる。
【００２４】電流スイッチ回路１４は、ＮＭＯＳトラン
ジスタＱ３から成り、そのソースは、前記ＮＭＯＳトラ
ンジスタＱ２のドレインに接続され、ドレインは、出力
端子１６を介して、前記発光ダイオード１２のカソード
に接続され、ゲートには、バッファ回路１７を介して、
入力端子１８へ入力されるオーディオ信号などの駆動信
号Ｖｉｎが与えられる。このＮＭＯＳトランジスタＱ３
の基板電位は、たとえば接地電位またはソース電位（図
１の例では接地電位）とされている。
ジスタＱ３から成り、そのソースは、前記ＮＭＯＳトラ
ンジスタＱ２のドレインに接続され、ドレインは、出力
端子１６を介して、前記発光ダイオード１２のカソード
に接続され、ゲートには、バッファ回路１７を介して、
入力端子１８へ入力されるオーディオ信号などの駆動信
号Ｖｉｎが与えられる。このＮＭＯＳトランジスタＱ３
の基板電位は、たとえば接地電位またはソース電位（図
１の例では接地電位）とされている。
【００２５】図２は、上述のように構成された発光ダイ
オード駆動回路１１の動作を説明するための波形図であ
る。前記駆動信号Ｖｉｎの電圧が、図２（ａ）で示すよ
うに変化する時、バッファ回路１７からの出力電圧、す
なわちＮＭＯＳトランジスタＱ３のゲート電圧Ｖｇは、
図２（ｂ）で示すように変化する。前記ゲート電圧Ｖｇ
がハイレベルとなると、ＮＭＯＳトランジスタＱ３は導
通し、ドレイン電圧、すなわち出力端子１６の電圧Ｖｏ
ｕｔは、図２（ｃ）で示すようにローレベルに低下し、
図２（ｄ）で示すように前記駆動電流Ｉ１を引込む。
オード駆動回路１１の動作を説明するための波形図であ
る。前記駆動信号Ｖｉｎの電圧が、図２（ａ）で示すよ
うに変化する時、バッファ回路１７からの出力電圧、す
なわちＮＭＯＳトランジスタＱ３のゲート電圧Ｖｇは、
図２（ｂ）で示すように変化する。前記ゲート電圧Ｖｇ
がハイレベルとなると、ＮＭＯＳトランジスタＱ３は導
通し、ドレイン電圧、すなわち出力端子１６の電圧Ｖｏ
ｕｔは、図２（ｃ）で示すようにローレベルに低下し、
図２（ｄ）で示すように前記駆動電流Ｉ１を引込む。
【００２６】ここで、ＭＯＳトランジスタは、バイポー
ラトランジスタのような、飽和に対するマージンがなく
ても、ドレイン−ソース間の電流を容易にＯＦＦ駆動す
ることができる。このため、ＮＭＯＳトランジスタＱ
３，Ｑ２のドレイン−ソース間電圧Ｖｄｓ３，Ｖｄｓ２
を低く設定することができ、図２（ｃ）で示すように、
該ＮＭＯＳトランジスタＱ３，Ｑ２のＯＮ時におけるＮ
ＭＯＳトランジスタＱ２のドレイン電圧Ｖｄを０．２
（Ｖ）とし、ＮＭＯＳトランジスタＱ３のドレイン電
圧、すなわち前記出力電圧Ｖｏｕｔを０．４（Ｖ）とす
ることができる。
ラトランジスタのような、飽和に対するマージンがなく
ても、ドレイン−ソース間の電流を容易にＯＦＦ駆動す
ることができる。このため、ＮＭＯＳトランジスタＱ
３，Ｑ２のドレイン−ソース間電圧Ｖｄｓ３，Ｖｄｓ２
を低く設定することができ、図２（ｃ）で示すように、
該ＮＭＯＳトランジスタＱ３，Ｑ２のＯＮ時におけるＮ
ＭＯＳトランジスタＱ２のドレイン電圧Ｖｄを０．２
（Ｖ）とし、ＮＭＯＳトランジスタＱ３のドレイン電
圧、すなわち前記出力電圧Ｖｏｕｔを０．４（Ｖ）とす
ることができる。
【００２７】したがって、該発光ダイオード駆動回路１
１の最低動作電源電圧Ｖｃｃ(MIN)は、 Ｖｃｃ(MIN) ＝１．６＋０．２＋０．２＝２．０（Ｖ） …（２） となる。このようにして、マイクロプロセッサやメモリ
などに合わせて、発光ダイオード１２の駆動のための構
成の低電圧化を図ることができ、電力消費を低減するこ
とができる。
１の最低動作電源電圧Ｖｃｃ(MIN)は、 Ｖｃｃ(MIN) ＝１．６＋０．２＋０．２＝２．０（Ｖ） …（２） となる。このようにして、マイクロプロセッサやメモリ
などに合わせて、発光ダイオード１２の駆動のための構
成の低電圧化を図ることができ、電力消費を低減するこ
とができる。
【００２８】また、定電流回路１３は、過渡応答が良好
で、発光ダイオード１２の点灯時にのみ起動されるの
で、従来技術の発光ダイオード駆動回路１のように、常
時定電流回路３を起動しておく構成に比べて、たとえば
前記駆動信号Ｖｉｎの変調方式が４値パルス位置変調で
ある場合には、そのデューディ比が１／４であり、電力
消費を１／４とすることができる。
で、発光ダイオード１２の点灯時にのみ起動されるの
で、従来技術の発光ダイオード駆動回路１のように、常
時定電流回路３を起動しておく構成に比べて、たとえば
前記駆動信号Ｖｉｎの変調方式が４値パルス位置変調で
ある場合には、そのデューディ比が１／４であり、電力
消費を１／４とすることができる。
【００２９】また、たとえばＩ３（＝Ｉ１）＝６（ｍ
Ａ）とすると、Ｎ＝２０である場合には、Ｉ２＝Ｉ３／
２０＝３００（μＡ）となり、Ｎ＝１とする場合に比べ
て、基準電流Ｉ２の電流を５．７（ｍＡ）低減すること
ができる。このような定電流源１５の電力消費の低減効
果は、Ｉ２＝Ｉ３／２以下となる、Ｎ＝２以上で効果的
である。
Ａ）とすると、Ｎ＝２０である場合には、Ｉ２＝Ｉ３／
２０＝３００（μＡ）となり、Ｎ＝１とする場合に比べ
て、基準電流Ｉ２の電流を５．７（ｍＡ）低減すること
ができる。このような定電流源１５の電力消費の低減効
果は、Ｉ２＝Ｉ３／２以下となる、Ｎ＝２以上で効果的
である。
【００３０】一方、前記電流比Ｎ、すなわちカレントミ
ラー回路での電流増幅率が大きくなる程、上述のように
定電流源１５での電力消費の低減が可能であるけれど
も、該電流比Ｎが大きくなりすぎると、電流Ｉ３（＝Ｉ
１）に対する精度が悪くなり、かつカレントミラー回路
のトランジスタサイズが大きくなって、後述するような
モノリシック化に不利となる。このため、前記電流比Ｎ
は、２〜１０００倍が好適である。
ラー回路での電流増幅率が大きくなる程、上述のように
定電流源１５での電力消費の低減が可能であるけれど
も、該電流比Ｎが大きくなりすぎると、電流Ｉ３（＝Ｉ
１）に対する精度が悪くなり、かつカレントミラー回路
のトランジスタサイズが大きくなって、後述するような
モノリシック化に不利となる。このため、前記電流比Ｎ
は、２〜１０００倍が好適である。
【００３１】さらにまた、この発光ダイオード駆動回路
１１は、集積回路にモノリシック化されて、発光ダイオ
ード１２と単一のモードパッケージに封止されている。
したがって、光信号の送信ユニットを小型することがで
き、携帯型オーディオ機器や、携帯型の情報端末装置な
どに好適に搭載することができる。
１１は、集積回路にモノリシック化されて、発光ダイオ
ード１２と単一のモードパッケージに封止されている。
したがって、光信号の送信ユニットを小型することがで
き、携帯型オーディオ機器や、携帯型の情報端末装置な
どに好適に搭載することができる。
【００３２】本発明の実施の形態について、図３に基づ
いて説明すれば、以下の通りである。
いて説明すれば、以下の通りである。
【００３３】図３は、本発明の実施の形態の発光ダイオ
ード駆動回路２１の電気的構成を示すブロック図であ
る。この発光ダイオード駆動回路２１では、定電流回路
２３および電流スイッチ回路２４のトランジスタＱ１
１，Ｑ１２；Ｑ１３が、ＰＭＯＳトランジスタで構成さ
れている。これに対応して、発光ダイオード１２のカソ
ードが接地され、アノードが前記出力端子１６に接続さ
れる。
ード駆動回路２１の電気的構成を示すブロック図であ
る。この発光ダイオード駆動回路２１では、定電流回路
２３および電流スイッチ回路２４のトランジスタＱ１
１，Ｑ１２；Ｑ１３が、ＰＭＯＳトランジスタで構成さ
れている。これに対応して、発光ダイオード１２のカソ
ードが接地され、アノードが前記出力端子１６に接続さ
れる。
【００３４】入力端子１８への駆動信号Ｖｉｎは、反転
バッファ２７で反転された後、電流スイッチ回路２４を
構成するＰＭＯＳトランジスタＱ１３のゲートに与えら
れる。ＰＭＯＳトランジスタＱ１３のドレインからは、
出力端子１６を介して、前記発光ダイオード１２へ駆動
電流Ｉ１が流し出され、ソースは、定電流回路２３内の
ＰＭＯＳトランジスタＱ１２のドレインに接続される。
このＰＭＯＳトランジスタＱ１３の基板電位は、たとえ
ばハイレベルまたはソース電位（図３の例ではハイレベ
ル）とされている。
バッファ２７で反転された後、電流スイッチ回路２４を
構成するＰＭＯＳトランジスタＱ１３のゲートに与えら
れる。ＰＭＯＳトランジスタＱ１３のドレインからは、
出力端子１６を介して、前記発光ダイオード１２へ駆動
電流Ｉ１が流し出され、ソースは、定電流回路２３内の
ＰＭＯＳトランジスタＱ１２のドレインに接続される。
このＰＭＯＳトランジスタＱ１３の基板電位は、たとえ
ばハイレベルまたはソース電位（図３の例ではハイレベ
ル）とされている。
【００３５】定電流回路２３は、定電流源１５と、カレ
ントミラー回路を構成するＰＭＯＳトランジスタＱ１
１，Ｑ１２とを備えて構成されている。ＰＭＯＳトラン
ジスタＱ１１，Ｑ１２のソースは、ハイレベルＶｃｃの
電源に接続され、ゲートは、定電流源１５を介して接地
されている。ＰＭＯＳトランジスタＱ１１のドレインか
らは、前記定電流源１５へ電流Ｉ２が引出され、ＰＭＯ
ＳトランジスタＱ１２のドレインからは、定電流の前記
電流Ｉ３が電流スイッチ回路２４へ供給される。
ントミラー回路を構成するＰＭＯＳトランジスタＱ１
１，Ｑ１２とを備えて構成されている。ＰＭＯＳトラン
ジスタＱ１１，Ｑ１２のソースは、ハイレベルＶｃｃの
電源に接続され、ゲートは、定電流源１５を介して接地
されている。ＰＭＯＳトランジスタＱ１１のドレインか
らは、前記定電流源１５へ電流Ｉ２が引出され、ＰＭＯ
ＳトランジスタＱ１２のドレインからは、定電流の前記
電流Ｉ３が電流スイッチ回路２４へ供給される。
【００３６】このようにして、発光ダイオード１２をカ
ソード接地とすることができ、該発光ダイオード１２を
発光ダイオード駆動回路２１とアセンブリするにあたっ
て、接地電位である発光ダイオード駆動回路２１の集積
回路のリードフレームと、該発光ダイオード１２のリー
ドフレームとを共用化することができ、リードフレーム
を縮小化することができる。
ソード接地とすることができ、該発光ダイオード１２を
発光ダイオード駆動回路２１とアセンブリするにあたっ
て、接地電位である発光ダイオード駆動回路２１の集積
回路のリードフレームと、該発光ダイオード１２のリー
ドフレームとを共用化することができ、リードフレーム
を縮小化することができる。
【００３７】これによって、集積回路にモノリシック形
成された発光ダイオード駆動回路２１と、発光ダイオー
ド１２とを一体で単一のモールドパッケージに封止し、
赤外線送信ユニットなどとしてユニット化することがで
き、携帯オーディオ機器や携帯情報端末などへの搭載に
好適である。
成された発光ダイオード駆動回路２１と、発光ダイオー
ド１２とを一体で単一のモールドパッケージに封止し、
赤外線送信ユニットなどとしてユニット化することがで
き、携帯オーディオ機器や携帯情報端末などへの搭載に
好適である。
【００３８】なお、特開昭６３−２６９８２０号公報に
は、ＭＯＳＦＥＴで選択した抵抗器によって規定される
電流を基準電流とし、その基準電流をＭＯＳＦＥＴから
成るカレントミラー回路で折返して、発光ダイオードに
与えるようにした構成が示されている。
は、ＭＯＳＦＥＴで選択した抵抗器によって規定される
電流を基準電流とし、その基準電流をＭＯＳＦＥＴから
成るカレントミラー回路で折返して、発光ダイオードに
与えるようにした構成が示されている。
【００３９】しかしながら、この先行技術では、カレン
トミラー回路を構成するＭＯＳＦＥＴのゲート電極間に
スイッチング用のＭＯＳＦＥＴを介在しており、カレン
トミラー回路自体をＯＮ／ＯＦＦ制御している。したが
って、スイッチング用のＭＯＳＦＥＴにおいて、カレン
トミラー回路のＭＯＳＦＥＴのゲートに接続されるソー
スと、駆動信号が与えられるゲートとの間の電圧が小さ
くなってしまう。
トミラー回路を構成するＭＯＳＦＥＴのゲート電極間に
スイッチング用のＭＯＳＦＥＴを介在しており、カレン
トミラー回路自体をＯＮ／ＯＦＦ制御している。したが
って、スイッチング用のＭＯＳＦＥＴにおいて、カレン
トミラー回路のＭＯＳＦＥＴのゲートに接続されるソー
スと、駆動信号が与えられるゲートとの間の電圧が小さ
くなってしまう。
【００４０】これに対して、本発明では、電流スイッチ
回路１４，２４は、カレントミラー回路の出力電流を、
直接ＯＮ／ＯＦＦ制御している。したがって、定電流Ｉ
３をＯＮ／ＯＦＦ制御しているＭＯＳトランジスタＱ
３，Ｑ１３のソース−ゲート間に、ＯＮ時またはＯＦＦ
時に充分な電圧振幅を入力することができ、電流の立ち
上がりに要する過渡応答時間が短くなって、より高周波
の信号に対応することができる。
回路１４，２４は、カレントミラー回路の出力電流を、
直接ＯＮ／ＯＦＦ制御している。したがって、定電流Ｉ
３をＯＮ／ＯＦＦ制御しているＭＯＳトランジスタＱ
３，Ｑ１３のソース−ゲート間に、ＯＮ時またはＯＦＦ
時に充分な電圧振幅を入力することができ、電流の立ち
上がりに要する過渡応答時間が短くなって、より高周波
の信号に対応することができる。
【００４１】
【発明の効果】請求項１の発明に係る発光ダイオード駆
動回路は、以上のように、発光ダイオードの駆動電流値
を規定する定電流回路と、前記発光ダイオードと定電流
回路との間に直列に介在され、定電流回路で規定された
電流をＯＮ／ＯＦＦ制御して、前記発光ダイオードに供
給する電流スイッチ回路とを含み、前記定電流回路およ
び前記電流スイッチ回路がＭＯＳトランジスタで構成さ
れ、集積回路にモノリシック形成され、アセンブリされ
た前記発光ダイオードと一体で単一のモールドパッケー
ジに封止され、前記発光ダイオードはカソード接地さ
れ、前記集積回路の接地電位のリードフレームを前記発
光ダイオードのリードフレームとして共用化する。
動回路は、以上のように、発光ダイオードの駆動電流値
を規定する定電流回路と、前記発光ダイオードと定電流
回路との間に直列に介在され、定電流回路で規定された
電流をＯＮ／ＯＦＦ制御して、前記発光ダイオードに供
給する電流スイッチ回路とを含み、前記定電流回路およ
び前記電流スイッチ回路がＭＯＳトランジスタで構成さ
れ、集積回路にモノリシック形成され、アセンブリされ
た前記発光ダイオードと一体で単一のモールドパッケー
ジに封止され、前記発光ダイオードはカソード接地さ
れ、前記集積回路の接地電位のリードフレームを前記発
光ダイオードのリードフレームとして共用化する。
【００４２】このように、定電流回路で規定した所定の
定電流値の駆動電流を、電流スイッチ回路でＯＮ／ＯＦ
Ｆ制御して、発光ダイオードに供給する発光ダイオード
駆動回路において、前記定電流回路および電流スイッチ
回路を、バイポーラトランジスタのように飽和に対する
マージンを考慮しておく必要がないＭＯＳトランジスタ
で構成する。
定電流値の駆動電流を、電流スイッチ回路でＯＮ／ＯＦ
Ｆ制御して、発光ダイオードに供給する発光ダイオード
駆動回路において、前記定電流回路および電流スイッチ
回路を、バイポーラトランジスタのように飽和に対する
マージンを考慮しておく必要がないＭＯＳトランジスタ
で構成する。
【００４３】それゆえ、ドレイン−ソース間電圧を低く
設定することができ、直列に接続される定電流回路およ
び電流スイッチ回路での電圧降下の加算値が小さくな
り、低電圧動作が可能となり、低消費電力化を図ること
ができる。
設定することができ、直列に接続される定電流回路およ
び電流スイッチ回路での電圧降下の加算値が小さくな
り、低電圧動作が可能となり、低消費電力化を図ること
ができる。
【００４４】また、定電流回路は、起動と同時に定電流
を供給することができるので、常時定電流を発生してお
く必要がなく、発光ダイオードを点灯駆動する期間にの
み定電流を発生するようにし、さらに低消費電力化を図
ることができる。
を供給することができるので、常時定電流を発生してお
く必要がなく、発光ダイオードを点灯駆動する期間にの
み定電流を発生するようにし、さらに低消費電力化を図
ることができる。
【００４５】さらに、発光ダイオードとその駆動回路と
を、小形化して、赤外線送信ユニットなどとしてユニッ
ト化することができ、前記携帯オーディオ機器や携帯情
報端末などへの搭載に好適である。
を、小形化して、赤外線送信ユニットなどとしてユニッ
ト化することができ、前記携帯オーディオ機器や携帯情
報端末などへの搭載に好適である。
【００４６】さらに、リードフレームを縮小化すること
ができる。
ができる。
【００４７】また、請求項２の発明に係る発光ダイオー
ド駆動回路は、以上のように、定電流回路のカレントミ
ラー回路における定電流源の電流値と発光ダイオードの
駆動電流値との比を２〜１０００倍に設定する。
ド駆動回路は、以上のように、定電流回路のカレントミ
ラー回路における定電流源の電流値と発光ダイオードの
駆動電流値との比を２〜１０００倍に設定する。
【００４８】それゆえ、定電流源の電力消費を抑えて省
電力化の効果を期待することができるとともに、基準電
流の誤差に対する駆動電流の誤差を、実用上問題のない
範囲とすることができる。
電力化の効果を期待することができるとともに、基準電
流の誤差に対する駆動電流の誤差を、実用上問題のない
範囲とすることができる。
【図１】本発明の実施の形態の基本構成である発光ダイ
オード駆動回路の電気的構成を示すブロック図である。
オード駆動回路の電気的構成を示すブロック図である。
【図２】図１で示す発光ダイオード駆動回路の動作を説
明するための波形図である。
明するための波形図である。
【図３】本発明の実施の形態の発光ダイオード駆動回路
の電気的構成を示すブロック図である。
の電気的構成を示すブロック図である。
【図４】典型的な従来技術の発光ダイオード駆動回路の
電気的構成を示すブロック図である。
電気的構成を示すブロック図である。
【図５】図４で示す発光ダイオード駆動回路の動作を説
明するための波形図である。
明するための波形図である。
１１ 発光ダイオード駆動回路
１２ 発光ダイオード
１３ 定電流回路
１４ 電流スイッチ回路
１５ 定電流源
１６ 出力端子
１７ バッファ回路
１８ 入力端子
２１ 発光ダイオード駆動回路
２３ 定電流回路
２４ 電流スイッチ回路
２７ 反転バッファ回路
Ｑ１，Ｑ２，Ｑ３ ＮＭＯＳトランジスタ
Ｑ１１，Ｑ１２，Ｑ１３ ＰＭＯＳトランジスタ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０４Ｂ 10/14
10/26
10/28
(56)参考文献 特開 平８−8478（ＪＰ，Ａ)
特開 平９−232635（ＪＰ，Ａ)
特開 平９−284217（ＪＰ，Ａ)
特開 平10−242522（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04B 10/00 - 10/28
H04J 14/00 - 14/08
H01L 21/8234
H01L 27/088
H03F 3/08
Claims (2)
- 【請求項１】発光ダイオードの駆動電流値を規定する定
電流回路と、 前記発光ダイオードと定電流回路との間に直列に介在さ
れ、定電流回路で規定された電流をＯＮ／ＯＦＦ制御し
て、前記発光ダイオードに供給する電流スイッチ回路と
を含み、 前記定電流回路および前記電流スイッチ回路がＭＯＳト
ランジスタで構成され、 集積回路にモノリシック形成され、アセンブリされた前
記発光ダイオードと一体で単一のモールドパッケージに
封止され、 前記発光ダイオードはカソード接地され、前記集積回路
の接地電位のリードフレームを前記発光ダイオードのリ
ードフレームとして共用化することを特徴とする発光ダ
イオード駆動回路。 - 【請求項２】前記定電流回路は、定電流源とカレントミ
ラー回路とを備えて構成され、カレントミラー回路によ
る定電流源の電流値と発光ダイオードの駆動電流値との
比が２〜１０００倍に設定されることを特徴とする請求
項１記載の発光ダイオード駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16872798A JP3488088B2 (ja) | 1998-06-16 | 1998-06-16 | 発光ダイオード駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16872798A JP3488088B2 (ja) | 1998-06-16 | 1998-06-16 | 発光ダイオード駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000004202A JP2000004202A (ja) | 2000-01-07 |
| JP3488088B2 true JP3488088B2 (ja) | 2004-01-19 |
Family
ID=15873314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16872798A Expired - Fee Related JP3488088B2 (ja) | 1998-06-16 | 1998-06-16 | 発光ダイオード駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3488088B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4364664B2 (ja) * | 2004-02-04 | 2009-11-18 | シャープ株式会社 | 発光ダイオード駆動回路および光ファイバリンク用光送信機 |
| JP2006013166A (ja) * | 2004-06-25 | 2006-01-12 | Sharp Corp | 発光ダイオード駆動回路、及びそれを備えた光送信デバイス、並びに電子機器 |
| JP2007287842A (ja) * | 2006-04-14 | 2007-11-01 | Ricoh Co Ltd | 半導体装置 |
-
1998
- 1998-06-16 JP JP16872798A patent/JP3488088B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000004202A (ja) | 2000-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6031855A (en) | Light emitting element driving circuit and light emitting device having the same | |
| JPH11121852A (ja) | 発光素子駆動回路 | |
| US5966110A (en) | Led driver | |
| JPH0228386A (ja) | 半導体集積回路 | |
| JP2715642B2 (ja) | 半導体集積回路 | |
| US5734170A (en) | Driver for light emitting device | |
| US4688001A (en) | High Efficiency, low distortion amplifier | |
| US6717968B2 (en) | Laser drive device | |
| JP3488088B2 (ja) | 発光ダイオード駆動回路 | |
| US10847947B2 (en) | GaN laser diode drive FET with gate current reuse | |
| EP0469244A2 (en) | Light emitting element drive circuit | |
| US6765942B2 (en) | Optoelectronic circuit and control circuit | |
| JP2003078361A (ja) | 電源回路及び半導体装置 | |
| JPH11126935A (ja) | レーザーダイオード駆動回路 | |
| CN109326954B (zh) | 一种用于量子通信单光子源的激光器高速驱动模块 | |
| US5264784A (en) | Current mirror with enable | |
| JP5003586B2 (ja) | 半導体レーザ駆動回路 | |
| JPS6118231A (ja) | 発光素子駆動回路 | |
| KR20050037915A (ko) | 광센서 회로 | |
| JP3788029B2 (ja) | レーザダイオード駆動回路 | |
| JP3126048B2 (ja) | 光送受信回路 | |
| JP3016990B2 (ja) | 切換回路及びそれを備えた光変調装置 | |
| JPH114033A (ja) | 発光素子駆動回路 | |
| JP2743874B2 (ja) | ソリッドステートリレー | |
| JP2004304708A (ja) | 光電流・電圧変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |