JPH11208017A

JPH11208017A - 発光素子駆動装置

Info

Publication number: JPH11208017A
Application number: JP10018809A
Authority: JP
Inventors: Hisaki Nakayama; 寿樹仲山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-01-30
Filing date: 1998-01-30
Publication date: 1999-08-03
Also published as: EP0933971A2; US5991320A; EP0933971A3

Abstract

(57)【要約】【課題】単独の画像信号を用いて相補的な信号に加工
すると、レーザダイオードの発光パルス幅がもとの画像
信号からずれ、また、ノイズに対しても影響を受けやす
い。【解決手段】入力された相補的な画像信号と少なくと
も１つの制御信号の論理処理を画像信号の相補性を保っ
たまま行い、画像信号と制御信号に基づいて相補的な出
力信号を生成する差動信号処理回路２と、差動回路から
成り、発光素子１５に駆動電流を供給するスイッチング
回路とを備え、信号処理回路２から出力される相補的な
出力信号によってスイッチング回路を駆動する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像形成装置等で
記録用光源として用いられる発光素子（例えば、半導体
レーザ）の駆動装置に関するものである。

【０００２】

【従来の技術】本願出願人は、このような発光素子の駆
動装置として例えば特開平８−５６０３４号公報で提案
している。この駆動回路はバイポーラトランジスタの差
動回路のスイッチングにより発光素子をオン、オフする
方式である。図９は同公報の駆動回路を示している。図
９において、１０１，１０２は差動接続されたｎｐｎト
ランジスタ、１０３は１０１，１０２の共通エミッタに
ドレインが接続され、定電流動作をする絶縁ゲート型ト
ランジスタのＮＭＯＳトランジスタ、１０４はカソード
が配線による寄生インダクタンス１０６を介してトラン
ジスタ１０１のコレクタに接続された半導体発光素子で
ある。

【０００３】この半導体発光素子としては半導体レーザ
などが用いられ、この発光素子を画像データに応じてオ
ン、オフすることによって感光体上（図示せず）に潜像
が形成される。１０５はトランジスタ１０２のコレクタ
に接続された負荷抵抗、１０７は半導体発光素子１０４
のアノードと高電位の基準電圧源である電源１１５の間
の配線による寄生インダクタンス、１０８は半導体発光
素子１０４の接合容量Ｃ_j 、１０９，１１０はトランジ
スタ１０１，１０２のエミッタ・コレクタ間容量、１１
１は定電流源として動作するＮＭＯＳトランジスタ１０
３のドレイン・ゲート間容量である。

【０００４】また、１１２はその一端がＮＭＯＳトラン
ジスタ１０３のゲートと容量１１３の一端に接続された
抵抗であり、この抵抗の他端はバイアス電位を与えるＮ
ＭＯＳトランジスタ１１４のゲート及びドレインへ接続
され、更に、容量１１３の他端は低電位の基準電圧源で
ある接地電位１１６に接続されている。１１７，１１８
は差動接続されたトランジスタのベースに相補スイッチ
ング信号１２１，１２２をそれぞれ供給するインバー
タ、１１９はＮＭＯＳトランジスタ１１４に定電流を供
給する定電流源である。１２０は発光素子をオン、オフ
するためのデータである。

【０００５】入力データ１２０はインバータ１１７，１
１８により相補的な信号１２１，１２２に変換され、ト
ランジスタ１０１，１０２のベースに供給される。そし
て、１０１，１０２からなる差動回路を入力データに応
じてスイッチングすることによって定電流源のＮＭＯＳ
トランジスタ１０３のドレイン電流を発光素子１０４に
流すか否かを切り替えている。

【０００６】図９の駆動回路はＬＢＰ（レーザビームプ
リンタ）等のエンジンに用いられ、この場合は、入力デ
ータ１２０はプリンタに供給される画像データに相当す
る。画像データ１２０がハイレベルのときは発光素子が
オフし、画像データ１２０がローレベルの時は発光素子
はオンする。なお、図９では定電流源としてＮＭＯＳト
ランジスタ１０３を用いてリンギング、オーバーシュー
トのない電流パルスを得ている。

【０００７】次に、本願出願人は、特開平８−４６２７
３号公報で電子写真プロセスを用いた画像形成装置を提
案している。同公報の画像形成装置を図１０を参照して
説明する。図１０（ａ）において、２０１は半導体レー
ザ駆動回路、２０２は半導体レーザ制御ＩＣ、２０６は
半導体レーザダイオード（以下、ＬＤという）、２０７
はフォトダイオード（以下、ＰＤという）である。２０
３は画像形成装置の駆動及び電子写真プロセスの制御を
つかさどるシーケンスコントローラ、２０４はシーケン
スコントローラ２０３のＣＰＵ、２０５はホストコンピ
ュータからのキャラクタデータをドットデータに変換す
るイメージコントローラである。また、２１４は電源配
線、２１３は接地配線である。

【０００８】ここで、半導体レーザ駆動回路２０１は制
御ＩＣ２０２として集積化されている。制御ＩＣ２０２
は図１０（ｂ）に示す構成となっていて、アンプ２５０
及び２５１により高帯域閉ループ特性を実現し、シーケ
ンスコントローラ２０３からの光量制御信号２１１で指
定される光量にＬＤ２０６の発光量を画像信号の１パル
ス毎に制御する。強制点灯信号２１２または画像信号２
１０がオン（low active）すると、アンド回路２５３と
アンプ２５０を介してＬＤ２０６に駆動電流を供給す
る。ＬＤ２０６が発光するとＰＤ２０７に光電流が流
れ、アンプ２５１はＣＰＵ２０４からの光量制御信号２
１１に基づいてデータ変換回路２５２から出力される設
定値とＰＤ２０７の光電流とを比較し、ＬＤ２０６の発
光光量が目標光量になるように制御する。

【０００９】図１１は図１０の回路の各部の信号を示
す。まず、２３０は用紙、２３１は用紙３０の印字領域
である。画像信号２１０は、感光体上に潜像を形成すべ
く水平同期信号に従い印字領域２３１でオン／オフし、
この時、光量制御信号２１１は所定の電圧（ＬＤ２０６
の発光光量が所望の値となる電圧値）にセットされてい
る。また、光量制御信号２１１の値を変更すると、ＬＤ
２０６の光量を変更することが可能である。この場合
は、光量制御信号２１１の電圧が小さいほどＬＤ２０６
の発光光量が大きくなるようになっていて、解像度を粗
くしたい場合、画像濃度を濃くしたい場合等は、光量制
御信号２１１の値を小さくすればよい。また、印字領域
２３１の外では、光量制御信号２１１をオフし（ハイレ
ベル）、画像信号２１０に対するマスク信号とする。こ
れにより、イメージコントローラ２０５が印字領域２３
１の外で画像信号２１０をオンしてもＬＤ２０６が発光
するのを防いでいる。

【００１０】画像形成装置においては、印字動作に入る
前に予備動作としてモータの駆動、半導体レーザを含め
た光学系の駆動を行う。この時、シーケンスコントロー
ラ２０３は強制点灯信号２１２をオン(low) してＬＤ２
０６を画像入力に関係なく強制点灯し、ＬＤ２０６を含
めて光学系の動作確認を行う。また、強制点灯信号２１
２をオンする時は光量制御信号２１１は所定の値に設定
しておく必要がある。このような構成の画像形成装置
で、各ラインの同期信号として用いられる水平同期信号
（ＢＤ信号）は、印字領域２３１の手前でＬＤ２０６を
発光し、そのレーザを所定の位置に設けられたセンサ
（ＢＤセンサ）で検出することにより得られる。このＢ
Ｄ信号の形成時も強制点灯信号２１２をオンするととも
に光量制御信号２１１を所定の値に設定しておく。

【００１１】このように印字領域以外で画像信号に対し
てマスクをかける処理及び半導体レーザダイオードを強
制点灯する処理を、シーケンスコントローラ２０３が画
像信号に対して処理するのではなく、半導体レーザ駆動
回路２０１にシーケンスコントローラ２０３から光量制
御信号２１１、強制点灯信号２１２を与えて半導体レー
ザ駆動回路２０１側で実行することにより、シーケンス
コントローラの処理負担を軽減できるばかりでなく、通
常シーケンスコントローラで行う画像処理を汎用のゲー
トアレイ等で行うため、イメージコントローラからの画
像信号のパルス幅再現性が悪化する欠点を改善すること
ができる。

【００１２】図１２は一般的なＥＣＬ（エミッタ・カッ
プルド・ロジック）の２入力のＮＯＲ回路を示す。ま
ず、対となるｎｐｎトランジスタ３０１，３０２とｎｐ
ｎトランジスタ３０３で差動回路が構成されている。３
０４はその差動回路に定電流を供給する定電流源、抵抗
３０５，３０６は差動回路の負荷、３０８は電源配線、
３０７は接地配線である。また、３０９，３１０は差動
回路の相補的な出力で、ｎｐｎトランジスタ３１１，３
１２と定電流源３１３，３１４からなるレベルシフト回
路の入力（ｎｐｎトランジスタ３１１，３１２のベース
電極）に接続されている。このレベルシフト回路は次段
の入力レンジに本ＮＯＲ回路の出力のＤＣレベルを合わ
せるように作用し、このレベルシフト回路の出力３１
５，３１６がＮＯＲ回路の相補的な出力となる。３１
７，３１８はＮＯＲ回路の入力で、ｎｐｎトランジスタ
３０１，３０２のベースに入力されている。３１９は３
１７，３１８のハイ、ローのレベルを判定するための基
準電圧でｎｐｎトランジスタ３０３のベースに入力され
ている。

【００１３】図１２の回路では、少なくとも入力３１
７，３１８の一方が上記基準電圧よりも大きい（ハイ）
時に対応するトランジスタ３０１，３０２の少なくとも
一方がオンし、３０３はオフする。従って、定電流源３
０４の定電流は負荷抵抗３０５に流れ、差動回路の出力
３０９、ＮＯＲ回路の出力３１５はローレベルを示す。
これに対し、抵抗３０６には電流が流れないため、差動
回路の出力３１０は電源電圧、ＮＯＲ回路の出力３１６
はハイレベルとなり、出力３１５と相補的な出力信号が
出力される。

【００１４】一方、入力３１７，３１８のいずれもが上
記基準電圧より小さい場合は、トランジスタ３０１，３
０２は共にオフし、トランジスタ３０３がオンする。こ
のため、定電流源３０４の電流は負荷抵抗３０６に流
れ、差動回路の出力３１０、ＮＯＲ回路の出力３１６は
ローレベルとなる。これに対し、抵抗３０５には電流が
流れないため、差動回路の出力３１０は電源電圧、ＮＯ
Ｒ回路の出力３１５はハイレベルとなり、出力３１６と
相補的な出力信号が出力される。以上の様に図１２の回
路は３１７，３１８を入力とするＮＯＲ回路（出力３１
５）、ＯＲ回路（出力３１６）して動作する。そして、
負荷抵抗と定電流値を各トランジスタが非飽和領域で動
作するように選択することにより、極めて高速で動作
し、高速の信号処理に適した回路構成となる。

【００１５】

【発明が解決しようとする課題】ところで、今日レーザ
ビームプリンタを用いたプリントシステムでは、画像や
写真の出力の要求が高まり、更なる高速化、高精細化が
求められ、レーザダイオードのスイッチングスピードと
しては数１０ＭＨｚから数１００ＭＨｚのスピードが要
求されてきている。同時に、レーザダイオードの出力パ
ルス幅の再現性が高画質化のため不可欠となっている。
このような要求に対し、図９のバイポーラトランジスタ
の差動回路によるスイッチング動作で発光素子の電流を
制御する方式では、高速化という点では有利であるが、
単独の画像信号を制御ＩＣで受けて制御ＩＣ内でインバ
ータを用いて差動回路の相補的な入力信号を生成してい
るので、以下のような問題を生じる。

【００１６】まず、１つは単独の画像信号をインバータ
１１７，１１８を用いて相補的な信号１２１，１２２に
加工し、トランジスタ１０１，１０２からなる差動回路
に入力する場合、信号１２２がインバータ１１８を余分
に経由する分、２つの信号間にディレイが差が生じるた
め、レーザダイオードの出力パルス幅が元々の画像信号
からずれてしまうという問題点があった。即ち、ディレ
イの差により一時的に信号１２１，１２２が両方共ハ
イ、またはローレベルの時間を生じてしまう。これらの
時間の間、定電源１１１の電流はトランジスタ１０１，
１０２にほぼ同じように流れてしまい、発光素子には所
定の半分の電流しか流れず、発光が起こるしきい値電流
に達しないため、これらの時間は発光せずに、光パルス
幅が細ってしまうという問題を生じる。これは、出力さ
れるＬＰＢの出力の線幅の違い（細り）となって現われ
る。インバータ１段のディレイはコンマ数nsecからlnse
c 程度なので、スピードが遅かったり解像度が荒い場合
はさほど問題にならないが、今日の様に数１０ＭＨｚか
ら数１００ＭＨｚの動作速度が要求される様になると問
題となってくる。

【００１７】もう１つはノイズの問題である。高速化に
伴い制御ＩＣを実装する基板や発光素子の駆動回路を集
積した半導体基板上にも高周波のノイズがのってくるた
め、単独の画像信号では不利であり、相補的な信号で画
像信号を伝送した方が同相で乗ってくるノイズを除去で
きるため望ましい。しかしながら、相補的な信号で画像
信号を伝送すると、図９で問題となった信号の時間差は
生じないが、図１０、図１１で説明したような画像信号
に対する論理的な信号処理を施し難いという欠点があ
る。高速な論理回路としては図１２のＥＣＬ回路がある
が、インバータとして用いる時を除いて相補的な入力を
扱えないため、図１０、図１１のような信号処理を行う
場合は、画像信号を一度シングルエンドの出力に変換
し、信号処理した後、再び相補的な信号を生成するとい
う作業が必要となるためである。しかし、これでは、相
補的な信号の伝送によりノイズに強くするという初期の
目的を達せられないだけでなく、回路規模が増大し、ひ
いてはコストアップにつながる欠点があった。

【００１８】本発明は、上記従来の問題点に鑑みなされ
たもので、発光素子の光出力パルス幅の再現性に優れ、
ノイズに対しても影響を受けにくい発光素子駆動装置を
提供することを目的とする。

【００１９】

【課題を解決するための手段】本発明の目的は、入力さ
れた相補的な画像信号と少なくとも１つの制御信号の論
理処理を前記画像信号の相補性を保ったまま行い、前記
画像信号と制御信号に基づいて相補的な出力信号を生成
する信号処理回路と、差動回路から成り、発光素子に駆
動電流を供給するスイッチング回路とを備え、前記信号
処理回路から出力される相補的な出力信号によって前記
スイッチング回路を駆動することを特徴とする発光素子
駆動装置によって達成される。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は本発明による
発光素子駆動装置の第１の実施形態の構成を示す図であ
る。図１において、まず、発光素子駆動装置１は差動信
号処理回路２と、トランジスタ１３，１４、定電流源
９、スイッチング回路とから構成されている。１５は駆
動対象の発光素子で、例えば半導体レーザダイオードが
用いられる。この半導体レーザダイオードを画像信号に
応じて駆動し、半導体レーザダイオードを点灯または消
灯することによって感光ドラム（図示せず）に潜像を形
成する。

【００２１】差動信号処理回路２は相補的な画像信号
５，６、相補的な制御信号７，８を入力として論理演算
を行い、スイッチング回路のｐｎｐトランジスタ１３，
１４への駆動信号を生成する。差動信号処理回路２の具
体的な構成については詳しく後述する。また、スイッチ
ング回路はｎｐｎトランジスタ１３，１４よりなる差動
回路の共通エミッタに定電流源９が接続されていて、こ
の定電流源９の電流を図示しないＡＰＣ（オートパワー
コントロール）回路の光量制御信号１０に応じて制御す
ることによって発光素子１５の光量を一定に制御してい
る。ＡＰＣ回路は周知のように発光素子１５の光の一部
を検出し、これと所望の光量に対応する基準値を比較す
ることによって光量の制御を行う。なお、３は電源配
線、４は接地配線である。

【００２２】図２は差動信号処理回路２の一例を示す回
路図である。図２において、まず、ｎｐｎトランジスタ
２１と２２、２３と２４、２５と２６はそれぞれ差動回
路を構成している。トランジスタ２１と２２のベース端
子には相補的な画像信号５，６、トランジスタ２５と２
６のベース端子には相補的な制御信号７，８が供給され
る。また、トランジスタ２３，２４のベース端子には後
述する電圧発生回路の出力４０，３９が供給される。こ
の出力３９と４０の関係は３９＞４０である。また、共
通接続されたトランジスタ２１と２２のエミッタ端子は
トランジスタ２５のコレクタ端子に、共通接続されたト
ランジスタ２３と２４のエミッタ端子はトランジスタ２
６のコレクタ端子に接続されている。共通接続されたト
ランジスタ２５と２６のエミッタ端子は定電流源３１に
接続されている。

【００２３】トランジスタ２１と２３のコレクタ端子は
各々負荷抵抗２７に接続され、このコレクタ端子からの
出力信号はレベルシフトと出力バッファを兼ねてエミッ
タフォロワ回路を構成するトランジスタ３０のベース端
子に供給される。同様にトランジスタ２２と２４のコレ
クタ端子は各々負荷抵抗２８に接続され、このコレクタ
端子からの出力信号はレベルシフトと出力バッファを兼
ねてエミッタフォロワ回路を構成するトランジスタ２９
のベース端子に供給される。負荷抵抗２７，２８の他端
は電源配線３に接続されている。トランジスタ２９のエ
ミッタ端子は定電流源３２に接続され、このエミッタ端
子からスイッチング回路への駆動信号１２が出力され
る。また、トランジスタ３０のエミッタ端子は定電流源
３３に接続されていて、このエミッタ端子からスイッチ
ング回路への駆動信号１１が出力される。

【００２４】図４は電圧発生回路の一例を示す回路図で
ある。図４において、５２と５３は定電流源で、電流値
はほぼ同一の電流Ｉ₀ である。抵抗５１（抵抗値Ｒ₀ ）
の一端は電源配線３に接続され、他端は定電流源５２と
トランジスタ５４のベース端子に接続されている。トラ
ンジスタ５４のコレクタ端子は電源配線３に、エミッタ
端子はトランジスタ５５のＣ−Ｂショート端子に接続さ
れ、このトランジスタ５５のエミッタ端子から出力３９
が出力される。また、トランジスタ５５のエミッタ端子
はトランジスタ５６のＣ−Ｂショート端子に接続され、
このトランジスタ５５のエミッタ端子からもう一方の出
力４０が出力される。トランジスタ５６のエミッタ端子
は定電流源５３に接続されている。

【００２５】ここで、図４の回路から明らかなように出
力３９は、Ｖ_CC−Ｉ₀ ・Ｒ₀ −Ｖ_BE となる。また、出力４０は、Ｖ_CC−Ｉ₀ ・Ｒ₀ −２Ｖ_BE となる。Ｖ_BEはトランジスタ５４，５５のベース・エミ
ッタ間電圧である。従って、出力３９と４０の関係は、
３９＞４０である。出力３９，４０は差動回路を構成す
るトランジスタ２４，２３のベース端子にそれぞれ供給
される。ここで、制御信号７，８としては画像信号によ
らず発光素子を点灯させて光量を調整するための強制点
灯信号、画像信号をマスクし、画像信号によらず発光素
子１５をオフするためのマスク信号などが用いられる。

【００２６】次に、本実施形態の具体的な動作について
説明する。まず、図２の差動信号処理回路２は相補的な
画像信号５，６及び相補的な制御信号７，８（ここでは
強制点灯信号の例を説明する）を入力とし、相補的な入
力信号に対して差動回路によって相補的な信号を保った
まま信号処理を行い、相補的な出力信号１１，１２を出
力する、ＮＡＮＤ論理回路、ＡＮＤ論理回路、またはＮ
ＯＲ論理回路、ＯＲ論理回路として機能する。具体的に
説明すると、制御信号７がローレベルの場合（制御信号
８はハイレベル）、トランジスタ２６がオンし、トラン
ジスタ２５はオフするため、差動信号処理回路２の出力
１１，１２は画像信号５，６によらずトランジスタ２
３，２４のベース端子に供給される定電圧回路の信号３
９，４０によって決まる。

【００２７】ここで、信号３９，４０の関係は前述のよ
うに常時３９＞４０であるので、トランジスタ２４はオ
ン、トランジスタ２３はオフである。これによって、負
荷抵抗２８からトランジスタ２４，２６に電流が流れ、
トランジスタ２９のベース電位が低下するので、出力１
２はローレベルとなる。一方、トランジスタ２３はオフ
であるため、負荷抵抗２７からトランジスタ３０のベー
スに電流が供給されてトランジスタ３０がオンし、出力
１１はハイレベルとなる。従って、この場合は図１のス
イッチング回路のトランジスタ１３はオンするため、発
光素子１５は画像データ５、６によらず点灯状態とな
る。

【００２８】一方、制御信号７がハイレベルになると
（制御信号８はローレベル）、トランジスタ２５はオ
ン、トランジスタ２６はオフするため、信号処理回路２
の出力は画像信号５，６に依存して動作する。即ち、画
像信号５がローレベルのときは（画像信号６はハイレベ
ル）、トランジスタ２１はオフ、トランジスタ２２はオ
ンし、負荷抵抗２８からトランジスタ２２，２５に電流
が流れ、トランジスタ２９のベース電位が低下するた
め、トランジスタ２９はオフし、出力１２はローレベル
となる。また、トランジスタ２１はオフであるため、負
荷抵抗２７からトランジスタ３０にベース電流が流れて
トランジスタ３０がオンするため、出力１１はハイレベ
ルとなる。従って、画像信号５がローレベルの場合は、
スイッチング回路のトランジスタ１３はオン、トランジ
スタ１４はオフするため、発光素子１５に駆動電流が供
給され発光状態となる。

【００２９】また、画像信号５がハイレベルになると
（画像信号６はローレベル）、トランジスタ２１はオ
ン、トランジスタ２２はオフするため、トランジスタ２
９がオン、トランジスタ３０がオフし、出力１１はロー
レベル、出力１２はハイレベルとなる。従って、この場
合は、スイッチング回路のトランジスタ１３はオフ、ト
ランジスタ１４はオンし、発光素子１５は消灯となる。
このように差動信号処理回路２は、画像信号５，６、制
御信号７，８の相補的な入力信号に対してＮＡＮＤ論理
処理及びＡＮＤ論理処理、または、ＯＲ論理処理及びＮ
ＯＲ論理処理を行い（入力５と７のＮＡＮＤ論理を取っ
た結果が出力１１、ＡＮＤ論理を取った結果が出力１２
となる。同様に、入力６と８のＯＲ論理を施した結果が
出力１１、ＮＯＲ論理を取った結果が出力１２とな
る。）、相補的な出力１１，１２を差動回路のスイッチ
ング回路に供給する。

【００３０】ここで、制御信号７，８としては、前述の
ように画像信号によらず発光素子１５を点灯させる強制
点灯信号のほかに画像信号によらず発光素子１５をオフ
するためのマスク信号を用いることができる。本実施形
態では、以上の説明のように強制点灯信号を制御信号と
して用い、制御信号７がローレベルのときに差動信号処
理回路２の出力１１はハイレベル、出力１２はローレベ
ルとなり、画像信号に関係なく発光素子１５に駆動電流
を供給することによって発光素子１５を強制的に点灯す
ることができる。また、制御信号７をハイレベルにする
と、差動信号処理回路２の出力１１，１２は画像信号に
応じて変化し、発光素子１５を画像信号に応じて駆動す
ることができる。このように差動信号処理回路２は制御
信号による強制点灯と画像信号による発光素子の駆動を
行うことができる。

【００３１】また、本実施形態では、差動信号処理回路
２において入力された相補的な画像信号と制御信号の間
で論理的な信号処理を行い、スイッチング回路の駆動信
号を生成するまで、画像信号をシングルエンドの信号に
変換することなく処理しているので、相補的な入力信
号、シングルエンドの信号（論理処理）、相補的な駆動
信号という変換に伴う画像信号のずれが発生することは
ない。従って、画像信号に対して発光素子１５の光出力
パルス幅を忠実に再現することが可能な駆動回路を実現
することができる。更に、画像信号と制御信号を差動回
路を用いて論理処理をしているので、差動信号処理回路
やスイッチング回路を半導体基板上に集積化する場合、
あるいは実装基板上に実装する場合、半導体基板や実装
基板上のノイズが重畳しても差動回路による同相信号除
去作用によって、シングルエンドの信号で画像信号を処
理する従来方法に比べてノイズに強い駆動回路を実現す
ることができる。加えて、差動信号処理回路２の各トラ
ンジスタが非飽和で動作するように画像信号、制御信
号、電圧発生回路の出力の電圧を設定することにより、
ＥＣＬと同程度の高速動作を実現することができる。

【００３２】なお、以上の実施形態では、制御信号とし
て相補的な制御信号７，８を用いているが、発光素子１
５の光出力パルス幅を決めるのはあくまで画像信号であ
るから、制御信号に関しては必ずしも相補的な信号でな
くてもよい。このように相補的な制御信号を用いない場
合は、制御信号７のみを入力し、他方の制御信号８とし
て制御信号７の信号振幅の中間の電圧を入力すればよ
い。但し、半導体基板や実装基板のノイズの影響を抑え
るためには、シングルエンドの制御信号の方が不利であ
るため、相補的な制御信号を入力するのが望ましい。

【００３３】また、差動信号処理回路２のトランジスタ
２４は常時オフであるのでなくてもよいが、トランジス
タ２１，２２のコレクタの寄生容量が異ってしまい、出
力１１，１２の相補性のバランスが崩れる原因となるの
で、トランジスタ２４はあった方が望ましい。更に、画
像信号５，６をトランジスタ２１，２２に、制御信号
７，８をトランジスタ２５，２６に入力しているが、画
像信号と制御信号の入力を逆にしてもよい。また、差動
信号処理回路２としては図２の回路だけでなく、差動で
信号処理可能な他の回路と組み合わせてもよい。例え
ば、図１２のＥＣＬのＮＯＲ回路のうちトランジスタ３
０２を削除することにより相補的な信号で動作するイン
バータ（またはバッファ）を構成し、この回路を図２の
回路と組み合わせることにより波形整形などを行うこと
が可能となる。

【００３４】さらに、差動信号処理回路の組み合わせに
よって、複数の制御信号と画像信号の論理処理を行って
もよい。図３に画像信号と強制点灯信号及びマスク信号
の論理処理を行う差動信号処理回路を示す。本回路で
は、図２の回路を直列に接続している。個々の論理回路
は図２とほぼ同じであるため同一の番号（素子番号に
ａ、ｂの添え字を付けて区別する）を付して説明を省略
し、図２と違っている部分のみを説明する。

【００３５】ここで、制御信号１をマスク信号、制御信
号２を強制点灯信号とする。すると本差動信号処理回路
の２段目９５は図２の差動信号処理回路と同じである。
従って、制御信号２がローレベルの時、トランジスタ２
１ｂ、２２ｂの入力によらず出力１１はハイ、出力１２
はローレベルとなり、発光素子１５は点灯する。制御信
号２がハイレベルの時、出力１１、１２はトランジスタ
２１ｂ、２２ｂの入力レベルによって決まる。従って、
本差動信号処理回路の１段目のマスク信号が有効になる
のは制御信号２がハイレベルの時なので、１段目の動作
はこの場合のみ考えればよい。

【００３６】本差動信号処理回路の１段目９４も図２と
ほぼ同じであるが、常時トランジスタ２３ａのベースの
方がトランジスタ２４ａのベースよりもハイとなるよう
に接続されている点が逆になっている。従って、制御信
号１はローレベルのときトランジスタ２６ａがオンし、
トランジスタ２５ａがオフし、画像信号によらず出力が
決まる点は図２と同じであるが、トランジスタ２３ａが
オンするため、トランジスタ３０ａのエミッタ電位はロ
ーレベル、トランジスタ２９ａのエミッタ電位はハイレ
ベルとなり（制御信号２がハイレベルならば）、この結
果がそのまま出力１１と１２に現われるので、発光素子
は画像信号によらず消灯し、画像信号をマスクできる。
なお、制御信号１がハイレベルの時（制御信号２はハイ
レベルならば）、出力１１のハイ、ローレベルが画像信
号５、６によって決まる点は図２と同様である。

【００３７】以上示したように、差動信号処理回路を組
み合わせることによって、複数の制御信号と相補的な画
像信号の論理処理を行い、スイッチング回路のオン・オ
フを制御し、発光素子のスイッチングを行うことができ
る。

【００３８】更に、以上の実施形態では、発光素子１５
に駆動電流を供給する差動回路によるスイッチング回路
にｎｐｎトランジスタを用いているが、本発明はこれに
限ることなく、例えば、ＮＭＯＳＦＥＴやＮ型のｊＦＥ
Ｔなどでも使用することができ、発光素子のタイプによ
ってはｐｎｐトランジスタ、ＰＭＯＳＦＥＴ、ｐ型ｊＦ
ＥＴなどを使用することができる。更に、それらの回路
を半導体基板上に集積化すれば、実装基板や個別部品に
起因する寄生素子を低減でき、より高速の動作が可能と
なる。

【００３９】図５は本発明の第２の実施形態を示すブロ
ック図である。本実施形態では、差動信号処理回路２と
差動回路によるスイッチング回路の間にバッファ回路
（または振幅変換回路）６１を設けている。また、スイ
ッチング回路をＮＭＯＳトランジスタ６２，６３による
差動回路で構成している。その他の構成は図１と同じで
ある。図２の差動信号処理回路２は、先にも述べたが、
高速性を保つためにはＥＣＬと同様に各差動トランジス
タを非飽和で動作させることが望ましい。但し、非飽和
で動作させると、出力の振幅を大きくとることはでき
ず、一方スイッチング回路を高速でスイッチングさせる
ためにはある程度大きな振幅の駆動信号が必要である。
そこで、本実施形態では、バッファ回路（または振幅変
換回路）６１を設けることによって、差動信号処理回路
２の出力信号の振幅が小さくても、スイッチング回路に
十分に大きな振幅の駆動信号を供給している。

【００４０】図６はバッファ回路６１の具体例を示して
いる。図６において、７１，７２は差動回路を構成する
ＮＭＯＳＦＥＴ、７３，７４は負荷抵抗、７５は定電流
源である。差動信号処理回路２の出力１１，１２は各々
ＮＭＯＳＦＥＴ７１，７２のゲート端子に接続されてい
る。また、ＮＭＯＳＦＥＴ７１のドレイン端子はＣＭＯ
Ｓインバータ７６の入力に接続され、インバータ７６の
出力は更に駆動能力の大きなＣＭＯＳインバータ７７に
接続されている。同様にＮＭＯＳＦＥＴ７２のドレイン
端子はＣＭＯＳインバータ７８の入力に接続され、イン
バータ７８の出力は更に駆動能力の大きなＣＭＯＳイン
バータ７９に接続されている。そして、ＣＭＯＳインバ
ータ７７の出力６７はスイッチング回路を構成するＮＭ
ＯＳＦＥＴ６３のゲート端子に、ＣＭＯＳインバータ７
９の出力６６はＮＭＯＳＦＥＴ６２のゲート端子にそれ
ぞれ駆動信号として供給される。

【００４１】本実施形態では、このように差動信号処理
回路２とスイッチング回路の間にバッファ回路（または
振幅変換回路）を設けているので、スイッチング回路に
供給する駆動信号は十分な駆動能力を持つだけでなく、
振幅は電源電圧と接地電圧の間でフルスイングするよう
になるので、差動信号処理回路２の各差動トランジスタ
を非飽和で動作させて出力の振幅が小さくなっても、ス
イッチング回路を高速で動作させることができる。

【００４２】なお、本実施形態では、２段のＣＭＯＳイ
ンバータを用いてバッファリングしているが、必要とす
る駆動能力に応じてインバータの段数を増やしたり、イ
ンバータ内のＦＥＴのサイズを変えてもよい。また、イ
ンバータとしてはＣＭＯＳに限らず、バイポーラやＢｉ
ＣＭＯＳのものを用いてもよい。更に、ＣＭＯＳインバ
ータ７６と７８、７７と７９の構成としては、それそれ
同一サイズ、同一レイアウトのトランジスタを用いるの
が望ましい。こうすることによって、出力６６，６７の
信号のディレイや波形はほぼ同一となり、画像信号の相
補性のずれが少なくなるので、画像信号に対する発光素
子１５の光出力パルス幅の再現性が悪化することはな
い。また、第１の実施形態と同様に半導体基板上や実装
基板上のノイズが画像信号に重畳してもノイズの影響を
受けにくい。

【００４３】図７は本発明の第３の実施形態を示すブロ
ック図である。差動信号処理回路２の前段に画像信号
５，６と制御信号７，８の両方または一方のＤＣレベル
や振幅を差動信号処理回路２の入力レンジに合わせて変
換するための入力信号変換回路８１を設けている。その
他の構成は図１と同じである。ここで、図２の差動信号
処理回路２においては画像信号５，６と制御信号７，８
とでは、信号のＤＣレベルを変えないと、処理回路内の
各トランジスタが非飽和領域で動作できない。本実施形
態では、入力信号変換回路８１で画像信号や制御信号の
ＤＣレベルを差動信号処理回路２の入力レンジに合わせ
て変換することにより、差動信号処理回路２の各トラン
ジスタを確実に非飽和で動作させている。

【００４４】図８（ａ），（ｂ）は入力信号変換回路８
１の具体例を示している。図８（ａ）の回路はエミッタ
フォロワの回路で、トランジスタ８３、Ｃ−Ｂショート
のトランジスタ８４、定電流源８６から成っている。こ
の回路では、画像信号（または制御信号）のＤＣレベル
を２Ｖ_BE（Ｖ_BEはトランジスタのベース−エミッタ間電
圧）だけ接地電位側にシフトさせることができる。ま
た、図８（ｂ）の回路は抵抗８８〜９０、トランジスタ
９１、定電流源９２から成っていて、ＤＣレベルをシフ
トできるばかりでなく、振幅も変換することが可能であ
る。

【００４５】具体的に説明すると、まず、例えば画像信
号や制御信号を出力する回路がＣＭＯＳトランジスタで
構成されている場合、ハイレベルは電源電圧、ローレベ
ルは接地電位である。ここで、抵抗８８，８９，９０の
抵抗値の比を１：０．７５：１とすると、トランジスタ
９１のベース端子には、ハイレベルとして約０．５４Ｖ
_CC，ローレベルとして０．４Ｖ_CCが現われる。但し、ト
ランジスタ９１のベース電流は無視するものとする。従
って、エミッタフォロワでバッファリングした出力９３
は、ハイレベル：０．５４Ｖ_CC−Ｖ_BE ローレベル：０．４Ｖ_CC−Ｖ_BE となる。Ｖ_CC＝５Ｖとすると、出力９３の振幅は約７０
０ｍＶ（０．１４Ｖ_CC）となり、画像信号や制御信号の
振幅を変換することができる。

【００４６】このように本実施形態では、相補的な画像
信号５，６、相補的な制御信号７，８を差動信号処理回
路２の入力レンジに応じてＤＣレベルや振幅を変換する
ことにより、差動信号処理回路２の入力レンジに合わな
い画像信号や制御信号が供給された場合でも、画像信号
の相補性のずれを小さく、また発光素子１５の光出力パ
ルス幅の再現性も良好にすることができる。

【００４７】また、差動信号処理回路２の入力レンジ
は、回路内の各トランジスタを非飽和で動作させるため
に大きくとれない。この点に関し、本実施形態では、入
力信号変換回路８１を設けて画像信号や制御信号の振幅
を変換することにより、画像信号を出力するイメージコ
ントローラ（図示せず）や制御信号を出力するシーケン
スコントローラ（図示せず）から発光素子駆動回路１ま
でＣＭＯＳレベルのようにより論理振幅の大きい信号で
画像信号や制御信号を伝送できるので、ノイズの影響を
受けにくくすることができる。

【００４８】

【発明の効果】以上説明したように本発明によれば、相
補的な画像信号と少なくとも１つの制御信号の論理信号
処理をシングルエンドの信号に変換することなく行い、
出力された相補的な信号によって発光素子に駆動電流を
供給するスイッチング回路を駆動しているので、スイッ
チング回路における駆動パルスの相補性のずれを小さく
でき、動作速度の高速化に対応することができる。ま
た、半導体基板上や実装基板上のノイズが重畳してもシ
ングルエンドの画像信号で処理する従来装置に比べてノ
イズに強い駆動回路を実現することができる。

【図面の簡単な説明】

【図１】本発明の発光素子駆動装置の第１の実施形態の
構成を示す図である。

【図２】図１の差動信号処理回路を詳細に示す回路図で
ある。

【図３】差動信号処理回路の他の例を示す回路図であ
る。

【図４】図２の差動信号処理回路に用いる電圧発生回路
の回路図である。

【図５】本発明の第２の実施形態を示す図である。

【図６】図５の実施形態のバッファ回路を詳細に示す回
路図である。

【図７】本発明の第３の実施形態を示す回路図である。

【図８】図７の実施形態の入力信号変換回路の具体例を
示す回路図である。

【図９】本願出願人による従来例の発光素子駆動回路を
示す回路図である。

【図１０】本願出願人による従来例の画像形成装置を示
すブロック図である。

【図１１】図１０の画像形成装置の動作を説明するため
のタイムチャートである。

【図１２】一般的なＥＣＬの２入力のＮＯＲ回路を示す
回路図である。

【符号の説明】

１発光素子駆動回路２差動信号処理回路９定電流源１３，１４トランジスタ１５発光素子６１バッファ回路８１入力信号変換回路

Claims

【特許請求の範囲】

【請求項１】入力された相補的な画像信号と少なくと
も１つの制御信号の論理処理を前記画像信号の相補性を
保ったまま行い、前記画像信号と制御信号に基づいて相
補的な出力信号を生成する信号処理回路と、差動回路か
ら成り、発光素子に駆動電流を供給するスイッチング回
路とを備え、前記信号処理回路から出力される相補的な
出力信号によって前記スイッチング回路を駆動すること
を特徴とする発光素子駆動装置。
【請求項２】前記信号処理回路は、前記画像信号と制
御信号のオアとノアまたはアンドとナンドの論理信号を
出力することを特徴とする請求項１に記載の発光素子駆
動装置。
【請求項３】前記信号処理回路とスイッチング回路の
間に、前記信号処理回路の出力を増幅する増幅手段を設
けたことを特徴とする請求項１に記載の発光素子駆動装
置。
【請求項４】前記信号処理回路の前段に前記画像信号
または制御信号のＤＣレベルと振幅の少なくとも一方を
信号処理回路の入力レンジに合わせて変換する手段を設
けたことを特徴とする請求項１に記載の発光素子駆動装
置。
【請求項５】前記信号処理回路とスイッチング回路を
半導体基板上に集積化したことを特徴とする請求項１に
記載の発光素子駆動装置。
【請求項６】前記増幅手段、変換手段を半導体基板上
に集積化したことを特徴とする請求項３、４に記載の発
光素子駆動装置。