JP2002202823A - 駆動回路及びこれを用いた定電流駆動装置 - Google Patents
駆動回路及びこれを用いた定電流駆動装置Info
- Publication number
- JP2002202823A JP2002202823A JP2000401486A JP2000401486A JP2002202823A JP 2002202823 A JP2002202823 A JP 2002202823A JP 2000401486 A JP2000401486 A JP 2000401486A JP 2000401486 A JP2000401486 A JP 2000401486A JP 2002202823 A JP2002202823 A JP 2002202823A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- output
- current mirror
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Abstract
(57)【要約】
【課題】隣接する駆動回路間での出力電流のバラツキを
小さくできる安価な駆動回路及びこれを用いた定電流駆
動装置を提供する。 【解決手段】入力された基準電流に応じた複数の出力電
流を出力する第１のカレントミラー回路１０と、この第
１のカレントミラー回路１０の最終段の出力電流の極性
を変換して出力する第２のカレントミラー回路２０、と
を備えている。
小さくできる安価な駆動回路及びこれを用いた定電流駆
動装置を提供する。 【解決手段】入力された基準電流に応じた複数の出力電
流を出力する第１のカレントミラー回路１０と、この第
１のカレントミラー回路１０の最終段の出力電流の極性
を変換して出力する第２のカレントミラー回路２０、と
を備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、駆動回路及びこれ
を用いた定電流駆動装置に関する。
を用いた定電流駆動装置に関する。
【０００２】
【従来の技術】従来、定電流で負荷を駆動するために、
カレントミラー回路から構成される駆動回路が用いられ
ている。図１５は、このような従来の駆動回路の一例を
示す。この駆動回路は、カレントミラー回路と基準電流
設定抵抗Ｒとから構成されている。
カレントミラー回路から構成される駆動回路が用いられ
ている。図１５は、このような従来の駆動回路の一例を
示す。この駆動回路は、カレントミラー回路と基準電流
設定抵抗Ｒとから構成されている。
【０００３】カレントミラー回路は、複数のＰＮＰトラ
ンジスタＴｒ０〜Ｔｒｎから構成されている。このカレ
ントミラー回路では、電源端子及び各ＰＮＰトランジス
タＴｒ０〜Ｔｒｎは、物理的に図１５に示す位置、つま
り、ＰＮＰトランジスタＴｒ０が物理的に電源に一番近
い位置に配置され、ＰＮＰトランジスタＴｒｎが物理的
に電源から一番遠い位置に配置されているものとする。
ンジスタＴｒ０〜Ｔｒｎから構成されている。このカレ
ントミラー回路では、電源端子及び各ＰＮＰトランジス
タＴｒ０〜Ｔｒｎは、物理的に図１５に示す位置、つま
り、ＰＮＰトランジスタＴｒ０が物理的に電源に一番近
い位置に配置され、ＰＮＰトランジスタＴｒｎが物理的
に電源から一番遠い位置に配置されているものとする。
【０００４】複数のＰＮＰトランジスタＴｒ０〜Ｔｒｎ
の各々のベースは相互に接続され、エミッタは共通電源
ラインで電源端子に共通に接続され、コレクタは出力端
子Ｏ１〜Ｏｎにそれぞれ接続されている。このカレント
ミラー回路の初段のＰＮＰトランジスタＴｒ０のベース
はコレクタに接続され、所謂ダイオード結合がなされて
いる。
の各々のベースは相互に接続され、エミッタは共通電源
ラインで電源端子に共通に接続され、コレクタは出力端
子Ｏ１〜Ｏｎにそれぞれ接続されている。このカレント
ミラー回路の初段のＰＮＰトランジスタＴｒ０のベース
はコレクタに接続され、所謂ダイオード結合がなされて
いる。
【０００５】このカレントミラー回路は、ＰＮＰトラン
ジスタＴｒ０のコレクタに流れる電流と略等しい電流
を、ＰＮＰトランジスタＴｒ１〜Ｔｒｎのコレクタに流
し、出力電流として出力端子Ｏ１〜Ｏｎから出力する。
これにより、独立した電位にある負荷が電流駆動され
る。初段のＰＮＰトランジスタＴｒ０のコレクタは基準
電流設定抵抗Ｒを介して接地されている。
ジスタＴｒ０のコレクタに流れる電流と略等しい電流
を、ＰＮＰトランジスタＴｒ１〜Ｔｒｎのコレクタに流
し、出力電流として出力端子Ｏ１〜Ｏｎから出力する。
これにより、独立した電位にある負荷が電流駆動され
る。初段のＰＮＰトランジスタＴｒ０のコレクタは基準
電流設定抵抗Ｒを介して接地されている。
【０００６】この基準電流設定抵抗Ｒにより、ＰＮＰト
ランジスタＴｒ０のコレクタに流す基準電流Ｉrefを調
整できる。従って、基準電流設定抵抗Ｒの値を適宜選択
することにより、出力端子Ｏ１〜Ｏｎに所望の大きさの
電流を流し、以て定電流駆動が必要な負荷を駆動できる
ようになっている。このような従来の駆動回路は、例え
ば１個の半導体集積回路（ＩＣ）として構成される。
ランジスタＴｒ０のコレクタに流す基準電流Ｉrefを調
整できる。従って、基準電流設定抵抗Ｒの値を適宜選択
することにより、出力端子Ｏ１〜Ｏｎに所望の大きさの
電流を流し、以て定電流駆動が必要な負荷を駆動できる
ようになっている。このような従来の駆動回路は、例え
ば１個の半導体集積回路（ＩＣ）として構成される。
【０００７】ところで、定電流駆動が必要な負荷とし
て、多数の発光ダイオード（以下、「ＬＥＤ」という）
を配列して形成されたＬＥＤディスプレイパネルや有機
化合物のエレクトロルミネッセンス（以下、「ＥＬ」と
いう）現象を利用する多数の有機ＥＬ素子を配列して形
成された有機ＥＬディスプレイパネル等が知られてい
る。
て、多数の発光ダイオード（以下、「ＬＥＤ」という）
を配列して形成されたＬＥＤディスプレイパネルや有機
化合物のエレクトロルミネッセンス（以下、「ＥＬ」と
いう）現象を利用する多数の有機ＥＬ素子を配列して形
成された有機ＥＬディスプレイパネル等が知られてい
る。
【０００８】これらのディスプレイパネルでは発光素子
として多数のＬＥＤや有機ＥＬが使用されることから、
１個の駆動回路（ＩＣ）で定電流駆動装置を構成するこ
とができない。そこで、一般に、ディスプレイパネルを
構成する多数の発光素子は複数の駆動回路で分割して駆
動される。
として多数のＬＥＤや有機ＥＬが使用されることから、
１個の駆動回路（ＩＣ）で定電流駆動装置を構成するこ
とができない。そこで、一般に、ディスプレイパネルを
構成する多数の発光素子は複数の駆動回路で分割して駆
動される。
【０００９】この場合、各駆動回路の出力端子から出力
される出力電流が不均一であると、発光素子の発光量に
バラツキが生じ、ディスプレイパネルに表示むらが発生
する。そこで、各駆動回路の出力端子から出力される出
力電流が一定になるように、各駆動回路に設けられた基
準電流設定抵抗Ｒの抵抗値を調整して基準電流を一定に
することが行われている。
される出力電流が不均一であると、発光素子の発光量に
バラツキが生じ、ディスプレイパネルに表示むらが発生
する。そこで、各駆動回路の出力端子から出力される出
力電流が一定になるように、各駆動回路に設けられた基
準電流設定抵抗Ｒの抵抗値を調整して基準電流を一定に
することが行われている。
【００１０】このように、従来の駆動回路は、抵抗値を
調整することにより独立にカレントミラー回路の入力電
流を設定する方式が採用されるので、複数の駆動回路を
用いて、ディスプレイパネルを定電流駆動する場合、各
駆動回路の基準電流のバラツキを小さく抑えることは困
難である。
調整することにより独立にカレントミラー回路の入力電
流を設定する方式が採用されるので、複数の駆動回路を
用いて、ディスプレイパネルを定電流駆動する場合、各
駆動回路の基準電流のバラツキを小さく抑えることは困
難である。
【００１１】そこで、このよう問題を解消するために、
特開２０００−２９３２４５号公報は、「定電流駆動装
置及び定電流駆動半導体集積回路」を開示している。こ
の定電流駆動装置では、ＥＬディスプレイパネルの有機
ＥＬ素子を定電流で駆動するために、複数の定電流ドラ
イバＩＣが使用される。
特開２０００−２９３２４５号公報は、「定電流駆動装
置及び定電流駆動半導体集積回路」を開示している。こ
の定電流駆動装置では、ＥＬディスプレイパネルの有機
ＥＬ素子を定電流で駆動するために、複数の定電流ドラ
イバＩＣが使用される。
【００１２】各定電流ドライバＩＣには、定電流ドライ
バ回路及び制御回路を内蔵している。定電流ドライバＩ
Ｃには基準電流発生回路が内蔵されており、基準抵抗に
基づいて発生される基準出力電流を基準端子から導出す
る。各定電流ドライバＩＣの基準電流入力端子には、基
準電流発生回路から出力される基準出力電流を入力し、
出力端子からそれぞれ同一電流値の駆動電流を出力す
る。駆動電流は、各制御回路によってオン又はオフに制
御される。
バ回路及び制御回路を内蔵している。定電流ドライバＩ
Ｃには基準電流発生回路が内蔵されており、基準抵抗に
基づいて発生される基準出力電流を基準端子から導出す
る。各定電流ドライバＩＣの基準電流入力端子には、基
準電流発生回路から出力される基準出力電流を入力し、
出力端子からそれぞれ同一電流値の駆動電流を出力す
る。駆動電流は、各制御回路によってオン又はオフに制
御される。
【００１３】この構成により、複数の定電流ドライバＩ
Ｃを用いて多数の負荷を、定電流ドライバＩＣ間の出力
電流のバラツキが小さい状態で駆動できる。
Ｃを用いて多数の負荷を、定電流ドライバＩＣ間の出力
電流のバラツキが小さい状態で駆動できる。
【００１４】
【発明が解決しようとする課題】しかしながら、多数の
出力端子を有するカレントミラー回路から構成される駆
動回路の場合、カレントミラー回路の共通電源ラインの
インピーダンスに起因して、出力端子の位置により電流
比がずれる。図１６は、カレントミラー回路の配線抵抗
と電流比のズレの関係を示す。
出力端子を有するカレントミラー回路から構成される駆
動回路の場合、カレントミラー回路の共通電源ラインの
インピーダンスに起因して、出力端子の位置により電流
比がずれる。図１６は、カレントミラー回路の配線抵抗
と電流比のズレの関係を示す。
【００１５】この図１６から理解できるように、カレン
トミラー回路の配線抵抗の値が大きくなるほど、つまり
セル（トランジスタ）の位置が電源端子から遠くなるほ
ど電流比のズレが大きくなる。その結果、電源端子の近
くに配置されたトランジスタで駆動される発光素子の輝
度と電源端子から遠い位置に配置されたトランジスタで
駆動される発光素子の輝度とに差が生じる。
トミラー回路の配線抵抗の値が大きくなるほど、つまり
セル（トランジスタ）の位置が電源端子から遠くなるほ
ど電流比のズレが大きくなる。その結果、電源端子の近
くに配置されたトランジスタで駆動される発光素子の輝
度と電源端子から遠い位置に配置されたトランジスタで
駆動される発光素子の輝度とに差が生じる。
【００１６】従って、図１７（Ａ）に示すように、４個
の駆動回路でディスプレイパネルの発光素子を駆動する
場合を考えると、各駆動回路の出力電流は、図１７
（Ｂ）の実線で示すように、電源端子から遠くなるに従
って小さくなる。その結果、図１７（Ｂ）のＡに示すよ
うに、１つの駆動回路の終端側の出力端子からの出力電
流と隣接する駆動回路の始端側の出力端子からの出力電
流との差が大きくなる。その結果、１つの駆動回路で駆
動される発光素子と隣接する駆動回路で駆動される発光
素子との境界における輝度差が明瞭に現れて画質が著し
く低下する。
の駆動回路でディスプレイパネルの発光素子を駆動する
場合を考えると、各駆動回路の出力電流は、図１７
（Ｂ）の実線で示すように、電源端子から遠くなるに従
って小さくなる。その結果、図１７（Ｂ）のＡに示すよ
うに、１つの駆動回路の終端側の出力端子からの出力電
流と隣接する駆動回路の始端側の出力端子からの出力電
流との差が大きくなる。その結果、１つの駆動回路で駆
動される発光素子と隣接する駆動回路で駆動される発光
素子との境界における輝度差が明瞭に現れて画質が著し
く低下する。
【００１７】なお、図１７（Ｂ）中の破線は、駆動回路
の製造プロセスに起因する電気的特性のバラツキに基づ
く出力電流のバラツキを表している。このバラツキは、
理論的には基準電流設定抵抗Ｒの値を適宜選択すること
により基準電流を適当に選べば解消できるが、実際に
は、上述したように、基準電流のバラツキを小さく抑え
ることは困難である。
の製造プロセスに起因する電気的特性のバラツキに基づ
く出力電流のバラツキを表している。このバラツキは、
理論的には基準電流設定抵抗Ｒの値を適宜選択すること
により基準電流を適当に選べば解消できるが、実際に
は、上述したように、基準電流のバラツキを小さく抑え
ることは困難である。
【００１８】このような問題を解消するためには、即
ち、図１６の特性線の傾きを小さくするためには、共通
電源ラインのインピーダンスを小さくする必要がある。
このためには、共通電源ラインの幅を太くしたり、複数
の電源端子を設ける必要がある。また、カレントミラー
回路の基準電流のバラツキを小さくするためには、トリ
ミング等を行ったり、駆動回路を構成する半導体集積回
路をウエハ単位で管理する必要がある。これらは、駆動
回路を半導体集積回路で構成する場合、コストアップの
要因になる。
ち、図１６の特性線の傾きを小さくするためには、共通
電源ラインのインピーダンスを小さくする必要がある。
このためには、共通電源ラインの幅を太くしたり、複数
の電源端子を設ける必要がある。また、カレントミラー
回路の基準電流のバラツキを小さくするためには、トリ
ミング等を行ったり、駆動回路を構成する半導体集積回
路をウエハ単位で管理する必要がある。これらは、駆動
回路を半導体集積回路で構成する場合、コストアップの
要因になる。
【００１９】そこで、本発明の目的は、隣接する駆動回
路間での出力電流のバラツキを小さくできる安価な駆動
回路及びこれを用いた定電流駆動装置を提供することに
ある。
路間での出力電流のバラツキを小さくできる安価な駆動
回路及びこれを用いた定電流駆動装置を提供することに
ある。
【００２０】
【課題を解決するための手段】本発明の第１の態様に係
る駆動回路は、上記目的を達成するために、入力された
基準電流に応じた複数の出力電流を出力する第１のカレ
ントミラー回路と、前記第１のカレントミラー回路の最
終段の出力電流の極性を変換して出力する第２のカレン
トミラー回路、とを備えている。
る駆動回路は、上記目的を達成するために、入力された
基準電流に応じた複数の出力電流を出力する第１のカレ
ントミラー回路と、前記第１のカレントミラー回路の最
終段の出力電流の極性を変換して出力する第２のカレン
トミラー回路、とを備えている。
【００２１】この駆動回路は、電流吐き出し型として構
成できる。この場合、前記第１のカレントミラー回路
は、基準電流を設定するための基準電流入力端子と、電
源が供給される電源端子と、前記基準電流入力端子と前
記電源端子との間に設けられ、出力電流を決定する第１
回路と、複数の出力端子と、前記電源端子から敷延され
た共通電源ラインと前記複数の出力端子との間に設けら
れ、前記第１回路で決定された出力電流を出力する複数
の第２回路と、前記複数の第２回路の次段に設けられ、
前記第１回路で決定された出力電流を出力する第３回
路、とから構成し、前記第２のカレントミラー回路は、
前記第１のカレントミラー回路に含まれる第３回路から
の出力電流の極性を変換して出力する基準電流出力端子
を備えるように構成できる。
成できる。この場合、前記第１のカレントミラー回路
は、基準電流を設定するための基準電流入力端子と、電
源が供給される電源端子と、前記基準電流入力端子と前
記電源端子との間に設けられ、出力電流を決定する第１
回路と、複数の出力端子と、前記電源端子から敷延され
た共通電源ラインと前記複数の出力端子との間に設けら
れ、前記第１回路で決定された出力電流を出力する複数
の第２回路と、前記複数の第２回路の次段に設けられ、
前記第１回路で決定された出力電流を出力する第３回
路、とから構成し、前記第２のカレントミラー回路は、
前記第１のカレントミラー回路に含まれる第３回路から
の出力電流の極性を変換して出力する基準電流出力端子
を備えるように構成できる。
【００２２】より具体的には、この駆動回路を、前記第
１のカレントミラー回路に含まれる第１回路、第２回路
及び第３回路はＰＮＰトランジスタから構成し、前記第
２のカレントミラー回路はＮＰＮトランジスタから構成
することができる。この場合、前記第１回路及び前記第
２のカレントミラー回路の少なくとも１つにベース電流
補償回路を備えるように構成できる。
１のカレントミラー回路に含まれる第１回路、第２回路
及び第３回路はＰＮＰトランジスタから構成し、前記第
２のカレントミラー回路はＮＰＮトランジスタから構成
することができる。この場合、前記第１回路及び前記第
２のカレントミラー回路の少なくとも１つにベース電流
補償回路を備えるように構成できる。
【００２３】或いは、この駆動回路は、前記第１のカレ
ントミラー回路に含まれる第１回路、第２回路及び第３
回路はＰチャンネルＭＯＳトランジスタから構成し、前
記第２のカレントミラー回路はＮチャンネルＭＯＳトラ
ンジスタから構成することができる。
ントミラー回路に含まれる第１回路、第２回路及び第３
回路はＰチャンネルＭＯＳトランジスタから構成し、前
記第２のカレントミラー回路はＮチャンネルＭＯＳトラ
ンジスタから構成することができる。
【００２４】以上のような電流吐き出し型の駆動回路の
前記電源端子は、該電源端子から敷延された前記共通電
源ラインの中央部から引き出すように構成できる。或る
いは、前記電源端子は、該電源端子から敷延された前記
共通電源ラインの複数箇所から引き出すように構成でき
る。
前記電源端子は、該電源端子から敷延された前記共通電
源ラインの中央部から引き出すように構成できる。或る
いは、前記電源端子は、該電源端子から敷延された前記
共通電源ラインの複数箇所から引き出すように構成でき
る。
【００２５】また、本発明の駆動回路は、電流吸い込み
型として構成できる。この場合、前記第１のカレントミ
ラー回路は、基準電流を設定するための基準電流入力端
子と、グランドに接続される接地端子と、前記基準電流
入力端子と前記接地端子との間に設けられ、出力電流を
決定する第１回路と、複数の出力端子と、前記接地端子
から敷延された共通接地ラインと前記複数の出力端子と
の間に設けられ、前記第１回路で決定された出力電流を
出力する複数の第２回路と、前記複数の第２回路の次段
に設けられ、前記第１回路で決定された出力電流を出力
する第３回路、とを備え、前記第２のカレントミラー回
路は、前記第１のカレントミラー回路に含まれる第３回
路からの出力電流の極性を変換して出力する基準電流出
力端子を備えるように構成できる。
型として構成できる。この場合、前記第１のカレントミ
ラー回路は、基準電流を設定するための基準電流入力端
子と、グランドに接続される接地端子と、前記基準電流
入力端子と前記接地端子との間に設けられ、出力電流を
決定する第１回路と、複数の出力端子と、前記接地端子
から敷延された共通接地ラインと前記複数の出力端子と
の間に設けられ、前記第１回路で決定された出力電流を
出力する複数の第２回路と、前記複数の第２回路の次段
に設けられ、前記第１回路で決定された出力電流を出力
する第３回路、とを備え、前記第２のカレントミラー回
路は、前記第１のカレントミラー回路に含まれる第３回
路からの出力電流の極性を変換して出力する基準電流出
力端子を備えるように構成できる。
【００２６】より具体的には、この駆動回路を、前記第
１のカレントミラー回路に含まれる第１回路、第２回路
及び第３回路はＮＰＮトランジスタから構成し、前記第
２のカレントミラー回路はＰＮＰトランジスタから構成
することができる。この場合、前記第１回路及び前記第
２のカレントミラー回路の少なくとも１つにベース電流
補償回路を備えるように構成できる。
１のカレントミラー回路に含まれる第１回路、第２回路
及び第３回路はＮＰＮトランジスタから構成し、前記第
２のカレントミラー回路はＰＮＰトランジスタから構成
することができる。この場合、前記第１回路及び前記第
２のカレントミラー回路の少なくとも１つにベース電流
補償回路を備えるように構成できる。
【００２７】或いは、この駆動回路を、前記第１のカレ
ントミラー回路に含まれる第１回路、第２回路及び第３
回路はＮチャンネルＭＯＳトランジスタから構成し、前
記第２のカレントミラー回路はＰチャンネルＭＯＳトラ
ンジスタから構成することができる。
ントミラー回路に含まれる第１回路、第２回路及び第３
回路はＮチャンネルＭＯＳトランジスタから構成し、前
記第２のカレントミラー回路はＰチャンネルＭＯＳトラ
ンジスタから構成することができる。
【００２８】以上のような電流吸い込み型の駆動回路の
前記接地端子は、該接地端子から敷延された前記共通接
地ラインの中央部から引き出すように構成できる。或い
は、前記接地端子は、該接地端子から敷延された前記共
通接地ラインの複数箇所から引き出すように構成でき
る。
前記接地端子は、該接地端子から敷延された前記共通接
地ラインの中央部から引き出すように構成できる。或い
は、前記接地端子は、該接地端子から敷延された前記共
通接地ラインの複数箇所から引き出すように構成でき
る。
【００２９】また、本発明の第２の態様に係る定電流駆
動装置は、上述した駆動回路を複数備え、１つの駆動回
路の前記基準電流出力端子は、該駆動回路に隣接する他
の駆動回路の基準電流入力端子に接続されて構成されて
いる。
動装置は、上述した駆動回路を複数備え、１つの駆動回
路の前記基準電流出力端子は、該駆動回路に隣接する他
の駆動回路の基準電流入力端子に接続されて構成されて
いる。
【００３０】
【発明の実施の形態】以下、本発明の実施の形態に係る
駆動回路及び定電流駆動装置を、図面を参照しながら詳
細に説明する。
駆動回路及び定電流駆動装置を、図面を参照しながら詳
細に説明する。
【００３１】（実施の形態１）本発明の実施の形態１に
係る駆動回路は、出力端子から電流を流出する電流吐き
出し型のカレントミラー回路をバイポーラトランジスタ
で構成したものである。
係る駆動回路は、出力端子から電流を流出する電流吐き
出し型のカレントミラー回路をバイポーラトランジスタ
で構成したものである。
【００３２】図１は、本発明の実施の形態１に係る駆動
回路の構成を示すブロック図である。この駆動回路は、
第１のカレントミラー回路１０と第２のカレントミラー
２０とから構成されている。
回路の構成を示すブロック図である。この駆動回路は、
第１のカレントミラー回路１０と第２のカレントミラー
２０とから構成されている。
【００３３】第１のカレントミラー１０は、電源端子１
１、基準電流入力端子１２及び出力端子Ｏ１〜Ｏｎ（ｎ
は２以上の整数）を備えている。この第１のカレントミ
ラー回路１０は、基準電流入力端子１２に供給される入
力電流Ｉrefに応じた出力電流を出力端子Ｏ１〜Ｏｎか
ら出力する。また、第１のカレントミラー回路１０から
の出力電流の１つは第２のカレントミラー回路２０に供
給される。
１、基準電流入力端子１２及び出力端子Ｏ１〜Ｏｎ（ｎ
は２以上の整数）を備えている。この第１のカレントミ
ラー回路１０は、基準電流入力端子１２に供給される入
力電流Ｉrefに応じた出力電流を出力端子Ｏ１〜Ｏｎか
ら出力する。また、第１のカレントミラー回路１０から
の出力電流の１つは第２のカレントミラー回路２０に供
給される。
【００３４】第２のカレントミラー回路２０は、第１の
カレントミラー回路１０からの出力電流の極性を変換
し、基準電流出力端子１３から出力する。この第２のカ
レントミラー回路２０には接地端子１４が設けられてい
る。
カレントミラー回路１０からの出力電流の極性を変換
し、基準電流出力端子１３から出力する。この第２のカ
レントミラー回路２０には接地端子１４が設けられてい
る。
【００３５】図２は、上述した駆動回路の詳細な回路構
成を示す図である。第１のカレントミラー回路１０は、
複数のＰＮＰトランジスタＴｒ０〜Ｔｒｎ＋１から構成
されている。ＰＮＰトランジスタＴｒ０は本発明の第１
回路に対応し、複数のＰＮＰトランジスタＴｒ１〜Ｔｒ
ｎは本発明の複数の第２回路に対応し、ＰＮＰトランジ
スタＴｒｎ＋１は本発明の第３回路に対応する。
成を示す図である。第１のカレントミラー回路１０は、
複数のＰＮＰトランジスタＴｒ０〜Ｔｒｎ＋１から構成
されている。ＰＮＰトランジスタＴｒ０は本発明の第１
回路に対応し、複数のＰＮＰトランジスタＴｒ１〜Ｔｒ
ｎは本発明の複数の第２回路に対応し、ＰＮＰトランジ
スタＴｒｎ＋１は本発明の第３回路に対応する。
【００３６】この第１のカレントミラー回路１０では、
電源端子１１及び各ＰＮＰトランジスタＴｒ０〜Ｔｒｎ
＋１は、物理的に図２に示す位置、つまり、ＰＮＰトラ
ンジスタＴｒ０が物理的に電源に一番近い位置に配置さ
れ、ＰＮＰトランジスタＴｒｎ＋１が物理的に電源から
一番遠い位置に配置されている。
電源端子１１及び各ＰＮＰトランジスタＴｒ０〜Ｔｒｎ
＋１は、物理的に図２に示す位置、つまり、ＰＮＰトラ
ンジスタＴｒ０が物理的に電源に一番近い位置に配置さ
れ、ＰＮＰトランジスタＴｒｎ＋１が物理的に電源から
一番遠い位置に配置されている。
【００３７】複数のＰＮＰトランジスタＴｒ０〜Ｔｒｎ
＋１の各々のベースは相互に接続され、エミッタは電源
端子１１から敷延された共通電源ライン１６で共通に接
続されている。この第１のカレントミラー回路１０の初
段のＰＮＰトランジスタＴｒ０のベースはコレクタに接
続され、所謂ダイオード結合がなされている。
＋１の各々のベースは相互に接続され、エミッタは電源
端子１１から敷延された共通電源ライン１６で共通に接
続されている。この第１のカレントミラー回路１０の初
段のＰＮＰトランジスタＴｒ０のベースはコレクタに接
続され、所謂ダイオード結合がなされている。
【００３８】最終段のトランジスタＴｒｎ＋１のコレク
タは第２のカレントミラー回路２０に接続されている。
中間のＰＮＰトランジスタＴｒ１〜Ｔｒｎのコレクタ
は、出力端子Ｏ１〜Ｏｎにそれぞれ接続されている。
タは第２のカレントミラー回路２０に接続されている。
中間のＰＮＰトランジスタＴｒ１〜Ｔｒｎのコレクタ
は、出力端子Ｏ１〜Ｏｎにそれぞれ接続されている。
【００３９】第２のカレントミラー回路２０は、ＮＰＮ
トランジスタＴｒａとＮＰＮトランジスタＴｒｂとから
構成されている。ＮＰＮトランジスタＴｒａのベースは
コレクタに接続され、所謂ダイオード結合がなされてい
る。このＮＰＮトランジスタＴｒａのエミッタは接地端
子１４に接続されている。また、ＮＰＮトランジスタＴ
ｒｂのベースはＮＰＮトランジスタＴｒａのベースに、
コレクタは基準電流出力端子１３にそれぞれ接続され、
エミッタは接地されている。
トランジスタＴｒａとＮＰＮトランジスタＴｒｂとから
構成されている。ＮＰＮトランジスタＴｒａのベースは
コレクタに接続され、所謂ダイオード結合がなされてい
る。このＮＰＮトランジスタＴｒａのエミッタは接地端
子１４に接続されている。また、ＮＰＮトランジスタＴ
ｒｂのベースはＮＰＮトランジスタＴｒａのベースに、
コレクタは基準電流出力端子１３にそれぞれ接続され、
エミッタは接地されている。
【００４０】このＮＰＮトランジスタＴｒｂには、ＮＰ
ＮトランジスタＴｒａと略同じ大きさの電流が流れる。
この場合、ＮＰＮトランジスタＴｒｂに流れる電流の方
向は、ＮＰＮトランジスタＴｒａに流れる電流の方向と
同じである。従って、ＮＰＮトランジスタＴｒｂは電流
を吸い込むように作用するので、極性が反転するように
変換される。
ＮトランジスタＴｒａと略同じ大きさの電流が流れる。
この場合、ＮＰＮトランジスタＴｒｂに流れる電流の方
向は、ＮＰＮトランジスタＴｒａに流れる電流の方向と
同じである。従って、ＮＰＮトランジスタＴｒｂは電流
を吸い込むように作用するので、極性が反転するように
変換される。
【００４１】次に、以上のように構成される駆動回路を
Ｎ個（Ｎは２以上の整数）接続して定電流駆動装置を構
成する場合の例を説明する。
Ｎ個（Ｎは２以上の整数）接続して定電流駆動装置を構
成する場合の例を説明する。
【００４２】図３は、Ｎ個の駆動回路がシリアルに接続
された定電流駆動装置の構成を示すブロック図である。
初段の第１の駆動回路１1の基準電流入力端子１２は、
基準電流設定抵抗Ｒを介して接地されている。この基準
電流設定抵抗Ｒにより、第１の駆動回路１1の第１カレ
ントミラー回路１０に含まれる初段のＰＮＰトランジス
タＴｒ０のコレクタに流れる基準電流Ｉrefが決定され
る。従って、基準電流設定抵抗Ｒの値を適宜選択するこ
とにより、第１の駆動回路１1の出力端子Ｏ１〜Ｏｎか
ら所望の大きさの出力電流を得ることができる。
された定電流駆動装置の構成を示すブロック図である。
初段の第１の駆動回路１1の基準電流入力端子１２は、
基準電流設定抵抗Ｒを介して接地されている。この基準
電流設定抵抗Ｒにより、第１の駆動回路１1の第１カレ
ントミラー回路１０に含まれる初段のＰＮＰトランジス
タＴｒ０のコレクタに流れる基準電流Ｉrefが決定され
る。従って、基準電流設定抵抗Ｒの値を適宜選択するこ
とにより、第１の駆動回路１1の出力端子Ｏ１〜Ｏｎか
ら所望の大きさの出力電流を得ることができる。
【００４３】この第１の駆動回路１1の基準電流出力端
子１４は、次段の第２の駆動回路１2の基準電流入力端
子１２に接続されている。以下、同様にして、各駆動回
路が順次接続され、最終段の第Ｎの駆動回路１Nの基準
電流出力端子１４は無接続である。
子１４は、次段の第２の駆動回路１2の基準電流入力端
子１２に接続されている。以下、同様にして、各駆動回
路が順次接続され、最終段の第Ｎの駆動回路１Nの基準
電流出力端子１４は無接続である。
【００４４】以上のように構成される定電流駆動装置に
おいては、例えば第１の駆動回路１ 1の出力端子Ｏｎか
ら吐き出される電流の大きさと基準電流出力端子１４か
ら吸い込む電流の大きさとは略等しく、且つ、第２の駆
動回路１2の基準電流入力端子１２から吐き出される電
流の大きさと出力端子Ｏ１から吐き出される電流の大き
さとは略等しい。従って、第１の駆動度回路１1の出力
端子Ｏｎから吐き出される出力電流の大きさと第２の駆
動回路１2の出力端子Ｏ１から吐き出される出力電流の
大きさは略等しくなる。
おいては、例えば第１の駆動回路１ 1の出力端子Ｏｎか
ら吐き出される電流の大きさと基準電流出力端子１４か
ら吸い込む電流の大きさとは略等しく、且つ、第２の駆
動回路１2の基準電流入力端子１２から吐き出される電
流の大きさと出力端子Ｏ１から吐き出される電流の大き
さとは略等しい。従って、第１の駆動度回路１1の出力
端子Ｏｎから吐き出される出力電流の大きさと第２の駆
動回路１2の出力端子Ｏ１から吐き出される出力電流の
大きさは略等しくなる。
【００４５】即ち、図３（Ｂ）に示すように、第１の駆
動回路１1と第２の駆動回路１2との境目の出力電流の大
きさは略等しくなる。他の駆動回路についても同様であ
り、隣接する駆動回路の境目の出力電流の大きさは略等
しくなる。従って、この定電流駆動装置をディスプレイ
パネルに適用した場合に、１つの駆動回路で駆動される
発光素子と隣接する駆動回路で駆動される発光素子との
境界における輝度差は殆どなく、高質な画像が得られ
る。
動回路１1と第２の駆動回路１2との境目の出力電流の大
きさは略等しくなる。他の駆動回路についても同様であ
り、隣接する駆動回路の境目の出力電流の大きさは略等
しくなる。従って、この定電流駆動装置をディスプレイ
パネルに適用した場合に、１つの駆動回路で駆動される
発光素子と隣接する駆動回路で駆動される発光素子との
境界における輝度差は殆どなく、高質な画像が得られ
る。
【００４６】（実施の形態２）本発明の実施の形態２に
係る駆動回路は、実施の形態１に係る駆動回路における
第１及び第２のカレントミラー回路に、ベース電流補償
回路を設けたものである。
係る駆動回路は、実施の形態１に係る駆動回路における
第１及び第２のカレントミラー回路に、ベース電流補償
回路を設けたものである。
【００４７】図４は、この実施の形態２に係る駆動回路
の構成を示す回路図である。この駆動回路では、第１の
カレントミラー回路１０ａは、実施の形態１に係る駆動
回路の第１のカレントミラー回路１０に、ベース電流補
償回路としてＰＮＰトランジスタＴｒｘが追加されるこ
とにより構成されている。
の構成を示す回路図である。この駆動回路では、第１の
カレントミラー回路１０ａは、実施の形態１に係る駆動
回路の第１のカレントミラー回路１０に、ベース電流補
償回路としてＰＮＰトランジスタＴｒｘが追加されるこ
とにより構成されている。
【００４８】ＰＮＰトランジスタＴｒｘのベースはＰＮ
ＰトランジスタＴｒ０のコレクタに、エミッタはＰＮＰ
トランジスタＴｒ０のベースにそれぞれ接続され、コレ
クタは接地端子１４に接続されている。
ＰトランジスタＴｒ０のコレクタに、エミッタはＰＮＰ
トランジスタＴｒ０のベースにそれぞれ接続され、コレ
クタは接地端子１４に接続されている。
【００４９】上述した実施の形態１に係る駆動回路で
は、電流増幅率ｈfeの大きなトランジスタでは、ベース
電流はコレクタ電流に比べて充分小さいから、ベース電
流を無視して基準電流Ｉref＝コレクタ電流Ｉcとしてい
る。しかし、ベース電流を無視できない場合は、このト
ランジスタＴｒｘから構成されるベース電流補償回路を
追加することにより、コレクタ電流Ｉcを基準電流Ｉref
に近づけることができる。
は、電流増幅率ｈfeの大きなトランジスタでは、ベース
電流はコレクタ電流に比べて充分小さいから、ベース電
流を無視して基準電流Ｉref＝コレクタ電流Ｉcとしてい
る。しかし、ベース電流を無視できない場合は、このト
ランジスタＴｒｘから構成されるベース電流補償回路を
追加することにより、コレクタ電流Ｉcを基準電流Ｉref
に近づけることができる。
【００５０】また、第２のカレントミラー回路２０ａ
は、実施の形態１に係る駆動回路の第２のカレントミラ
ー回路２０に、ベース電流補償回路としてＮＰＮトラン
ジスタＴｒｙが追加されることにより構成されている。
は、実施の形態１に係る駆動回路の第２のカレントミラ
ー回路２０に、ベース電流補償回路としてＮＰＮトラン
ジスタＴｒｙが追加されることにより構成されている。
【００５１】ＮＰＮトランジスタＴｒｙのベースはＮＰ
ＮトランジスタＴｒａのコレクタに、エミッタはＮＰＮ
トランジスタＴｒａのベースにそれぞれ接続され、コレ
クタは第２電源端子１５に接続されている。第２電源端
子１５には、ＮＰＮトランジスタＴｒａのベース電流を
補償するのに好適な電源が供給される。
ＮトランジスタＴｒａのコレクタに、エミッタはＮＰＮ
トランジスタＴｒａのベースにそれぞれ接続され、コレ
クタは第２電源端子１５に接続されている。第２電源端
子１５には、ＮＰＮトランジスタＴｒａのベース電流を
補償するのに好適な電源が供給される。
【００５２】このＮＰＮトランジスタＴｒｙから構成さ
れるベース電流補償回路を追加することにより、上述し
たように、ベース電流を無視できない場合であっても、
ＮＰＮトランジスタＴｒａのコレクタ電流Ｉcを基準電
流Ｉrefに近づけることができる。
れるベース電流補償回路を追加することにより、上述し
たように、ベース電流を無視できない場合であっても、
ＮＰＮトランジスタＴｒａのコレクタ電流Ｉcを基準電
流Ｉrefに近づけることができる。
【００５３】以上説明したように、この実施の形態２に
係る駆動回路によれば、基準電流入力端子１２に流れる
電流と出力端子Ｏ１〜Ｏｎから出力される出力電流とを
高精度で一致させると共に、第１のカレントミラー回路
１０ａの最終段のＰＮＰトランジスタＴｒｎ＋１のコレ
クタに流れる電流と基準電流出力端子１３に流れる電流
とを高精度で一致させることができるので、正確な電流
制御が可能になる。
係る駆動回路によれば、基準電流入力端子１２に流れる
電流と出力端子Ｏ１〜Ｏｎから出力される出力電流とを
高精度で一致させると共に、第１のカレントミラー回路
１０ａの最終段のＰＮＰトランジスタＴｒｎ＋１のコレ
クタに流れる電流と基準電流出力端子１３に流れる電流
とを高精度で一致させることができるので、正確な電流
制御が可能になる。
【００５４】なお、上述した実施の形態２では、第１の
カレントミラー回路１０ａ及び第２カレントミラー回路
２０ａの双方にベース電流補償回路を設ける構成とした
が、図５に示すように、第２のカレントミラー回路２０
ａだけにベース電流補償回路を設けるように構成しても
よい。或いはまた、図６に示すように、第１のカレント
ミラー回路１０ａだけにベース電流補償回路を設けるよ
うに構成することもできる。
カレントミラー回路１０ａ及び第２カレントミラー回路
２０ａの双方にベース電流補償回路を設ける構成とした
が、図５に示すように、第２のカレントミラー回路２０
ａだけにベース電流補償回路を設けるように構成しても
よい。或いはまた、図６に示すように、第１のカレント
ミラー回路１０ａだけにベース電流補償回路を設けるよ
うに構成することもできる。
【００５５】（実施の形態３）本発明の実施の形態３に
係る駆動回路は、出力端子から電流を吸い込む電流吸い
込み型のカレントミラー回路をバイポーラトランジスタ
で構成したものである。なお、以下では、実施の形態１
に相当する部分には実施の形態１と同じ符号を付して説
明する。
係る駆動回路は、出力端子から電流を吸い込む電流吸い
込み型のカレントミラー回路をバイポーラトランジスタ
で構成したものである。なお、以下では、実施の形態１
に相当する部分には実施の形態１と同じ符号を付して説
明する。
【００５６】図７は、本発明の実施の形態３に係る駆動
回路の詳細な回路構成を示す図である。この駆動回路
は、第１のカレントミラー回路１０ｂと第２のカレント
ミラー２０ｂとから構成されている。
回路の詳細な回路構成を示す図である。この駆動回路
は、第１のカレントミラー回路１０ｂと第２のカレント
ミラー２０ｂとから構成されている。
【００５７】第１のカレントミラー回路１０ｂは、複数
のＮＰＮトランジスタＴｒ０〜Ｔｒｎ＋１から構成され
ている。ＮＰＮトランジスタＴｒ０は本発明の第１回路
に対応し、複数のＮＰＮトランジスタＴｒ１〜Ｔｒｎは
本発明の複数の第２回路に対応し、ＮＰＮトランジスタ
Ｔｒｎ＋１は本発明の第３回路に対応する。
のＮＰＮトランジスタＴｒ０〜Ｔｒｎ＋１から構成され
ている。ＮＰＮトランジスタＴｒ０は本発明の第１回路
に対応し、複数のＮＰＮトランジスタＴｒ１〜Ｔｒｎは
本発明の複数の第２回路に対応し、ＮＰＮトランジスタ
Ｔｒｎ＋１は本発明の第３回路に対応する。
【００５８】この第１のカレントミラー回路１０ｂで
は、接地端子１４及び各ＮＰＮトランジスタＴｒ０〜Ｔ
ｒｎ＋１は、物理的に図７に示す位置、つまり、ＮＰＮ
トランジスタＴｒ０が物理的に接地端子１４に一番近い
位置に配置され、ＮＰＮトランジスタＴｒｎ＋１が物理
的に接地端子１４から一番遠い位置に配置されている。
は、接地端子１４及び各ＮＰＮトランジスタＴｒ０〜Ｔ
ｒｎ＋１は、物理的に図７に示す位置、つまり、ＮＰＮ
トランジスタＴｒ０が物理的に接地端子１４に一番近い
位置に配置され、ＮＰＮトランジスタＴｒｎ＋１が物理
的に接地端子１４から一番遠い位置に配置されている。
【００５９】複数のＮＰＮトランジスタＴｒ０〜Ｔｒｎ
＋１の各々のベースは相互に接続され、エミッタは接地
端子１４から敷延された共通接地ライン１７で共通に接
続されている。この第１のカレントミラー回路１０ｂの
初段のＮＰＮトランジスタＴｒ０のベースはコレクタに
接続され、所謂ダイオード結合がなされている。
＋１の各々のベースは相互に接続され、エミッタは接地
端子１４から敷延された共通接地ライン１７で共通に接
続されている。この第１のカレントミラー回路１０ｂの
初段のＮＰＮトランジスタＴｒ０のベースはコレクタに
接続され、所謂ダイオード結合がなされている。
【００６０】最終段のトランジスタＴｒｎ＋１のコレク
タは第２のカレントミラー回路２０ｂに接続されてい
る。中間のＮＰＮトランジスタＴｒ１〜Ｔｒｎのコレク
タは、出力端子Ｏ１〜Ｏｎにそれぞれ接続されている。
タは第２のカレントミラー回路２０ｂに接続されてい
る。中間のＮＰＮトランジスタＴｒ１〜Ｔｒｎのコレク
タは、出力端子Ｏ１〜Ｏｎにそれぞれ接続されている。
【００６１】第２のカレントミラー回路２０ｂは、ＰＮ
ＰトランジスタＴｒａとＰＮＰトランジスタＴｒｂとか
ら構成されている。ＰＮＰトランジスタＴｒａのベース
はコレクタに接続され、所謂ダイオード結合がなされて
いる。このＰＮＰトランジスタＴｒａのエミッタは電源
端子１１に接続されている。また、ＰＮＰトランジスタ
ＴｒｂのベースはＰＮＰトランジスタＴｒａのベース
に、コレクタは基準電流出力端子１３に、エミッタは電
源端子１１にそれぞれ接続されている。
ＰトランジスタＴｒａとＰＮＰトランジスタＴｒｂとか
ら構成されている。ＰＮＰトランジスタＴｒａのベース
はコレクタに接続され、所謂ダイオード結合がなされて
いる。このＰＮＰトランジスタＴｒａのエミッタは電源
端子１１に接続されている。また、ＰＮＰトランジスタ
ＴｒｂのベースはＰＮＰトランジスタＴｒａのベース
に、コレクタは基準電流出力端子１３に、エミッタは電
源端子１１にそれぞれ接続されている。
【００６２】このＰＮＰトランジスタＴｒｂには、ＰＮ
ＰトランジスタＴｒａと略同じ大きさの電流が流れる。
この場合、ＰＮＰトランジスタＴｒｂに流れる電流の方
向は、ＰＮＰトランジスタＴｒａに流れる電流の方向と
同じである。従って、ＰＮＰトランジスタＴｒｂは電流
を吐き出すように作用するので、極性が反転するように
変換される。
ＰトランジスタＴｒａと略同じ大きさの電流が流れる。
この場合、ＰＮＰトランジスタＴｒｂに流れる電流の方
向は、ＰＮＰトランジスタＴｒａに流れる電流の方向と
同じである。従って、ＰＮＰトランジスタＴｒｂは電流
を吐き出すように作用するので、極性が反転するように
変換される。
【００６３】上記のように構成される駆動回路の動作
は、ＰＮＰトランジスタがＮＰＮトランジスタに入れ替
わったことを除けば、実施の形態１に係る駆動回路の動
作と同じである。
は、ＰＮＰトランジスタがＮＰＮトランジスタに入れ替
わったことを除けば、実施の形態１に係る駆動回路の動
作と同じである。
【００６４】この実施の形態３に係る駆動回路によれ
ば、電流を吐き出すタイプの発光素子を駆動できる。ま
た、上述した実施の形態１と同様に、この駆動回路を複
数使用して構成された定電流駆動装置をディスプレイパ
ネルに適用した場合に、１つの駆動回路で駆動される発
光素子と隣接する駆動回路で駆動される発光素子との境
界における輝度差は殆どなく、高質な画像が得られる。
ば、電流を吐き出すタイプの発光素子を駆動できる。ま
た、上述した実施の形態１と同様に、この駆動回路を複
数使用して構成された定電流駆動装置をディスプレイパ
ネルに適用した場合に、１つの駆動回路で駆動される発
光素子と隣接する駆動回路で駆動される発光素子との境
界における輝度差は殆どなく、高質な画像が得られる。
【００６５】（実施の形態４）本発明の実施の形態４に
係る駆動回路は、実施の形態３に係る駆動回路における
第１及び第２のカレントミラー回路に、ベース電流補償
回路を設けたものである。
係る駆動回路は、実施の形態３に係る駆動回路における
第１及び第２のカレントミラー回路に、ベース電流補償
回路を設けたものである。
【００６６】図８は、この実施の形態４に係る駆動回路
の構成を示す回路図である。この駆動回路では、第１の
カレントミラー回路１０ｃは、実施の形態３に係る駆動
回路の第１のカレントミラー回路１０ｂに、ベース電流
補償回路としてＮＰＮトランジスタＴｒｘが追加される
ことにより構成されている。
の構成を示す回路図である。この駆動回路では、第１の
カレントミラー回路１０ｃは、実施の形態３に係る駆動
回路の第１のカレントミラー回路１０ｂに、ベース電流
補償回路としてＮＰＮトランジスタＴｒｘが追加される
ことにより構成されている。
【００６７】ＮＰＮトランジスタＴｒｘのベースはＮＰ
ＮトランジスタＴｒ０のコレクタに、エミッタはＮＰＮ
トランジスタＴｒ０のベースにそれぞれ接続され、コレ
クタは第２電源端子１５に接続されている。第２電源端
子１５には、ＮＰＮトランジスタＴｒ０のベース電流を
補償するのに好適な電源が供給される。
ＮトランジスタＴｒ０のコレクタに、エミッタはＮＰＮ
トランジスタＴｒ０のベースにそれぞれ接続され、コレ
クタは第２電源端子１５に接続されている。第２電源端
子１５には、ＮＰＮトランジスタＴｒ０のベース電流を
補償するのに好適な電源が供給される。
【００６８】上述した実施の形態３に係る駆動回路で
は、ｈfeの大きなトランジスタでは、ベース電流はコレ
クタ電流に比べて充分小さいから、ベース電流を無視し
て基準電流Ｉref＝コレクタ電流Ｉcとしている。しか
し、ベース電流を無視できない場合は、このＮＰＮトラ
ンジスタＴｒｘから構成されるベース電流補償回路を追
加することにより、ＮＰＮトランジスタＴｒ０のコレク
タ電流Ｉcを基準電流Ｉrefに近づけることができる。
は、ｈfeの大きなトランジスタでは、ベース電流はコレ
クタ電流に比べて充分小さいから、ベース電流を無視し
て基準電流Ｉref＝コレクタ電流Ｉcとしている。しか
し、ベース電流を無視できない場合は、このＮＰＮトラ
ンジスタＴｒｘから構成されるベース電流補償回路を追
加することにより、ＮＰＮトランジスタＴｒ０のコレク
タ電流Ｉcを基準電流Ｉrefに近づけることができる。
【００６９】また、第２のカレントミラー回路２０ｃ
は、上述した実施の形態３に係る駆動回路の第２のカレ
ントミラー回路２０ｂに、ベース電流補償回路としてＰ
ＮＰトランジスタＴｒｙが追加されることにより構成さ
れている。
は、上述した実施の形態３に係る駆動回路の第２のカレ
ントミラー回路２０ｂに、ベース電流補償回路としてＰ
ＮＰトランジスタＴｒｙが追加されることにより構成さ
れている。
【００７０】ＰＮＰトランジスタＴｒｙのベースはＰＮ
ＰトランジスタＴｒａのコレクタに、エミッタはＰＮＰ
トランジスタＴｒａのベースにそれぞれ接続され、コレ
クタは接地端子１４に接続されている。
ＰトランジスタＴｒａのコレクタに、エミッタはＰＮＰ
トランジスタＴｒａのベースにそれぞれ接続され、コレ
クタは接地端子１４に接続されている。
【００７１】このＰＮＰトランジスタＴｒｙから構成さ
れるベース電流補償回路を追加することにより、上述し
たように、ベース電流を無視できない場合であっても、
コレクタ電流Ｉcを基準電流Ｉrefに近づけることができ
る。
れるベース電流補償回路を追加することにより、上述し
たように、ベース電流を無視できない場合であっても、
コレクタ電流Ｉcを基準電流Ｉrefに近づけることができ
る。
【００７２】以上説明したように、この実施の形態４に
係る駆動回路によれば、基準電流入力端子１２に流れる
電流と出力端子Ｏ１〜Ｏｎから出力される出力電流とを
高精度で一致させると共に、第１のカレントミラー回路
１０ｃの最終段のＮＰＮトランジスタＴｒｎ＋１のコレ
クタに流れる電流と基準電流出力端子１３に流れる電流
とを高精度で一致させることができるので、正確な電流
制御が可能になる。
係る駆動回路によれば、基準電流入力端子１２に流れる
電流と出力端子Ｏ１〜Ｏｎから出力される出力電流とを
高精度で一致させると共に、第１のカレントミラー回路
１０ｃの最終段のＮＰＮトランジスタＴｒｎ＋１のコレ
クタに流れる電流と基準電流出力端子１３に流れる電流
とを高精度で一致させることができるので、正確な電流
制御が可能になる。
【００７３】なお、上述した実施の形態４では、第１の
カレントミラー回路１０ｃ及び第２カレントミラー回路
２０ｃの双方にベース電流補償回路を設ける構成とした
が、図９に示すように、第２のカレントミラー回路２０
ｃだけにベース電流補償回路を設けるように構成しても
よい。或いはまた、図１０に示すように、第１のカレン
トミラー回路２０ｃだけにベース電流補償回路を設ける
ように構成してもよい。
カレントミラー回路１０ｃ及び第２カレントミラー回路
２０ｃの双方にベース電流補償回路を設ける構成とした
が、図９に示すように、第２のカレントミラー回路２０
ｃだけにベース電流補償回路を設けるように構成しても
よい。或いはまた、図１０に示すように、第１のカレン
トミラー回路２０ｃだけにベース電流補償回路を設ける
ように構成してもよい。
【００７４】（実施の形態５）本発明の実施の形態５に
係る駆動回路は、出力端子から電流を吐き出す電流吐き
出し型のカレントミラー回路をＭＯＳトランジスタで構
成したものである。なお、以下では、実施の形態１に相
当する部分には実施の形態１と同じ符号を付して説明す
る。
係る駆動回路は、出力端子から電流を吐き出す電流吐き
出し型のカレントミラー回路をＭＯＳトランジスタで構
成したものである。なお、以下では、実施の形態１に相
当する部分には実施の形態１と同じ符号を付して説明す
る。
【００７５】図１１は、本発明の実施の形態５に係る駆
動回路の詳細な回路構成を示す図である。この駆動回路
は、第１のカレントミラー回路１０ｄと第２のカレント
ミラー２０ｄとから構成されている。
動回路の詳細な回路構成を示す図である。この駆動回路
は、第１のカレントミラー回路１０ｄと第２のカレント
ミラー２０ｄとから構成されている。
【００７６】第１のカレントミラー１０ｄは、基準電流
入力端子１２に供給される入力電流Ｉrefに応じた出力
電流を出力端子Ｏ１〜Ｏｎから出力する。また、第１の
カレントミラー回路１０ｄからの出力電流の１つは第２
のカレントミラー回路２０ｄに供給される。第２のカレ
ントミラー回路２０ｄは、第１のカレントミラー回路１
０ｄからの出力電流の極性を変換し、基準電流出力端子
１３から出力する。
入力端子１２に供給される入力電流Ｉrefに応じた出力
電流を出力端子Ｏ１〜Ｏｎから出力する。また、第１の
カレントミラー回路１０ｄからの出力電流の１つは第２
のカレントミラー回路２０ｄに供給される。第２のカレ
ントミラー回路２０ｄは、第１のカレントミラー回路１
０ｄからの出力電流の極性を変換し、基準電流出力端子
１３から出力する。
【００７７】より詳しくは、第１のカレントミラー回路
１０ｄは、複数のＰチャンネルＭＯＳトランジスタ（以
下、「ＰＭＯＳトランジスタ」という）Ｔｒ０〜Ｔｒｎ
＋１から構成されている。ＰＭＯＳトランジスタＴｒ０
は本発明の第１回路に対応し、複数のＰＭＯＳトランジ
スタＴｒ１〜Ｔｒｎは本発明の複数の第２回路に対応
し、ＰＭＯＳトランジスタＴｒｎ＋１は本発明の第３回
路に対応する。
１０ｄは、複数のＰチャンネルＭＯＳトランジスタ（以
下、「ＰＭＯＳトランジスタ」という）Ｔｒ０〜Ｔｒｎ
＋１から構成されている。ＰＭＯＳトランジスタＴｒ０
は本発明の第１回路に対応し、複数のＰＭＯＳトランジ
スタＴｒ１〜Ｔｒｎは本発明の複数の第２回路に対応
し、ＰＭＯＳトランジスタＴｒｎ＋１は本発明の第３回
路に対応する。
【００７８】この第１のカレントミラー回路１０ｄで
は、電源端子１１及び各ＰＭＯＳトランジスタＴｒ０〜
Ｔｒｎ＋１は、物理的に図１１に示す位置、つまり、Ｐ
ＭＯＳトランジスタＴｒ０が物理的に電源端子１１に一
番近い位置に配置され、ＰＭＯＳトランジスタＴｒｎ＋
１が物理的に電源端子１１から一番遠い位置に配置され
ている。
は、電源端子１１及び各ＰＭＯＳトランジスタＴｒ０〜
Ｔｒｎ＋１は、物理的に図１１に示す位置、つまり、Ｐ
ＭＯＳトランジスタＴｒ０が物理的に電源端子１１に一
番近い位置に配置され、ＰＭＯＳトランジスタＴｒｎ＋
１が物理的に電源端子１１から一番遠い位置に配置され
ている。
【００７９】複数のＰＭＯＳトランジスタＴｒ０〜Ｔｒ
ｎ＋１の各々のゲートは相互に接続され、ソースは電源
端子１１から敷延された共通電源ライン１６で共通に接
続されている。この第１のカレントミラー回路１０ｄの
初段のＰＭＯＳトランジスタＴｒ０のゲートはドレイン
に接続されている。
ｎ＋１の各々のゲートは相互に接続され、ソースは電源
端子１１から敷延された共通電源ライン１６で共通に接
続されている。この第１のカレントミラー回路１０ｄの
初段のＰＭＯＳトランジスタＴｒ０のゲートはドレイン
に接続されている。
【００８０】最終段のトランジスタＴｒｎ＋１のドレイ
ンは第２のカレントミラー回路２０ｄに接続されてい
る。中間のＰＭＯＳトランジスタＴｒ１〜Ｔｒｎのドレ
インは、出力端子Ｏ１〜Ｏｎにそれぞれ接続されてい
る。
ンは第２のカレントミラー回路２０ｄに接続されてい
る。中間のＰＭＯＳトランジスタＴｒ１〜Ｔｒｎのドレ
インは、出力端子Ｏ１〜Ｏｎにそれぞれ接続されてい
る。
【００８１】第２のカレントミラー回路２０ｄは、Ｎチ
ャンネルＭＯＳトランジスタ（以下、「ＮＭＯＳトラン
ジスタ」という）ＴｒａとＮＭＯＳトランジスタＴｒｂ
とから構成されている。ＮＭＯＳトランジスタＴｒａの
ゲートはドレインに接続されている。このＮＭＯＳトラ
ンジスタＴｒａのソースは接地端子１４に接続されてい
る。また、ＮＭＯＳトランジスタＴｒｂのゲートはＮＭ
ＯＳトランジスタＴｒａのゲートに、ドレインは基準電
流出力端子１３にそれぞれ接続され、ソースは接地され
ている。
ャンネルＭＯＳトランジスタ（以下、「ＮＭＯＳトラン
ジスタ」という）ＴｒａとＮＭＯＳトランジスタＴｒｂ
とから構成されている。ＮＭＯＳトランジスタＴｒａの
ゲートはドレインに接続されている。このＮＭＯＳトラ
ンジスタＴｒａのソースは接地端子１４に接続されてい
る。また、ＮＭＯＳトランジスタＴｒｂのゲートはＮＭ
ＯＳトランジスタＴｒａのゲートに、ドレインは基準電
流出力端子１３にそれぞれ接続され、ソースは接地され
ている。
【００８２】このＮＭＯＳトランジスタＴｒｂには、Ｎ
ＭＯＳトランジスタＴｒａと略同じ大きさの電流が流れ
る。この場合、ＮＭＯＳトランジスタＴｒｂに流れる電
流の方向は、ＮＭＯＳトランジスタＴｒａに流れる電流
の方向と同じである。従って、ＮＭＯＳトランジスタＴ
ｒｂは電流を吸い込むように作用するので、極性が反転
するように変換される。
ＭＯＳトランジスタＴｒａと略同じ大きさの電流が流れ
る。この場合、ＮＭＯＳトランジスタＴｒｂに流れる電
流の方向は、ＮＭＯＳトランジスタＴｒａに流れる電流
の方向と同じである。従って、ＮＭＯＳトランジスタＴ
ｒｂは電流を吸い込むように作用するので、極性が反転
するように変換される。
【００８３】上記のように構成される駆動回路の動作
は、ＰＮＰトランジスタ及びＮＰＮトランジスタがＰＭ
ＯＳトランジスタ及びＮＭＯＳトランジスタにそれぞれ
代替されたことを除けば、実施の形態１に係る駆動回路
の動作と同じである。この実施の形態５に係る駆動装置
によっても、実施の形態１と同様の効果を奏する。
は、ＰＮＰトランジスタ及びＮＰＮトランジスタがＰＭ
ＯＳトランジスタ及びＮＭＯＳトランジスタにそれぞれ
代替されたことを除けば、実施の形態１に係る駆動回路
の動作と同じである。この実施の形態５に係る駆動装置
によっても、実施の形態１と同様の効果を奏する。
【００８４】（実施の形態６）本発明の実施の形態６に
係る駆動回路は、出力端子から電流を流入する電流吸い
込み型のカレントミラー回路をＭＯＳトランジスタで構
成したものである。なお、以下では、実施の形態１に相
当する部分には実施の形態１及び３と同じ符号を付して
説明する。
係る駆動回路は、出力端子から電流を流入する電流吸い
込み型のカレントミラー回路をＭＯＳトランジスタで構
成したものである。なお、以下では、実施の形態１に相
当する部分には実施の形態１及び３と同じ符号を付して
説明する。
【００８５】図１２は、本発明の実施の形態６に係る駆
動回路の詳細な回路構成を示す図である。この駆動回路
は、第１のカレントミラー回路１０ｅと第２のカレント
ミラー２０ｅとから構成されている。
動回路の詳細な回路構成を示す図である。この駆動回路
は、第１のカレントミラー回路１０ｅと第２のカレント
ミラー２０ｅとから構成されている。
【００８６】第１のカレントミラー回路１０ｅは、複数
のＮＭＯＳトランジスタＴｒ０〜Ｔｒｎ＋１から構成さ
れている。ＮＭＯＳトランジスタＴｒ０は本発明の第１
回路に対応し、複数のＮＭＯＳトランジスタＴｒ１〜Ｔ
ｒｎは本発明の複数の第２回路に対応し、ＮＭＯＳトラ
ンジスタＴｒｎ＋１は本発明の第３回路に対応する。
のＮＭＯＳトランジスタＴｒ０〜Ｔｒｎ＋１から構成さ
れている。ＮＭＯＳトランジスタＴｒ０は本発明の第１
回路に対応し、複数のＮＭＯＳトランジスタＴｒ１〜Ｔ
ｒｎは本発明の複数の第２回路に対応し、ＮＭＯＳトラ
ンジスタＴｒｎ＋１は本発明の第３回路に対応する。
【００８７】この第１のカレントミラー回路１０ｅで
は、接地端子１４及び各ＮＭＯＳトランジスタＴｒ０〜
Ｔｒｎ＋１は、物理的に図１２に示す位置、つまり、Ｎ
ＭＯＳトランジスタＴｒ０が物理的に接地端子１４に一
番近い位置に配置され、ＮＭＯＳトランジスタＴｒｎ＋
１が物理的に接地端子から一番遠い位置に配置されてい
る。
は、接地端子１４及び各ＮＭＯＳトランジスタＴｒ０〜
Ｔｒｎ＋１は、物理的に図１２に示す位置、つまり、Ｎ
ＭＯＳトランジスタＴｒ０が物理的に接地端子１４に一
番近い位置に配置され、ＮＭＯＳトランジスタＴｒｎ＋
１が物理的に接地端子から一番遠い位置に配置されてい
る。
【００８８】複数のＮＭＯＳトランジスタＴｒ０〜Ｔｒ
ｎ＋１の各々のゲートは相互に接続され、ソースは接地
端子１４から敷延された共通接地ライン１７で共通に接
続されている。この第１のカレントミラー回路１０ｅの
初段のＮＭＯＳトランジスタＴｒ０のゲートはドレイン
に接続されている。
ｎ＋１の各々のゲートは相互に接続され、ソースは接地
端子１４から敷延された共通接地ライン１７で共通に接
続されている。この第１のカレントミラー回路１０ｅの
初段のＮＭＯＳトランジスタＴｒ０のゲートはドレイン
に接続されている。
【００８９】最終段のトランジスタＴｒｎ＋１のドレイ
ンは第２のカレントミラー回路２０ｅに接続されてい
る。中間のＮＭＯＳトランジスタＴｒ１〜Ｔｒｎのドレ
インは、出力端子Ｏ１〜Ｏｎにそれぞれ接続されてい
る。
ンは第２のカレントミラー回路２０ｅに接続されてい
る。中間のＮＭＯＳトランジスタＴｒ１〜Ｔｒｎのドレ
インは、出力端子Ｏ１〜Ｏｎにそれぞれ接続されてい
る。
【００９０】第２のカレントミラー回路２０ｂは、ＰＭ
ＯＳトランジスタＴｒａとＰＭＯＳトランジスタＴｒｂ
とから構成されている。ＰＭＯＳトランジスタＴｒａの
ゲートはドレインに接続されている。このＰＭＯＳトラ
ンジスタＴｒａのソースは電源端子１１に接続されてい
る。また、ＰＭＯＳトランジスタＴｒｂのゲートはＰＭ
ＯＳトランジスタＴｒａのゲートに、ドレインは基準電
流出力端子１３にそれぞれ接続され、ソースは電源端子
１１に接続されている。
ＯＳトランジスタＴｒａとＰＭＯＳトランジスタＴｒｂ
とから構成されている。ＰＭＯＳトランジスタＴｒａの
ゲートはドレインに接続されている。このＰＭＯＳトラ
ンジスタＴｒａのソースは電源端子１１に接続されてい
る。また、ＰＭＯＳトランジスタＴｒｂのゲートはＰＭ
ＯＳトランジスタＴｒａのゲートに、ドレインは基準電
流出力端子１３にそれぞれ接続され、ソースは電源端子
１１に接続されている。
【００９１】このＰＭＯＳトランジスタＴｒｂには、Ｐ
ＭＯＳトランジスタＴｒａと略同じ大きさの電流が流れ
る。この場合、ＰＭＯＳトランジスタＴｒｂに流れる電
流の方向は、ＰＭＯＳトランジスタＴｒａに流れる電流
の方向と同じである。従って、ＰＭＯＳトランジスタＴ
ｒｂは電流を吐き出すように作用するので、極性が反転
するように変換される。
ＭＯＳトランジスタＴｒａと略同じ大きさの電流が流れ
る。この場合、ＰＭＯＳトランジスタＴｒｂに流れる電
流の方向は、ＰＭＯＳトランジスタＴｒａに流れる電流
の方向と同じである。従って、ＰＭＯＳトランジスタＴ
ｒｂは電流を吐き出すように作用するので、極性が反転
するように変換される。
【００９２】上記のように構成される駆動回路の動作
は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタが入
れ替わったことを除けば、実施の形態３に係る駆動回路
の動作と同じである。
は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタが入
れ替わったことを除けば、実施の形態３に係る駆動回路
の動作と同じである。
【００９３】この実施の形態６に係る駆動回路によれ
ば、電流を吐き出すタイプの発光素子を駆動できる。ま
た、上述した実施の形態３と同様に、この駆動回路を複
数使用して構成された定電流駆動装置をディスプレイパ
ネルに適用した場合に、１つの駆動回路で駆動される発
光素子と隣接する駆動回路で駆動される発光素子との境
界における輝度差は殆どなく、高質な画像が得られる。
ば、電流を吐き出すタイプの発光素子を駆動できる。ま
た、上述した実施の形態３と同様に、この駆動回路を複
数使用して構成された定電流駆動装置をディスプレイパ
ネルに適用した場合に、１つの駆動回路で駆動される発
光素子と隣接する駆動回路で駆動される発光素子との境
界における輝度差は殆どなく、高質な画像が得られる。
【００９４】（実施の形態７）本発明の実施の形態７に
係る駆動装置は、実施の形態１に係る駆動回路の第１の
カレントミラー回路の電源端子の物理的な位置を変更し
たものである。
係る駆動装置は、実施の形態１に係る駆動回路の第１の
カレントミラー回路の電源端子の物理的な位置を変更し
たものである。
【００９５】図１３は、本発明の実施の形態７に係る駆
動回路の構成を示すブロック図である。この駆動回路
は、電源端子１１が、ＮＰＮトランジスタＴｒ０とＴｒ
ｎ＋１とを結ぶ共通電源ライン１６の物理的な中央部に
設けられていることを除けば、実施の形態１のそれと同
じである。ここで、中央部とは、ＰＮＰトランジスタ１
ｒ０とＴｒｎ＋１との間を言い、より具体的には、これ
ら両ＰＮＰトランジスタの略中央であることが好まし
い。
動回路の構成を示すブロック図である。この駆動回路
は、電源端子１１が、ＮＰＮトランジスタＴｒ０とＴｒ
ｎ＋１とを結ぶ共通電源ライン１６の物理的な中央部に
設けられていることを除けば、実施の形態１のそれと同
じである。ここで、中央部とは、ＰＮＰトランジスタ１
ｒ０とＴｒｎ＋１との間を言い、より具体的には、これ
ら両ＰＮＰトランジスタの略中央であることが好まし
い。
【００９６】この構成によれば、駆動回路の出力端子Ｏ
１〜Ｏｎから出力される出力電流は、中央の出力端子か
ら出力される出力電流が最も大きく、出力端子Ｏ１側及
び出力端子Ｏｎ側にいくに従って徐々に小さくなるとい
った山の形状になる。
１〜Ｏｎから出力される出力電流は、中央の出力端子か
ら出力される出力電流が最も大きく、出力端子Ｏ１側及
び出力端子Ｏｎ側にいくに従って徐々に小さくなるとい
った山の形状になる。
【００９７】従って、この実施の形態７に係る駆動回路
をＮ個用いて定電流駆動回路を構成すれば、各駆動回路
の出力端子Ｏ１〜Ｏｎから出力される出力電流は、図３
（Ｃ）に示すように、山の形状が連なったようになる。
をＮ個用いて定電流駆動回路を構成すれば、各駆動回路
の出力端子Ｏ１〜Ｏｎから出力される出力電流は、図３
（Ｃ）に示すように、山の形状が連なったようになる。
【００９８】この構成によれば、隣接する駆動回路の境
目の出力電流は略等しくなるので、この定電流駆動装置
をディスプレイパネルに適用した場合に、実施の形態１
の場合と同様に、高質な画像が得られる。しかも、第１
の駆動回路からの出力電流と第Ｎの駆動回路からの出力
電流との差は、実施の形態１に係る駆動回路をＮ個用い
て定電流駆動装置を構成した場合に比べて小さくなるの
で、この定電流駆動装置をディスプレイパネルに適用し
た場合に、画面の一方の端部の輝度と他方の端部の輝度
との差が小さくなり、高質な画像が得られる。
目の出力電流は略等しくなるので、この定電流駆動装置
をディスプレイパネルに適用した場合に、実施の形態１
の場合と同様に、高質な画像が得られる。しかも、第１
の駆動回路からの出力電流と第Ｎの駆動回路からの出力
電流との差は、実施の形態１に係る駆動回路をＮ個用い
て定電流駆動装置を構成した場合に比べて小さくなるの
で、この定電流駆動装置をディスプレイパネルに適用し
た場合に、画面の一方の端部の輝度と他方の端部の輝度
との差が小さくなり、高質な画像が得られる。
【００９９】なお、実施の形態５に係る駆動回路におい
ても、電源端子１１を共通電源ライン１６の中央部から
引き出すように構成できる。また、実施の形態３及び４
においては、接地端子１４を共通接地ライン１７の中央
部から引き出すように構成できる。これらの場合も、上
記と同様の効果を奏する。
ても、電源端子１１を共通電源ライン１６の中央部から
引き出すように構成できる。また、実施の形態３及び４
においては、接地端子１４を共通接地ライン１７の中央
部から引き出すように構成できる。これらの場合も、上
記と同様の効果を奏する。
【０１００】図１４は、本発明の実施の形態７に係る駆
動回路の変形例の構成を示すブロック図である。この駆
動回路は、電源端子１１が、ＮＰＮトランジスタＴｒ０
とＴｒｎ＋１とを結ぶ共通電源ライン１６の複数箇所か
ら引き出されていることを除けば、実施の形態１のそれ
と同じである。この場合、共通電源ライン１６をｍ個
（ｍは３以上の整数）に分割し、各分割点からｍ−１個
の配線を引き出して電源端子１１に接続するように構成
できる。図１４は、ｍ＝３の場合の例を示している。な
お、共通電源ライン１６をｍ個に分割する際は、ｍ個の
分割片のうちの両端の分割片の長さが両端以外の分割片
の長さの半分になるように分割することが好ましい。例
えば、図１４に示したｍ＝３の例では、共通電源ライン
１６を１：２：１の割合で分割することが好ましい。し
かし、必ずしも上記のように分割する必要はない。
動回路の変形例の構成を示すブロック図である。この駆
動回路は、電源端子１１が、ＮＰＮトランジスタＴｒ０
とＴｒｎ＋１とを結ぶ共通電源ライン１６の複数箇所か
ら引き出されていることを除けば、実施の形態１のそれ
と同じである。この場合、共通電源ライン１６をｍ個
（ｍは３以上の整数）に分割し、各分割点からｍ−１個
の配線を引き出して電源端子１１に接続するように構成
できる。図１４は、ｍ＝３の場合の例を示している。な
お、共通電源ライン１６をｍ個に分割する際は、ｍ個の
分割片のうちの両端の分割片の長さが両端以外の分割片
の長さの半分になるように分割することが好ましい。例
えば、図１４に示したｍ＝３の例では、共通電源ライン
１６を１：２：１の割合で分割することが好ましい。し
かし、必ずしも上記のように分割する必要はない。
【０１０１】この構成によれば、駆動回路の出力端子Ｏ
１〜Ｏｎから出力される出力電流は、複数の分割点に位
置する出力端子から出力される出力電流を山頂とする複
数の山が連なった形状になる。
１〜Ｏｎから出力される出力電流は、複数の分割点に位
置する出力端子から出力される出力電流を山頂とする複
数の山が連なった形状になる。
【０１０２】従って、この実施の形態７に係る駆動回路
をＮ個用いて定電流駆動回路を構成すれば、各駆動回路
の出力端子Ｏ１〜Ｏｎから出力される複数の山の形状を
有する出力電流が、複数連なった形状になる。
をＮ個用いて定電流駆動回路を構成すれば、各駆動回路
の出力端子Ｏ１〜Ｏｎから出力される複数の山の形状を
有する出力電流が、複数連なった形状になる。
【０１０３】この構成によれば、隣接する駆動回路の境
目の出力電流は略等しくなるので、この定電流駆動装置
をディスプレイパネルに適用した場合に、実施の形態１
の場合と同様に、高質な画像が得られる。しかも、第１
の駆動回路からの出力電流と第Ｎの駆動回路からの出力
電流との差は、上述した共通電源ライン１６の中央部と
いった１箇所からのみ引き出される場合に比べて、更に
小さくなるので、この定電流駆動装置をディスプレイパ
ネルに適用した場合に、画面の一方の端部の輝度と他方
の端部の輝度との差が更に小さくなり、高質な画像が得
られる。
目の出力電流は略等しくなるので、この定電流駆動装置
をディスプレイパネルに適用した場合に、実施の形態１
の場合と同様に、高質な画像が得られる。しかも、第１
の駆動回路からの出力電流と第Ｎの駆動回路からの出力
電流との差は、上述した共通電源ライン１６の中央部と
いった１箇所からのみ引き出される場合に比べて、更に
小さくなるので、この定電流駆動装置をディスプレイパ
ネルに適用した場合に、画面の一方の端部の輝度と他方
の端部の輝度との差が更に小さくなり、高質な画像が得
られる。
【０１０４】なお、実施の形態５に係る駆動回路におい
ても、電源端子１１を共通電源ライン１６の複数箇所か
ら引き出すように構成できる。また、実施の形態３及び
４においおては、接地端子１４を共通接地ライン１７の
複数箇所から引き出すように構成できる。これらの場合
も、上記変形例と同様の効果を奏する。
ても、電源端子１１を共通電源ライン１６の複数箇所か
ら引き出すように構成できる。また、実施の形態３及び
４においおては、接地端子１４を共通接地ライン１７の
複数箇所から引き出すように構成できる。これらの場合
も、上記変形例と同様の効果を奏する。
【０１０５】以上説明したように、この実施の形態１〜
７に係る駆動回路によれば、前段の駆動回路の最終段の
出力電流を、次段の駆動回路を構成するカレントミラー
回路の入力電流とするため、複数の駆動回路を接続して
も、駆動回路の境目における電流バラツキを低減させる
ことができ、この駆動回路を半導体集積回路で構成した
場合、コスト低減が可能になる。
７に係る駆動回路によれば、前段の駆動回路の最終段の
出力電流を、次段の駆動回路を構成するカレントミラー
回路の入力電流とするため、複数の駆動回路を接続して
も、駆動回路の境目における電流バラツキを低減させる
ことができ、この駆動回路を半導体集積回路で構成した
場合、コスト低減が可能になる。
【０１０６】また、本願を有機ＥＬなどの表示装置に使
用した場合、駆動回路の境目で出力電流のバラツキによ
る輝度のバラツキが抑えられるので、良質の画像を提供
できる。
用した場合、駆動回路の境目で出力電流のバラツキによ
る輝度のバラツキが抑えられるので、良質の画像を提供
できる。
【０１０７】
【発明の効果】以上詳述したように、本発明によれば、
隣接する駆動回路間での出力電流のバラツキを小さくで
きる安価な定電流駆動回路を提供できる。
隣接する駆動回路間での出力電流のバラツキを小さくで
きる安価な定電流駆動回路を提供できる。
【図１】本発明の実施の形態１に係る駆動回路の構成を
示すブロック図である。
示すブロック図である。
【図２】本発明の実施の形態１に係る駆動回路の構成を
示す回路図である。
示す回路図である。
【図３】本発明の実施の形態１に係る駆動回路を用いた
定電流駆動装置の構成を示す図である。
定電流駆動装置の構成を示す図である。
【図４】本発明の実施の形態２に係る駆動回路の構成を
示す回路図である。
示す回路図である。
【図５】本発明の実施の形態２に係る駆動回路の第１の
変形例を示す回路図である。
変形例を示す回路図である。
【図６】本発明の実施の形態２に係る駆動回路の第２の
変形例を示す回路図である。
変形例を示す回路図である。
【図７】本発明の実施の形態３に係る駆動回路の構成を
示す回路図である。
示す回路図である。
【図８】本発明の実施の形態４に係る駆動回路の構成を
示す回路図である。
示す回路図である。
【図９】本発明の実施の形態４に係る駆動回路の第１の
変形例を示す回路図である。
変形例を示す回路図である。
【図１０】本発明の実施の形態４に係る駆動回路の第２
の変形例を示す回路図である。
の変形例を示す回路図である。
【図１１】本発明の実施の形態５に係る駆動回路の構成
を示す回路図である。
を示す回路図である。
【図１２】本発明の実施の形態６に係る駆動回路の構成
を示す回路図である。
を示す回路図である。
【図１３】本発明の実施の形態７に係る駆動回路の構成
を示す回路図である。
を示す回路図である。
【図１４】本発明の実施の形態７に係る駆動回路の変形
例の構成を示す回路図である。
例の構成を示す回路図である。
【図１５】従来のカレントミラー回路を用いた駆動回路
の構成を示す回路図である。
の構成を示す回路図である。
【図１６】図１５に示す駆動回路の動作を説明するため
の図である。
の図である。
【図１７】図１５に示す駆動回路を用いた定電流駆動装
置の動作を説明するための図である。
置の動作を説明するための図である。
１1〜１N 駆動回路 １０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０
ｆ、１０ｇ 第１のカレントミラー回路 １１ 電源端子 １２ 基準電流入力端子 １３ 基準で出力端子 １４ 接地端子 １５ 第２電源端子 １６ 共通電源ライン １７ 共通接地ライン ２０、２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ 第２
のカレントミラー回路 Ｒ 基準電流設定抵抗
ｆ、１０ｇ 第１のカレントミラー回路 １１ 電源端子 １２ 基準電流入力端子 １３ 基準で出力端子 １４ 接地端子 １５ 第２電源端子 １６ 共通電源ライン １７ 共通接地ライン ２０、２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ 第２
のカレントミラー回路 Ｒ 基準電流設定抵抗
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年１２月１７日（２００１．１２．
１７）
１７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正内容】
【００４３】この第１の駆動回路１1の基準電流出力端
子１３は、次段の第２の駆動回路１2の基準電流入力端
子１２に接続されている。以下、同様にして、各駆動回
路が順次接続され、最終段の第Ｎの駆動回路１Nの基準
電流出力端子１３は無接続である。
子１３は、次段の第２の駆動回路１2の基準電流入力端
子１２に接続されている。以下、同様にして、各駆動回
路が順次接続され、最終段の第Ｎの駆動回路１Nの基準
電流出力端子１３は無接続である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正内容】
【００４４】以上のように構成される定電流駆動装置に
おいては、例えば第１の駆動回路１ 1の出力端子Ｏｎか
ら吐き出される電流の大きさと基準電流出力端子１３か
ら吸い込む電流の大きさとは略等しく、且つ、第２の駆
動回路１2の基準電流入力端子１２から吐き出される電
流の大きさと出力端子Ｏ１から吐き出される電流の大き
さとは略等しい。従って、第１の駆動度回路１1の出力
端子Ｏｎから吐き出される出力電流の大きさと第２の駆
動回路１2の出力端子Ｏ１から吐き出される出力電流の
大きさは略等しくなる。
おいては、例えば第１の駆動回路１ 1の出力端子Ｏｎか
ら吐き出される電流の大きさと基準電流出力端子１３か
ら吸い込む電流の大きさとは略等しく、且つ、第２の駆
動回路１2の基準電流入力端子１２から吐き出される電
流の大きさと出力端子Ｏ１から吐き出される電流の大き
さとは略等しい。従って、第１の駆動度回路１1の出力
端子Ｏｎから吐き出される出力電流の大きさと第２の駆
動回路１2の出力端子Ｏ１から吐き出される出力電流の
大きさは略等しくなる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 １1〜１N 駆動回路 １０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０
ｆ、１０ｇ 第１のカレントミラー回路 １１ 電源端子 １２ 基準電流入力端子 １３ 基準電流出力端子 １４ 接地端子 １５ 第２電源端子 １６ 共通電源ライン １７ 共通接地ライン ２０、２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ 第２
のカレントミラー回路 Ｒ 基準電流設定抵抗
ｆ、１０ｇ 第１のカレントミラー回路 １１ 電源端子 １２ 基準電流入力端子 １３ 基準電流出力端子 １４ 接地端子 １５ 第２電源端子 １６ 共通電源ライン １７ 共通接地ライン ２０、２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ 第２
のカレントミラー回路 Ｒ 基準電流設定抵抗
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】変更
【補正内容】
【図１１】
Claims (16)
- 【請求項１】 入力された基準電流に応じた複数の出力
電流を出力する第１のカレントミラー回路と、 前記第１のカレントミラー回路の最終段の出力電流の極
性を変換して出力する第２のカレントミラー回路、とを
備えた駆動回路。 - 【請求項２】 前記第１のカレントミラー回路は、 基準電流を設定するための基準電流入力端子と、 電源が供給される電源端子と、 前記基準電流入力端子と前記電源端子との間に設けら
れ、出力電流を決定する第１回路と、 複数の出力端子と、 前記電源端子から敷延された共通電源ラインと前記複数
の出力端子との間に設けられ、前記第１回路で決定され
た出力電流を出力する複数の第２回路と、 前記複数の第２回路の次段に設けられ、前記第１回路で
決定された出力電流を出力する第３回路、とを備えた請
求項１に記載の駆動回路。 - 【請求項３】 前記第２のカレントミラー回路は、 前記第１のカレントミラー回路に含まれる第３回路から
の出力電流の極性を変換して出力する基準電流出力端子
を備えた、請求項２に記載の駆動回路。 - 【請求項４】 前記第１のカレントミラー回路に含まれ
る第１回路、第２回路及び第３回路はＰＮＰトランジス
タから構成され、 前記第２のカレントミラー回路はＮＰＮトランジスタか
ら構成されている請求項３に記載の駆動回路。 - 【請求項５】 前記第１回路及び前記第２のカレントミ
ラー回路の少なくとも１つにベース電流補償回路を備え
ている、請求項４に記載の駆動回路。 - 【請求項６】 前記第１のカレントミラー回路に含まれ
る第１回路、第２回路及び第３回路はＰチャンネルＭＯ
Ｓトランジスタから構成され、 前記第２のカレントミラー回路はＮチャンネルＭＯＳト
ランジスタから構成されている請求項３に記載の駆動回
路。 - 【請求項７】 前記電源端子は、該電源端子から敷延さ
れた前記共通電源ラインの中央部から引き出されている
請求項１乃至６の何れか１項に記載の駆動回路。 - 【請求項８】 前記電源端子は、該電源端子から敷延さ
れた前記共通電源ラインの複数箇所から引き出されてい
る請求項１乃至６の何れか１項に記載の駆動回路。 - 【請求項９】 前記第１のカレントミラー回路は、 基準電流を設定するための基準電流入力端子と、 グランドに接続される接地端子と、 前記基準電流入力端子と前記接地端子との間に設けら
れ、出力電流を決定する第１回路と、 複数の出力端子と、 前記接地端子から敷延された共通接地ラインと前記複数
の出力端子との間に設けられ、前記第１回路で決定され
た出力電流を出力する複数の第２回路と、 前記複数の第２回路の次段に設けられ、前記第１回路で
決定された出力電流を出力する第３回路、とを備えた請
求項１に記載の駆動回路。 - 【請求項１０】 前記第２のカレントミラー回路は、 前記第１のカレントミラー回路に含まれる第３回路から
の出力電流の極性を変換して出力する基準電流出力端子
を備えた、請求項９に記載の駆動回路。 - 【請求項１１】 前記第１のカレントミラー回路に含ま
れる第１回路、第２回路及び第３回路はＮＰＮトランジ
スタから構成され、 前記第２のカレントミラー回路はＰＮＰトランジスタか
ら構成されている請求項１０に記載の駆動回路。 - 【請求項１２】 前記第１回路及び前記第２のカレント
ミラー回路の少なくとも１つにベース電流補償回路を備
えている、請求項１１に記載の駆動回路。 - 【請求項１３】 前記第１のカレントミラー回路に含ま
れる第１回路、第２回路及び第３回路はＮチャンネルＭ
ＯＳトランジスタから構成され、 前記第２のカレントミラー回路はＰチャンネルＭＯＳト
ランジスタから構成されている請求項１０に記載の駆動
回路。 - 【請求項１４】 前記接地端子は、該接地端子から敷延
された前記共通接地ラインの中央部から引き出されてい
る請求項９乃至１３の何れか１項に記載の駆動回路。 - 【請求項１５】 前記接地端子は、該接地端子から敷延
された前記共通接地ラインの複数箇所から引き出されて
いる請求項８乃至１２の何れか１項に記載の駆動回路。 - 【請求項１６】 請求項１乃至１５の何れか１項に記載
の駆動回路を複数備え、１つの駆動回路の前記基準電流
出力端子は、該駆動回路に隣接する他の駆動回路の基準
電流入力端子に接続されている、定電流駆動装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000401486A JP4735911B2 (ja) | 2000-12-28 | 2000-12-28 | 駆動回路及びこれを用いた定電流駆動装置 |
| TW090131333A TW554608B (en) | 2000-12-28 | 2001-12-18 | Driving circuit and constant current driving apparatus using the same |
| KR10-2001-0082826A KR100452737B1 (ko) | 2000-12-28 | 2001-12-21 | 구동회로 및 이를 이용한 정전류구동회로장치 |
| US10/026,466 US6882186B2 (en) | 2000-12-28 | 2001-12-27 | Driving circuit and constant current driving apparatus using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000401486A JP4735911B2 (ja) | 2000-12-28 | 2000-12-28 | 駆動回路及びこれを用いた定電流駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002202823A true JP2002202823A (ja) | 2002-07-19 |
| JP4735911B2 JP4735911B2 (ja) | 2011-07-27 |
Family
ID=18865911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000401486A Expired - Lifetime JP4735911B2 (ja) | 2000-12-28 | 2000-12-28 | 駆動回路及びこれを用いた定電流駆動装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6882186B2 (ja) |
| JP (1) | JP4735911B2 (ja) |
| KR (1) | KR100452737B1 (ja) |
| TW (1) | TW554608B (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004334170A (ja) * | 2003-04-30 | 2004-11-25 | Hynix Semiconductor Inc | 平板表示装置の駆動回路 |
| JP2004334124A (ja) * | 2003-05-12 | 2004-11-25 | Matsushita Electric Ind Co Ltd | 電流駆動装置及び表示装置 |
| JPWO2003091978A1 (ja) * | 2002-04-26 | 2005-09-02 | 東芝松下ディスプレイテクノロジー株式会社 | Ｅｌ表示パネルの駆動方法 |
| JP2006039577A (ja) * | 2004-07-29 | 2006-02-09 | Magnachip Semiconductor Ltd | パッシブマトリクス有機発光ダイオード用出力ドライバ |
| JP2006178283A (ja) * | 2004-12-24 | 2006-07-06 | Matsushita Electric Ind Co Ltd | 電流駆動装置および電流駆動方法 |
| US7145379B2 (en) | 2003-07-29 | 2006-12-05 | Matsushita Electric Industrial Co., Ltd. | Current driver and display device |
| KR100685090B1 (ko) | 2006-01-05 | 2007-02-22 | 주식회사 케이이씨 | 정전류 구동 회로 |
| US7265495B2 (en) | 2002-12-19 | 2007-09-04 | Matsushita Electric Industrial Co., Ltd. | Display driver |
| JP2007233398A (ja) * | 2002-04-26 | 2007-09-13 | Toshiba Matsushita Display Technology Co Ltd | Ｅｌ表示パネルの駆動方法 |
| JP2007256958A (ja) * | 2002-04-26 | 2007-10-04 | Toshiba Matsushita Display Technology Co Ltd | Ｅｌ表示パネルの駆動方法 |
| JP2008076666A (ja) * | 2006-09-20 | 2008-04-03 | Fuji Electric Holdings Co Ltd | 有機ｅｌ素子の駆動回路 |
| US7542031B2 (en) | 2004-05-24 | 2009-06-02 | Seiko Epson Corporation | Current supply circuit, current supply device, voltage supply circuit, voltage supply device, electro-optical device, and electronic apparatus |
| US7580011B2 (en) | 2003-06-30 | 2009-08-25 | Casio Computer Co., Ltd. | Current generation supply circuit and display device |
| US7760161B2 (en) | 2003-07-16 | 2010-07-20 | Casio Computer Co., Ltd. | Current generation supply circuit and display device |
| US7864167B2 (en) | 2002-10-31 | 2011-01-04 | Casio Computer Co., Ltd. | Display device wherein drive currents are based on gradation currents and method for driving a display device |
| US7948480B2 (en) | 2006-01-12 | 2011-05-24 | Panasonic Corporation | Current driving circuit |
| JP2011520231A (ja) * | 2008-05-06 | 2011-07-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ｌｅｄ駆動ユニット |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2389952A (en) * | 2002-06-18 | 2003-12-24 | Cambridge Display Tech Ltd | Driver circuits for electroluminescent displays with reduced power consumption |
| TWI245250B (en) * | 2003-02-06 | 2005-12-11 | Nec Electronics Corp | Current-drive circuit and apparatus for display panel |
| US6864641B2 (en) | 2003-02-20 | 2005-03-08 | Visteon Global Technologies, Inc. | Method and apparatus for controlling light emitting diodes |
| KR100742063B1 (ko) * | 2003-05-26 | 2007-07-23 | 가시오게산키 가부시키가이샤 | 전류생성공급회로 및 표시장치 |
| TWI247259B (en) * | 2003-08-06 | 2006-01-11 | Ind Tech Res Inst | Current drive system with high uniformity reference current and its current driver |
| TW200822801A (en) * | 2006-11-09 | 2008-05-16 | Beyond Innovation Tech Co Ltd | Driving apparatus and method thereof |
| JP2008146568A (ja) * | 2006-12-13 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 電流駆動装置および表示装置 |
| WO2009035589A1 (en) * | 2007-09-12 | 2009-03-19 | Corning Incorporated | Methods and apparatus for producing precision current over a wide dynamic range |
| KR101677340B1 (ko) | 2014-11-28 | 2016-11-29 | 이청주 | 광고용 열기구 |
| KR102328305B1 (ko) | 2015-08-18 | 2021-11-17 | 대우조선해양 주식회사 | 무인 비행체를 이용한 화물창 검사방법 |
| KR102372845B1 (ko) | 2015-08-18 | 2022-03-10 | 대우조선해양 주식회사 | 부력체와 프로펠러를 지닌 비행로봇 |
| KR102377070B1 (ko) | 2015-10-01 | 2022-03-22 | 대우조선해양 주식회사 | 화물창 검사로봇의 자세 및 거리 유지 방법 |
| KR20160134615A (ko) | 2016-11-11 | 2016-11-23 | 이청주 | 광고용 열기구 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03244207A (ja) * | 1990-02-20 | 1991-10-31 | Precision Monolithics Inc | ベース電流補償を備えた電流ミラー |
| JPH0876869A (ja) * | 1994-09-05 | 1996-03-22 | Fuji Electric Co Ltd | 多出力の電流出力回路装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW307060B (en) * | 1996-02-15 | 1997-06-01 | Advanced Micro Devices Inc | CMOS current mirror |
| US5767698A (en) * | 1996-06-06 | 1998-06-16 | International Business Machines Corporation | High speed differential output driver with common reference |
| US5808508A (en) * | 1997-05-16 | 1998-09-15 | International Business Machines Corporation | Current mirror with isolated output |
| US6384638B1 (en) * | 1998-12-21 | 2002-05-07 | Sony Corporation | Differential charge pump for providing a low charge pump current |
| US6229376B1 (en) * | 1999-01-06 | 2001-05-08 | Hendrik Mario Geysen | Electronic array and methods |
| JP3500322B2 (ja) | 1999-04-09 | 2004-02-23 | シャープ株式会社 | 定電流駆動装置および定電流駆動半導体集積回路 |
| US6326836B1 (en) * | 1999-09-29 | 2001-12-04 | Agilent Technologies, Inc. | Isolated reference bias generator with reduced error due to parasitics |
-
2000
- 2000-12-28 JP JP2000401486A patent/JP4735911B2/ja not_active Expired - Lifetime
-
2001
- 2001-12-18 TW TW090131333A patent/TW554608B/zh not_active IP Right Cessation
- 2001-12-21 KR KR10-2001-0082826A patent/KR100452737B1/ko active IP Right Grant
- 2001-12-27 US US10/026,466 patent/US6882186B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03244207A (ja) * | 1990-02-20 | 1991-10-31 | Precision Monolithics Inc | ベース電流補償を備えた電流ミラー |
| JPH0876869A (ja) * | 1994-09-05 | 1996-03-22 | Fuji Electric Co Ltd | 多出力の電流出力回路装置 |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2003091978A1 (ja) * | 2002-04-26 | 2005-09-02 | 東芝松下ディスプレイテクノロジー株式会社 | Ｅｌ表示パネルの駆動方法 |
| JP2007233398A (ja) * | 2002-04-26 | 2007-09-13 | Toshiba Matsushita Display Technology Co Ltd | Ｅｌ表示パネルの駆動方法 |
| JP2007256958A (ja) * | 2002-04-26 | 2007-10-04 | Toshiba Matsushita Display Technology Co Ltd | Ｅｌ表示パネルの駆動方法 |
| US7864167B2 (en) | 2002-10-31 | 2011-01-04 | Casio Computer Co., Ltd. | Display device wherein drive currents are based on gradation currents and method for driving a display device |
| US7265495B2 (en) | 2002-12-19 | 2007-09-04 | Matsushita Electric Industrial Co., Ltd. | Display driver |
| JP4596783B2 (ja) * | 2003-04-30 | 2010-12-15 | マグナチップセミコンダクター有限会社 | 平板表示装置の駆動回路 |
| JP2004334170A (ja) * | 2003-04-30 | 2004-11-25 | Hynix Semiconductor Inc | 平板表示装置の駆動回路 |
| US7477094B2 (en) | 2003-05-12 | 2009-01-13 | Panasonic Corporation | Current driving device and display device |
| JP2004334124A (ja) * | 2003-05-12 | 2004-11-25 | Matsushita Electric Ind Co Ltd | 電流駆動装置及び表示装置 |
| US7580011B2 (en) | 2003-06-30 | 2009-08-25 | Casio Computer Co., Ltd. | Current generation supply circuit and display device |
| US7760161B2 (en) | 2003-07-16 | 2010-07-20 | Casio Computer Co., Ltd. | Current generation supply circuit and display device |
| US7649528B2 (en) | 2003-07-29 | 2010-01-19 | Panasonic Corporation | Display device comprising display driver having display driving section formed between transistors providing electric current thereto |
| US7145379B2 (en) | 2003-07-29 | 2006-12-05 | Matsushita Electric Industrial Co., Ltd. | Current driver and display device |
| US7542031B2 (en) | 2004-05-24 | 2009-06-02 | Seiko Epson Corporation | Current supply circuit, current supply device, voltage supply circuit, voltage supply device, electro-optical device, and electronic apparatus |
| JP2006039577A (ja) * | 2004-07-29 | 2006-02-09 | Magnachip Semiconductor Ltd | パッシブマトリクス有機発光ダイオード用出力ドライバ |
| US7365594B2 (en) | 2004-12-24 | 2008-04-29 | Matsushita Electric Industrial Co., Ltd. | Current driver, data driver, display device and current driving method |
| JP2006178283A (ja) * | 2004-12-24 | 2006-07-06 | Matsushita Electric Ind Co Ltd | 電流駆動装置および電流駆動方法 |
| KR100685090B1 (ko) | 2006-01-05 | 2007-02-22 | 주식회사 케이이씨 | 정전류 구동 회로 |
| US7948480B2 (en) | 2006-01-12 | 2011-05-24 | Panasonic Corporation | Current driving circuit |
| JP2008076666A (ja) * | 2006-09-20 | 2008-04-03 | Fuji Electric Holdings Co Ltd | 有機ｅｌ素子の駆動回路 |
| JP2011520231A (ja) * | 2008-05-06 | 2011-07-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ｌｅｄ駆動ユニット |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020084812A1 (en) | 2002-07-04 |
| KR100452737B1 (ko) | 2004-10-14 |
| KR20020055379A (ko) | 2002-07-08 |
| JP4735911B2 (ja) | 2011-07-27 |
| US6882186B2 (en) | 2005-04-19 |
| TW554608B (en) | 2003-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002202823A (ja) | 駆動回路及びこれを用いた定電流駆動装置 | |
| KR100488909B1 (ko) | 유기 ｅｌ 소자 구동 회로 및 유기 ｅｌ 표시 장치 | |
| US7649528B2 (en) | Display device comprising display driver having display driving section formed between transistors providing electric current thereto | |
| US6332661B1 (en) | Constant current driving apparatus and constant current driving semiconductor integrated circuit | |
| JP2000081920A (ja) | 電流出力回路 | |
| KR100656013B1 (ko) | 유기 ｅｌ 구동 회로 및 이를 이용하는 유기 ｅｌ 표시장치 | |
| US7498867B2 (en) | Current drive circuit | |
| JP4059712B2 (ja) | 表示素子用電流出力回路部の制御回路 | |
| TWI287772B (en) | Organic EL panel drive circuit and organic EL display device | |
| JP4009077B2 (ja) | 電流駆動装置 | |
| US6946799B2 (en) | Drive circuit | |
| US7812834B2 (en) | DC stabilization circuit for organic electroluminescent display device and power supply using the same | |
| TWI404000B (zh) | 平面板顯示器用之驅動器 | |
| JP2004254190A (ja) | 電子回路、電子装置、電気光学装置及び電子機器 | |
| JPH11208017A (ja) | 発光素子駆動装置 | |
| JP2004094237A (ja) | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 | |
| CN1716365A (zh) | 有机el驱动电路和有机el显示设备 | |
| JP2004219625A (ja) | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 | |
| JP2002246685A (ja) | 発光素子の駆動回路 | |
| KR100530659B1 (ko) | 유기 전계 발광 디스플레이 픽셀 구동회로 | |
| US8009126B2 (en) | Current drive circuit and display device | |
| JP2004219622A (ja) | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 | |
| JP2000286344A (ja) | カレントミラー回路及び該回路を用いた発光素子の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070522 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110413 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4735911 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |