JP3959920B2 - レーザダイオード駆動回路 - Google Patents
レーザダイオード駆動回路 Download PDFInfo
- Publication number
- JP3959920B2 JP3959920B2 JP2000045000A JP2000045000A JP3959920B2 JP 3959920 B2 JP3959920 B2 JP 3959920B2 JP 2000045000 A JP2000045000 A JP 2000045000A JP 2000045000 A JP2000045000 A JP 2000045000A JP 3959920 B2 JP3959920 B2 JP 3959920B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- laser diode
- switch means
- current source
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0428—Electrical excitation ; Circuits therefor for applying pulses to the laser
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光通信、レーザプリンタ、ＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disc）等の記録／再生等に用いられる光源としてのレーザダイオードを駆動するレーザダイオード駆動回路に関する。
【０００２】
【従来の技術】
光通信、レーザプリンタ、ＣＤ、ＤＶＤ等の記録／再生等に用いられる光源としてレーザダイオードに用いる場合にレーザダイオードに流すパルス電流は数１０ｍＡ〜数１００ｍＡと大電流であり、しかも高速に（具体的には、１ｎsec以下の立ち上がり及び立ち下がり時間で）スイッチングする状態で使用される。従来のレーザダイオード駆動回路における主要部の構成例を図１６及び図１７に示す。図１６に示す従来のレーザダイオード駆動回路はレーザダイオードにスイッチング素子を介して電流源を接続し、スイッチング素子を駆動することにより、所望のパルス電流をレーザダイオードに供給するものである。
【０００３】
また、図１８に示す従来のレーザダイオード駆動回路は、第１の電流源をレーザダイオードのアノードに直接、接続し、かつ第１の電流源とレーザダイオードとの接続点にスイッチング素子を介して第１の出力電流値が異なる電流吸い込み用の第２の電流源及び擬似負荷の直列回路を接続してなり、スイッチング素子を駆動することにより、レーザダイオードにパルス電流を流すようにしたものである。
【０００４】
【発明が解決しようとする課題】
図１６及び図１８に示した従来のレーザダイオード駆動回路について具体的に説明する。図１６において、レーザダイオード駆動回路における主要部は、レーザダイオード１０２に１００ｍＡの電流を供給する電流源１００と、レーザダイオード１０２のアノードと電流源１００との間に設けられたスイッチング素子として機能するＮＭＯＳトランジスタ１０１とを有している。
【０００５】
上記構成において、ＮＭＯＳトランジスタ１０１のゲートには例えば、図１７（Ａ）に示すよう１００ＭHzのパルス電圧信号が入力され、ＮＭＯＳトランジスタ１０１はスイッチングされる。この結果、ノードOUT１にはパルス高が１００ｍＡの電流パルスが発生し、レーザダイオードに流れ込む（図１７（Ｂ））。
ところが、電流源１００とＮＭＯＳトランジスタ１０１との接続点であるノードＮ１における電位が、ＮＭＯＳトランジスタ１０１がオフ状態になった時点で電源電圧Ｖdd付近のレベルまで上昇してしまうために、次にＮＭＯＳトランジスタ１０１がオン状態になる際に、ノードＮ１における電位が、電源電圧Ｖdd付近のレベルから直ぐには低下しない（図１７（Ｃ））。この結果、ＮＭＯＳトランジスタ１０１のゲートに入力されるパルス電圧信号（図１７（Ａ））に対し、ノードOUT１に発生する電流パルスは図１７（Ｂ）に示すように高速に応答せず、パルス電流波形がなまってしまうという問題が有った。
【０００６】
また、図１８に示す従来のレーザダイオード駆動回路の主要部は、レーザダイオード２０１に１００ｍＡの電流を供給する第１の電流源２００と、第１の電流源２００とレーザダイオード２０１の接続点とドレインが接続されるスイッチング素子としてのＮＭＯＳトランジスタ２０２と、該ＮＭＯＳトランジスタ２０２のソースと接続され第１の出力電流値が異なる電流吸い込み用の第２の電流源２０３（出力電流は５０ｍＡ）と、該第２の電流源２０３と接続される擬似負荷２０４とを有している。
【０００７】
上記構成において、ＮＭＯＳトランジスタ２０２のゲートには例えば、図１９（Ａ）に示すように１００ＭHzのパルス電圧信号が入力され、ＮＭＯＳトランジスタ２０２はスイッチングされる。この結果、ＮＭＯＳトランジスタ２０２がオンの期間には第１の電流源２００から電流吸い込み用の第２の電流源２０３側に５０ｍＡの電流Ｉ2が流れ込み、この電流Ｉ2は擬似負荷２０４に流れる。これと同時にレーザダイオード２０１には第１の電流源２００から５０ｍＡの電流Ｉ1が流れる。
一方、ＮＭＯＳトランジスタ２０２がオフの期間には第２の電流源２０３側に流れる電流Ｉ2は０ｍＡとなり、第１の電流源２００からレーザダイオード２０１に流れる電流Ｉ1は１００ｍＡとなる（図１９（Ｂ）、（Ｃ））。
【０００８】
この場合にＮＭＯＳトランジスタ２０２がオン状態からオフ状態に変化すると、ノードOUT２の電位は接地電位（０Ｖ）になるので、再度ＮＭＯＳトランジスタ２０２がオン状態になるとき、直ぐに擬似負荷２０４に５０ｍＡの電流が流れない。このために、ＮＭＯＳトランジスタ２０２のゲートに入力されるパルス電圧信号（図１９（Ａ））に対し、レーザダイオード２０１に流れ込む電流Ｉ1は、高速応答できず、パルス電流波形がなまってしまうという問題が有った。
本発明はこのような事情に鑑みてなされたものであり、レーザダイオードに高速のパルス電流を供給することができるレーザダイオード駆動回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明は、カソード側が接地されたレーザダイオードのアノード側と接続され該レーザダイオードにオフセット電流を供給する第１の電流源と、前記オフセット電流に重畳する電流を供給する第２の電流源と、前記第２の電流源と前記レーザダイオードのアノード側との間に設けられ第１の電圧パルス信号により駆動される第１のスイッチ手段と、前記第２の電流源と前記第１のスイッチ手段との接続点と擬似負荷との間に設けられ前記第１の電圧パルス信号とは逆相の第２の電圧パルス信号により駆動される第２のスイッチ手段とを有し、前記第１のスイッチ手段と第２のスイッチ手段は相補的にスイッチング動作することを特徴とする。
【００１０】
請求項１に記載の発明によれば、カソード側が接地されたレーザダイオードのアノード側と接続され該レーザダイオードにオフセット電流を供給する第１の電流源と、前記オフセット電流に重畳する電流を供給する第２の電流源と、前記第２の電流源と前記レーザダイオードのアノード側との間に設けられ第１の電圧パルス信号により駆動される第１のスイッチ手段と、前記第２の電流源と前記第１のスイッチ手段との接続点と擬似負荷との間に設けられ前記第１の電圧パルス信号とは逆相の第２の電圧パルス信号により駆動される第２のスイッチ手段とを有し、前記第１のスイッチ手段と第２のスイッチ手段は相補的にスイッチング動作するようにしたので、第２の電流源と前記第１のスイッチ手段との接続点には常に一定電流が流れるために前記第２の電流源と第１のスイッチ手段との接続点における電位は変動せず、第１の電流源により供給されるオフセット電流のレベルに第２の電流源により供給される電流を第１のスイッチ手段によりスイッチングすることにより得られる電流パルスを重畳した高速のパルス電流をレーザダイオードに供給することができる。
【００１３】
また、請求項２に記載の発明は、カソード側が接地されたレーザダイオードのアノード側と接続され該レーザダイオードにオフセット電流を供給する第１の電流源と、前記オフセット電流に重畳する電流を供給する２以上の第２の電流源とを有し、前記２以上の第２の電流源の各々の出力端と、前記レーザダイオードのアノード側との間に第１のスイッチ手段が各々接続され、前記２以上の第２の電流源の各々の出力端と前記第１のスイッチ手段との接続点と、擬似負荷との間に第２のスイッチ手段が各々接続され、前記レーザダイオードに供給する電流が、少なくとも前記オフセット電流のレベルを基準としてパルス電流信号を重畳し、かつ該パルス電流信号の振幅が可変となるように前記２以上の第２の電流源の各々の出力端に接続される第１、第２のスイッチ手段を駆動制御することを特徴とする。
【００１４】
請求項２に記載の発明によれば、カソード側が接地されたレーザダイオードのアノード側と接続され該レーザダイオードにオフセット電流を供給する第１の電流源と、前記オフセット電流に重畳する電流を供給する２以上の第２の電流源とを有し、前記２以上の第２の電流源の各々の出力端と、前記レーザダイオードのアノード側との間に第１のスイッチ手段が各々接続され、前記２以上の第２の電流源の各々の出力端と前記第１のスイッチ手段との接続点と、擬似負荷との間に第２のスイッチ手段が各々接続され、前記レーザダイオードに供給する電流が、少なくとも前記オフセット電流のレベルを基準としてパルス電流信号を重畳し、かつ該パルス電流信号の振幅が可変となるように前記２以上の第２の電流源の各々の出力端に接続される第１、第２のスイッチ手段を駆動制御するようにしたので、前記２以上の第２の電流源の各々の出力端と前記第１、第２のスイッチ手段との接続点である各ノードには常に定電流が流れるために電圧変動がなく、それ故レーザダイオードに供給する電流を、少なくとも前記オフセット電流のレベルを基準としてパルス電流信号を重畳し、かつ該パルス電流信号の振幅が可変となるように制御することができる。
【００１５】
また、請求項３に記載の発明は、請求項２に記載のレーザダイオード駆動回路において、前記レーザダイオードに供給する電流が、前記オフセット電流のレベルに更に、前記２以上の第２の電流源のうちのいずれかにより１または複数のオフセット電流を重畳し、該重畳により加算されたオフセット電流のレベルを基準にしてパルス電流信号を重畳するように前記２以上の第２の電流源の各々の出力端に接続される第１、第２のスイッチ手段を駆動制御することを特徴とする
【００１６】
請求項３に記載の発明によれば、請求項２に記載のレーザダイオード駆動回路において、前記レーザダイオードに供給する電流が、前記オフセット電流のレベルに更に、前記２以上の第２の電流源のうちのいずれかにより１または複数のオフセット電流を重畳し、該重畳により加算されたオフセット電流のレベルを基準にしてパルス電流信号を重畳するように前記２以上の第２の電流源の各々の出力端に接続される第１、第２のスイッチ手段を駆動制御するようにしたので、請求項２に記載の発明による効果に加えて、レーザダイオードに供給する電流を、オフセット電流を可変にし、かつこのオフセット電流にパルス電流信号を重畳するように制御することができる。
【００１７】
また、請求項４に記載の発明は、カソード側が接地されたレーザダイオードのアノード側と接続され該レーザダイオードにオフセット電流を供給する第１の電流源と、第１の電流源より出力電流値が小さい電流を供給する第２の電流源と、第２の電流源の出力電流を吸い込む第１のトランジスタと該第１のトランジスタにより駆動される第２のトランジスタとを有するカレントミラー回路と、前記第２のトランジスタと、前記第１の電流源の出力端と前記レーザダイオードのアノードとの接続点との間に設けられたスイッチ手段とを有することを特徴とする。
【００１８】
請求項４に記載の発明によれば、カソード側が接地されたレーザダイオードのアノード側と接続され該レーザダイオードにオフセット電流を供給する第１の電流源と、第１の電流源より出力電流値が小さい電流を供給する第２の電流源と、第２の電流源の出力電流を吸い込む第１のトランジスタと該第１のトランジスタにより駆動される第２のトランジスタとを有するカレントミラー回路と、前記第２のトランジスタと、前記第１の電流源の出力端と前記レーザダイオードのアノードとの接続点との間に設けられたスイッチ手段とを有するので、前記第１の電流源の出力端と前記レーザダイオードのアノードとの接続点には常に定電流が流れ、このノードにおける電位は変動せず、それ故前記第１の電流源により供給されるオフセット電流を基準としてスイッチ手段により第１の電流源の出力電流から所定の電流量を断続的にカレントミラー回路側に分流することにより得られる高速のパルス電流をレーザダイオードに供給することができる。
【００１９】
また、請求項５に記載の発明は、カソード側が接地されたレーザダイオードのアノード側と接続され該レーザダイオードにオフセット電流を供給する第１の電流源と、第１の電流源より出力電流値が小さい電流を供給する第２の電流源と、第２の電流源の出力電流を吸い込む第１のトランジスタと該第１のトランジスタにより駆動される第２のトランジスタとを有するカレントミラー回路と、前記第２の電流源の出力端と前記第１のトランジスタとの間に設けられた第１のスイッチ手段と、前記第２の電流源の出力端と前記第２のトランジスタとの間に設けられた第２のスイッチ手段とを有し、前記第１の電流源の出力端を前記第２のスイッチ手段と前記第２のトランジスタとの接続点に接続すると共に、前記第１、第２のスイッチ手段が相補的にスイッチング動作するように該第１、第２のスイッチ手段を駆動制御することを特徴とする。
【００２０】
請求項５に記載の発明によれば、レーザダイオードに対し第１の電流源によりオフセット電流を常時、供給し、第１、第２のスイッチ手段及びカレントミラー回路の動作により上記オフセット電流に第２の電流源から出力される電流を重畳し、または上記オフセット電流から第２の電流源から出力される電流の電流値に等しい電流をカレントミラー回路側に分流させるようにしたので、高速のパルス電流をレーザダイオードに供給することができると共に、レーザダイオードに供給する電流を、中心の電流値を固定した状態で振幅を変化させることができる。
【００２１】
また、請求項６に記載の発明は、請求項５に記載のレーザダイオード駆動回路において、前記レーザダイオードに供給する電流を前記第１の電流源から出力されるオフセット電流のみに制限する際に、前記第２の電流源の出力端と、前記第１のスイッチ手段及び第２のスイッチ手段との間に設けられ該第１のスイッチ手段及び第２のスイッチ手段への電流供給を遮断する第３のスイッチ手段と、前記カレントミラー回路を構成する第１、第２のトランジスタを強制的にオフ状態にする第４のスイッチ手段を有することを特徴とする。
【００２２】
請求項６に記載の発明によれば、請求項５に記載のレーザダイオード駆動回路において、前記レーザダイオードに供給する電流を前記第１の電流源から出力されるオフセット電流のみに制限する際に、前記第２の電流源の出力端と、前記第１のスイッチ手段及び第２のスイッチ手段との間に設けられ該第１のスイッチ手段及び第２のスイッチ手段への電流供給を遮断する第３のスイッチ手段と、前記カレントミラー回路を構成する第１、第２のトランジスタを強制的にオフ状態にする第４のスイッチ手段とを設けたので、請求項５に記載された発明により得られる効果に加えて、レーザダイオードに供給する電流を第１の電流源から出力されるオフセット電流のみに制限する際にカレントミラー回路の動作の影響を高速に断つことができる。
【００２３】
また、請求項７に記載の発明は、請求項６に記載のレーザダイオード駆動回路において、前記第２の電流源の出力端と擬似負荷との間に接続される第５のスイッチ手段を有し、前記レーザダイオードに供給する電流を前記第１の電流源から出力されるオフセット電流のみに制限する際に前記第５のスイッチ手段をオン状態とし、前記第２の電流源の出力電流を前記擬似負荷に流出させることを特徴とする。
【００２４】
請求項７に記載の発明によれば、請求項６に記載のレーザダイオード駆動回路において、前記第２の電流源の出力端と擬似負荷との間に接続される第４のスイッチ手段を有し、前記レーザダイオードに供給する電流を前記第１の電流源から出力されるオフセット電流のみに制限する際に前記第４のスイッチ手段をオン状態とし、前記第２の電流源の出力電流を前記擬似負荷に流出するようにしたので、前記第２の電流源と、前記第１及び第２のスイッチ手段との接続点には常に定電流が流れるので、この接続点における電位は変動せず、それ故レーザダイオードに供給する電流を第１の電流源から出力されるオフセット電流のみに制限する動作状態から、第１、第２のスイッチ手段及びカレントミラー回路の動作により上記オフセット電流に第２の電流源から出力される電流を重畳し、または上記オフセット電流から第２の電流源から出力される電流の電流値に等しい電流をカレントミラー回路側に分流させることによりパルス電流を発生する動作状態に移行する際に高速に応答することができる。
【００２５】
また、請求項８に記載の発明は、請求項１乃至７のいずれかに記載のレーザダイオード駆動回路において、前記各スイッチ手段及び前記各トランジスタはＭＯＳトランジスタで形成されることを特徴とする。
【００２６】
請求項８に記載の発明によれば、請求項１乃至７のいずれかに記載のレーザダイオード駆動回路において、前記各スイッチ手段及び前記各トランジスタはＭＯＳトランジスタで形成するようにしたので、ＣＭＯＳ半導体集積回路上に請求項１乃至７のいずれかに記載のレーザダイオード駆動回路を形成することができる。
【００２７】
【発明の実施の形態】
本発明の実施の形態を図面を参照して詳細に説明する。本発明の第１の実施の形態に係るレーザダイオード駆動回路の構成を図１に示す。同図において、本実施の形態に係るレーザダイオード駆動回路は、レーザダイオード１３に電流を供給する電流源１０と、電流源１０とレーザダイオード１３との間に設けられ第１の電圧パルス信号ＳＷ１により駆動される第１のスイッチ手段としてのＮＭＯＳトランジスタ１１と、電流源１０とＮＭＯＳトランジスタ１１との接続点（ノード）Ｎ１と擬似負荷１４との間に設けられ第１の電圧パルス信号ＳＷ１とは逆相の第２の電圧パルス信号ＳＷ１’により駆動される第２のスイッチ手段としてのＮＭＯＳトランジスタ１２とを有している。
【００２８】
電流源１０の一端は電源電圧Ｖddの電源ラインに接続され、出力端はＮＭＯＳトランジスタ１１、１２のドレインに接続されている。ＮＭＯＳトランジスタ１１のソースはレーザダイオード１３のアノードに接続され、レーザダイオード１３のカソードは接地されている。ＮＭＯＳトランジスタ１２のソースはレーザダイオード１３と略等しい直流抵抗を有する擬似負荷１４を介して接地されている。
尚、電流源１０の出力電流は１００ｍＡであり、ノードOUT１はそれぞれ、ＮＭＯＳトランジスタ１１とレーザダイオード１３との接続点、ノードOUT２はＮＭＯＳトランジスタ１２と擬似負荷１４との接続点である。
【００２９】
上記構成において、図２（Ａ）、（Ｂ）に示すように、ＮＭＯＳトランジスタ１１のゲートに第１の電圧パルス信号ＳＷ１が、またＮＭＯＳトランジスタ１２のゲートに第１の電圧パルス信号ＳＷ１と逆相の第２の電圧パルス信号ＳＷ１’が入力されると、ＮＭＯＳトランジスタ１１、１２は第１の電圧パルス信号ＳＷ１、第２の電圧パルス信号ＳＷ１’により交互にスイッチングされ、レーザダイオード１３と擬似負荷１４に交互に電流源１０より１００ｍＡのパルス電流が供給される（図２（Ｃ）、（Ｄ））。
【００３０】
この場合にＮＭＯＳトランジスタ１１、１２のいずれか一方は、必ずオン状態になるので、ノードＮ１には常に１００ｍＡの定電流が流れ、ノードＮ１における電位は変動しない（図２（Ｅ））。したがって、ＮＭＯＳトランジスタ１１、１２は第１の電圧パルス信号ＳＷ１、第２の電圧パルス信号ＳＷ１’により相補的に、かつ高速にスイッチングされ、ＮＭＯＳトランジスタ１１のオン、オフ動作によりノードOUT１に高速のパルス電流が発生し、レーザダイオード１３にこの高速のパルス電流を供給することができる。
【００３１】
このように本発明の第１の実施の形態に係るレーザダイオード駆動回路によれば、レーザダイオード１３に電流を供給する電流源１０と、電流源１０とレーザダイオード１３との間に設けられ第１の電圧パルス信号により駆動される第１のスイッチ手段としてのＮＭＯＳトランジスタ１１と、電流源１０とＮＭＯＳトランジスタ１１との接続点Ｎ１と擬似負荷１４との間に設けられ第１の電圧パルス信号とは逆相の第２の電圧パルス信号により駆動される第２のスイッチ手段としてのＮＭＯＳトランジスタ１２とを有するので、ノードＮ１には常に一定電流が流れるためにノードＮ１における電位は変動せず、レーザダイオード１３に高速のパルス電流を供給することができる。
【００３２】
次に、本発明の第２の実施の形態に係るレーザダイオード駆動回路の構成を図３に示す。同図において、本実施の形態に係るレーザダイオード駆動回路は、カソード側が接地されたレーザダイオード２４のアノード側と接続され該レーザダイオード２４にオフセット電流を供給する第１の電流源２０と、上記オフセット電流に重畳する電流を供給する第２の電流源２１と、第２の電流源２１とレーザダイオード２４のアノード側との間に設けられ第１の電圧パルス信号により駆動される第１のスイッチ手段としてのＮＭＯＳトランジスタ２２と、第２の電流源２１と第１のスイッチ手段としてのＮＭＯＳトランジスタ２２との接続点であるノードＮ１と擬似負荷２５との間に設けられ第１の電圧パルス信号とは逆相の第２の電圧パルス信号により駆動される第２のスイッチ手段としてのＮＭＯＳトランジスタ２３とを有している。
【００３３】
電流源２０、２１の一端は電源電圧Ｖddの電源ラインに接続され、電流源２０の出力端はレーザダイオード２４のアノードに接続されている。ＮＭＯＳトランジスタ２２、２３のドレインは電流源２１の出力端に接続され、ＮＭＯＳトランジスタ２２のソースはレーザダイオード２４のアノードに接続されている。
また、ＮＭＯＳトランジスタ２３のソースは擬似負荷２５を介して接地されている。なお、電流源２０の出力電流は１００ｍＡであり、電流源２１の出力電流は５０ｍＡである。ノードOUT１はＮＭＯＳトランジスタ２２とレーザダイオード２４と接続点、ノードOUT２はＮＭＯＳトランジスタ２３と擬似負荷２５との接続点である。
【００３４】
上記構成において、図４（Ａ）、（Ｂ）に示すように、ＮＭＯＳトランジスタ２２のゲートに第１の電圧パルス信号ＳＷ１が、またＮＭＯＳトランジスタ２３のゲートに第１の電圧パルス信号ＳＷ１と逆相の第２の電圧パルス信号ＳＷ１’が入力されると、ＮＭＯＳトランジスタ２２、２３は第１の電圧パルス信号ＳＷ１、第２の電圧パルス信号ＳＷ１’により交互に、すなわち相補的にスイッチングされる。レーザダイオード２４には常時、電流源２０より１００ｍＡの電流が供給されるために、この電流がオフセット電流となる。このオフセット電流に、ＮＭＯＳトランジスタ２２のスイッチングによりＮＭＯＳトランジスタ２２がオンとなる期間のみ電流源２１から５０ｍＡの出力電流が重畳された電流Ｉ１（図４（Ｃ））がレーザダイオード２４に供給される。
【００３５】
本実施の形態において、ＮＭＯＳトランジスタ２２、２３のうちのいずれか一方は、必ずオン状態となるように駆動されるので、ノードＮ１には常に５０ｍＡの定電流が流れ、ノードＮ１における電位は変動しない。
このように、本発明の第２実施の形態に係るレーザダイオード駆動回路によれば、電流源２１（第２の電流源）とＮＭＯＳトランジスタ２２（第１のスイッチ手段）との接続点であるノードＮ１には常に一定電流が流れるためにノードＮ１における電位は変動せず、電流源２０（第１の電流源）により供給される１００ｍＡのオフセット電流のレベルに電流源２１により供給される５０ｍＡの電流をＮＭＯＳトランジスタ２２によりスイッチングすることにより得られる電流パルスを重畳した高速のパルス電流をレーザダイオードに供給することができる。
【００３６】
次に、本発明の第３の実施の形態に係るレーザダイオード駆動回路の構成を図５に示す。同図において、本実施の形態に係るレーザダイオード駆動回路は、カソード側が接地されたレーザダイオード３７のアノード側と接続されレーザダイオード３７にオフセット電流を供給する第１の電流源としての電流源３０と、上記オフセット電流に重畳する電流を供給する２以上の（本実施の形態では２つの）第２の電流源としての電流源３１、３２とを有している。
【００３７】
また、電流源３１、３２の各々の出力端とレーザダイオード３７のアノード側との間に第１のスイッチ手段としてのＮＭＯＳトランジスタ３３、３５が接続され、、電流源３１、３２の各々の出力端と前記第１のスイッチ手段としてのＮＭＯＳトランジスタ３３、３５との接続点Ｎ１、Ｎ２と擬似負荷３８との間にそれぞれ、第２のスイッチ手段としてのＮＭＯＳトランジスタ３４、３６とが接続されている。
電流源３０、３１、３２の一端は電源電圧Ｖddの電源ラインに接続され、電流源３１、３２の出力端はそれぞれ、ＮＭＯＳトランジスタ３３、３５のドレインに接続され、ＮＭＯＳトランジスタ３３、３５のソースはレーザダイオード３７のアノードに接続されている。
【００３８】
また、電流源３０、３１、３２の出力端はＮＭＯＳトランジスタ３４、３６のドレインに接続され、ＮＭＯＳトランジスタ３４、３６のソースは擬似負荷３８を介して接地されている。本実施の形態では、電流源３０の出力電流は１００ｍＡ、電流源３１の出力電流は５０ｍＡ、電流源３２の出力電流は１００ｍＡである。なお、擬似負荷３８は、レーザダイオード３７と略、等しい直流抵抗を有している。
ＮＭＯＳトランジスタ３３、３４のゲートには相互に逆相の電圧パルス信号ＳＷ１、ＳＷ１’が印加され、またＮＭＯＳトランジスタ３５、３６のゲートには相互に逆相の電圧パルス信号ＳＷ２、ＳＷ２’が印加されるようになっている。
【００３９】
上記構成において、図６の下方に示すように時系列的に各区間Ｔ１〜Ｔ４で電圧パルス信号ＳＷ１、ＳＷ２を動作させるものとする。ここで、「ＳＷ１がＯＦＦ」とはＮＭＯＳトランジスタ３３をオフさせるローレベルの信号ＳＷ１がゲートに入力されることを、「ＳＷ１がＯＮ」とはＮＭＯＳトランジスタ３３をオンさせるハイレベルの信号ＳＷ１がゲートに入力されることを、「ＳＷ１がＯＮ／ＯＦＦ」とはＮＭＯＳトランジスタ３３をオン／オフさせるようにハイレベルの信号とローレベルの信号が交互にゲートに印加されるように電圧パルス信号ＳＷ１が供給されることを、それぞれ意味している。ＮＭＯＳトランジスタ３５を駆動する信号ＳＷ２についても同様である。
【００４０】
図６に示すように、期間Ｔ１では信号ＳＷ１、ＳＷ２としてローレベルの信号がＮＭＯＳトランジスタ３３、３５のゲートに入力され、この時ＮＭＯＳトランジスタ３４、３６のゲートに入力される信号ＳＷ１’、ＳＷ２’はハイレベルとなる。この結果、ＮＭＯＳトランジスタ３３、３５はオフ状態、ＮＭＯＳトランジスタ３４、３６はオン状態となるため期間Ｔ１では電流源３１、３２の出力電流はノードOUT２を通り、擬似負荷３８に流入する。したがって、レーザダイオード３７には電流源３０の出力電流１００ｍＡのオフセット電流のみが駆動電流Ｉ１として供給される。
【００４１】
次いで、期間Ｔ２では信号ＳＷ１がＯＮ／ＯＦＦ、信号ＳＷ２がＯＦＦとなる、すなわち、ＮＭＯＳトランジスタ３３、３４が相補的に交互にスイッチングされると共に、ＮＭＯＳトランジスタ３５はオフ状態となり、かつＮＭＯＳトランジスタ３６がオン状態となる。この結果、電流源３２の出力電流（１００ｍＡ）は擬似負荷３８に流れ、レーザダイオード３７には電流源３０から出力される１００ｍＡのオフセット電流に、電流源３１の出力電流をＮＭＯＳトランジスタ３３、３４のスイッチングにより得られる振幅が５０ｍＡのパルス電流を重畳した駆動電流Ｉ１がレーザダイオード３７に供給される。
【００４２】
更に、期間Ｔ３では、信号ＳＷ１がＯＮ、信号ＳＷ２がＯＮ／ＯＦＦとなる、すなわち、ＮＭＯＳトランジスタ３３がオン状態、ＮＭＯＳトランジスタ３４がオフ状態となり、かつＮＭＯＳトランジスタ３５，３６が相補的に交互にスイッチングされる状態となる。この結果、電流源３０、３１の出力電流がレーザダイオード３７に１５０ｍＡのオフセット電流として供給され、このオフセット電流に、電流源３２の出力電流をＮＭＯＳトランジスタ３５、３６のスイッチングにより得られる振幅が１００ｍＡのパルス電流を重畳した駆動電流Ｉ１がレーザダイオード３７に供給される。
【００４３】
次に、期間Ｔ４では、信号ＳＷ１がＯＦＦ、信号ＳＷ２がＯＮ／ＯＦＦとなる、すなわち、ＮＭＯＳトランジスタ３３がオフ状態、ＮＭＯＳトランジスタ３４がオン状態となり、かつＮＭＯＳトランジスタ３５，３６が相補的に交互にスイッチングされる状態となる。この結果、電流源３０の出力電流がレーザダイオード３７に１００ｍＡのオフセット電流として供給され、このオフセット電流に、電流源３２の出力電流をＮＭＯＳトランジスタ３５、３６のスイッチングにより得られる振幅が１００ｍＡのパルス電流を重畳した駆動電流Ｉ１がレーザダイオード３７に供給される。
【００４４】
本実施の形態に係るレーザダイオード駆動回路では、電流源３１、３２の出力端におけるノードＮ１、Ｎ２にはそれぞれ常に、定電流が流れているので各ノードＮ１、Ｎ２における電位に変動はなく、それ故、ＮＭＯＳトランジスタ３３、３４、またはＮＭＯＳトランジスタ３５、３６を相補的にスイッチングすることにより高速のパルス電流をレーザダイオード３７のアノードが接続されるノードOUT１に供給することができる。
【００４５】
このように本実施の形態に係るレーザダイオード駆動回路によれば、レーザダイオード３７に供給する駆動電流が、少なくとも第１の電流源としての電流源３０により供給されるオフセット電流のレベルを基準としてパルス電流信号を重畳し、かつ該パルス電流信号の振幅が可変となるように２以上の第２の電流源としての電流源３１、３２の各々の出力端に接続されるＮＭＯＳトランジスタ３３〜３６を駆動制御するようにしたので、オフセット電流に振幅が可変で高速のパルス電流を重畳した駆動電流をレーザダイオードに供給することができる。
【００４６】
更に、本実施の形態に係るレーザダイオード駆動回路によれば、レーザダイオードに供給する電流が、第１の電流源としての電流源３０により供給される第１のオフセット電流のレベルに更に、第２のオフセット電流を重畳し、該重畳により加算されたオフセット電流のレベルを基準にしてパルス電流信号を重畳するように２以上の第２の電流源としての電流源３１、３２の各々の出力端に接続される第１、第２のスイッチ手段としてのＮＭＯＳトランジスタ３３〜３６を駆動制御するようにしたので、レーザダイオードに供給する電流を、オフセット電流のレベルを可変にし、かつこのオフセット電流に高速のパルス電流信号を重畳するように制御することができる。
【００４７】
次に、本発明の第３の実施の形態に係るレーザダイオード駆動回路をＣＤ―ＲＷ（ＣＤ−Rewritable）等の記録／再生装置に適用した具体的回路の構成例を図７に示す。同図においてこのレーザダイオード駆動回路は、カソード側が接地されたレーザダイオード５２のアノード側とＮＭＯＳトランジスタ５０を介して接続され、かつ擬似負荷５３とＮＭＯＳトランジスタ５１を介して接続され、通常はレーザダイオード５２にオフセット電流を供給する電流源４０と、オフセット電流に重畳する電流を供給する複数の電流源４１、４２、４３とを有している。
【００４８】
複数の電流源４１〜４３の各々の出力端とレーザダイオード５２のアノードとの間に、第１のスイッチ手段としてのＮＭＯＳトランジスタ４４、４６、４８がそれぞれ、接続されており、電流源４１〜４３の各々の出力端とＮＭＯＳトランジスタ４４、４６、４８との接続点であるノードＮ１〜Ｎ３と擬似負荷５３との間にそれぞれ、第２のスイッチ手段としてのＮＭＯＳトランジスタ４５、４７、４９が接続されている。電流源４０、４１，４２、４３の出力電流源はそれぞれ、１００ｍＡ、２００ｍＡ、５０ｍＡ、５０ｍＡである。
【００４９】
図７に示すレーザダイオード駆動回路では、データの書込み、読み出し、消去の各動作において、レーザダイオード５２に供給する電流のうち、オフセット電流、あるいはこのオフセット電流に重畳するパルス電流の振幅は異なるため、各動作に適合するように各ＮＭＯＳトランジスタ４４〜５１を制御する電圧パルス信号ＳＷ１〜ＳＷ４及びその反転信号ＳＷ１’〜ＳＷ４’が各ＮＭＯＳトランジスタ５０のゲートに供給される。
【００５０】
以下、図７に示すレーザダイオード駆動回路の動作を図８に示すタイミングチャートに基づいて説明する。図８において、下方に示すようにデータの読み出しが行われる期間Ｔ11では、ＮＭＯＳトランジスタ４４のゲートに供給される電圧パルス信号ＳＷ１はＯＦＦ、すなわちローレベルに固定され、電圧パルス信号ＳＷ２はＯＮ／ＯＦＦ、すなわちＮＭＯＳトランジスタ４６をオン／オフさせるようにハイレベルの信号とローレベルの信号が交互にゲートに印加されるようにＮＭＯＳトランジスタ４６に供給される。さらに、電圧パルス信号ＳＷ３はＯＦＦ、すなわちローレベルに固定され、電圧パルス信号ＳＷ３はＯＮ、すなわち、ハイレベルに固定される。さらに、信号ＳＷ４はオン状態となる。
【００５１】
この結果、期間Ｔ11では、ＮＭＯＳトランジスタ４４、４８、５１がオフ状態、ＮＭＯＳトランジスタ４５、４９、５０がオン状態にそれぞれ固定され、ＮＭＯＳトランジスタ４６、４７が交互に相補的にオン／オフ状態となる。したがって、レーザダイオード５２には、電流源４０の出力電流（１００ｍＡ）がオフセット電流として供給され、電流源４１、４３の出力電流は擬似負荷５３に流れ込む。
また、これと同時に電流源４２の出力電流（５０ｍＡ）は、ＮＭＯＳトランジスタ４６，４７が相補的にスイッチングされるために、このスイッチングにより得られる振幅５０ｍＡのパルス電流がレーザダイオード５２に供給される。したがって、レーザダイオード５２には、１００ｍＡのオフセット電流に振幅５０ｍＡのパルス電流が重畳された駆動電流Ｉ１がレーザダイオード５２に供給されることとなる。
【００５２】
次に、データの消去が行われる期間Ｔ12では、電圧パルス信号ＳＷ１はＯＮ、すなわちハイレベルに固定され、電圧パルス信号ＳＷ２、ＳＷ４はＯＦＦ、すなわちローレベルに固定され、電圧パルス信号ＳＷ３は、ＯＮ／ＯＦＦ、すなわちＮＭＯＳトランジスタ４８をオン／オフさせるようにハイレベルの信号とローレベルの信号が交互にゲートに印加されるようにＮＭＯＳトランジスタ４８に供給される。この結果、期間Ｔ12では、ＮＭＯＳトランジスタ４４、４７、５１がオン状態、ＮＭＯＳトランジスタ４５、４６、５０がオフ状態にそれぞれ固定され、ＮＭＯＳトランジスタ４８、４９が交互に相補的にオン／オフ状態となる。
【００５３】
したがって、レーザダイオード５２には、電流源４１の出力電流（２００ｍＡ）がオフセット電流として供給され、電流源４０、４２の出力電流は擬似負荷５３に流れ込む。
また、これと同時に電流源４３の出力電流（５０ｍＡ）は、ＮＭＯＳトランジスタ４８，４９が相補的にスイッチングされるために、このスイッチングにより得られる振幅５０ｍＡのパルス電流がレーザダイオード５２に供給される。したがって、レーザダイオード５２には、２００ｍＡのオフセット電流に振幅５０ｍＡのパルス電流が重畳された駆動電流Ｉ１がレーザダイオード５２に供給されることとなる。
【００５４】
更に、データの書込みが行われる期間Ｔ13では、電圧パルス信号ＳＷ１がＯＮ／ＯＦＦ、すなわちＮＭＯＳトランジスタ４４をオン／オフし、ハイレベルの信号とローレベルの信号が交互にゲートに印加されるようにＮＭＯＳトランジスタ４８に供給される。また、電圧パルス信号ＳＷ２、ＳＷ３はＯＦＦ、すなわちローレベルに固定され、電圧パルス信号ＳＷ４はＯＮ、すなわちハイレベルに固定される。この結果、期間Ｔ13では、ＮＭＯＳトランジスタ４７、４９、５０がオン状態、ＮＭＯＳトランジスタ４６、４８、５１がオフ状態にそれぞれ固定され、ＮＭＯＳトランジスタ４４、４５が交互に相補的にオン／オフ状態となる。
【００５５】
したがって、レーザダイオード５２には、電流源４０の出力電流（１００ｍＡ）がオフセット電流として供給され、電流源４２、４３の出力電流は擬似負荷５３に流れ込む。
また、これと同時に電流源４１の出力電流（２００ｍＡ）は、ＮＭＯＳトランジスタ４４，４５が相補的にスイッチングされるために、このスイッチングにより得られる振幅２００ｍＡのパルス電流がレーザダイオード５２に供給される。したがって、レーザダイオード５２には、１００ｍＡのオフセット電流に振幅２００ｍＡのパルス電流が重畳された駆動電流Ｉ１がレーザダイオード５２に供給されることとなる。
上記各動作において、ノードＮ１〜Ｎ４には常に、定電流が流れるので、これらのノードにおける電圧変動はなく、既述した第３の実施の形態と同様に高速のパルス電流をレーザダイオード５２に供給することができる。
【００５６】
次に、本発明の第４の実施の形態に係るレーザダイオード駆動回路の構成を図９に示す。同図において、本実施の形態に係るレーザダイオード駆動回路は、カソード側が接地されたレーザダイオード６２のアノード側と接続されレーザダイオード６２にオフセット電流を供給する第１の電流源としての電流源６０と、電流源６０とは出力電流値が異なる電流を供給する第２の電流としての電流源６１と、電流源６１の出力電流を吸い込む第１のトランジスタとしてのＮＭＯＳトランジスタ６３とＮＭＯＳトランジスタ６３により駆動される第２のトランジスタとしてのＮＭＯＳトランジスタ６４とを有するカレントミラー回路と、ＮＭＯＳトランジスタ６４と、電流源６０の出力端とレーザダイオード６２のアノードとの接続点であるノードOUT１との間に設けられたスイッチ手段としてのＮＭＯＳトランジスタ６５とを有している。
【００５７】
電流源６０、６１の出力電流は、それぞれ１００ｍＡ、５０ｍＡであり、ＮＭＯＳトランジスタ６３、６４のチャネル幅は等しいものとする。また、ＮＭＯＳトランジスタ６５は、図１０（Ａ）に示す電圧パルス信号ＳＷ１によりスイッチング制御される。
上記構成において、図１０（Ａ）に示す電圧パルス信号ＳＷ１がローレベルの期間ではＮＭＯＳトランジスタ６５はオフ状態にあり、レーザダイオード６２には、電流源６０の出力電流（１００ｍＡ）のすべてが駆動電流Ｉ１として供給される。
【００５８】
一方、電圧パルス信号ＳＷ１がハイレベルの期間では、ＮＭＯＳトランジスタ６５はオン状態となる。このときＮＭＯＳトランジスタ６３には電流源６１より定電流Ｉ３（５０ｍＡ）が供給され、吸い込まれる。ＮＭＯＳトランジスタ６３、６４のチャネル幅は等しいのでＮＭＯＳトランジスタ６４にも５０ｍＡの電流Ｉ２が電流源６０よりＮＭＯＳトランジスタ６５を介して流れ込む。この結果、ＮＭＯＳトランジスタ６５がオン状態の期間では、レーザダイオード６２には電流源６０より５０ｍＡの電流が駆動電流Ｉ１として供給されることとなる。したがって、ＮＭＯＳトランジスタ６５の電圧パルス信号ＳＷ１によるスイッチング動作に応じてレーザダイオード６２には図１０（Ｂ）に示すような駆動電流Ｉ１が供給される。
【００５９】
本実施の形態に係るレーザダイオード駆動回路によれば、ノードOUT１には常に１００ｍＡの定電流が流れるので、ノードOUT１における電圧変動は生じず、また、ＮＭＯＳトランジスタ６３、６４より構成されるカレントミラー回路の応答が速いので、第１の電流源としての電流源６０より供給されるオフセット電流（１００ｍＡ）を基準としてＮＭＯＳトランジスタ６５をスイッチングすることにより電流源６０の出力電流から所定の電流量（５０ｍＡ）を断続的にカレントミラー回路側に分流することにより得られる高速のパルス電流をレーザダイオードに供給することができる。
【００６０】
次に、本発明の第５の実施の形態に係るレーザダイオード駆動回路の構成を図１１に示す。同図において、本実施の形態に係るレーザダイオード駆動回路は、カソード側が接地されたレーザダイオード７２のアノード側と接続されレーザダイオード７２にオフセット電流を供給する第１の電流源としての電流源７０と、第１の電流源とは出力電流値が異なる電流を供給する第２の電流源としての電流源７１と、電流源７１の出力電流を吸い込む第１のトランジスタとしてのＮＭＯＳトランジスタ７３と、ＮＭＯＳトランジスタ７３により駆動される第２のトランジスタとしてのＮＭＯＳトランジスタ７４とを有するカレントミラー回路と、電流源７１の出力端とＮＭＯＳトランジスタ７３との間に設けられた第１のスイッチ手段としてＰＭＯＳトランジスタ７５と、電流源７１の出力端とＮＭＯＳトランジスタ７４との間に設けられた第２のスイッチ手段としてのＰＭＯＳトランジスタ７６とを有している。
【００６１】
電流源７０、７１の出力電流は、それぞれ１００ｍＡ、５０ｍＡであり、ＮＭＯＳトランジスタ７３、７４のチャネル幅は等しいものとする。
また、電流源７０の出力端は、第２のスイッチ手段としてのＰＭＯＳトランジスタ７６と、ＮＭＯＳトランジスタ７４との接続点であるノードＮ３に接続されており、第１、第２のスイッチ手段としてのＰＭＯＳトランジスタ７６、７５が相補的にスイッチング動作するように図１２（Ａ），（Ｂ）に示す電圧パルス信号ＳＷ１、ＳＷ１’により駆動制御される。
【００６２】
上記構成において、図１２（Ａ）、（Ｂ）に示す電圧パルス信号ＳＷ１、ＳＷ１’によりＰＭＯＳトランジスタ７６、７５を駆動すると、図１２（Ａ）に示す電圧パルス信号ＳＷ１がローレベルの期間ではＰＭＯＳトランジスタ７６はオン状態にあり、このとき電圧パルス信号ＳＷ１’はハイレベルとなるためにＰＭＯＳトランジスタ７５はオフ状態となる。この結果、ＮＭＯＳトランジスタ７３、７４もオフ状態となる。したがって、レーザダイオード７２には電流源７０より常時、１００ｍＡの電流が供給され、かつ電流源７１よりＰＭＯＳトランジスタ７６を介してレーザダイオード７２に５０ｍＡの電流Ｉ２が供給されるので（図１２（Ｄ））、結局電圧パルス信号ＳＷ１がローレベルの期間ではレーザダイオード７２に１５０ｍＡの駆動電流Ｉ１が供給される（図１２（Ｃ））。
【００６３】
一方、図１２（Ａ）に示す電圧パルス信号ＳＷ１がハイレベルの期間ではＰＭＯＳトランジスタ７６はオフ状態にあり、このとき電圧パルス信号ＳＷ１’はローレベルとなるためにＰＭＯＳトランジスタ７５はオン状態となる。このためにＮＭＯＳトランジスタ７３、７４は飽和領域で動作する。この結果、電流源７１よりＰＭＯＳトランジスタ７５を介してＮＭＯＳトランジスタ７３に５０ｍＡの電流Ｉ4が吸い込まれ（図１２（Ｆ））、これと同時に、ＮＭＯＳトランジスタ７３、７４のチャネル幅は等しいために電流源７０よりＮＭＯＳトランジスタ７４に電流Ｉ4と同じ５０ｍＡの電流Ｉ3が流れ込む（図１２（Ｅ））。
【００６４】
したがって、電流源７０の出力電流１００ｍＡのうち５０ｍＡの電流Ｉ3がカレントミラー回路側に分流するので、レーザダイオード７２には５０ｍＡの駆動電流Ｉ1が供給されることとなる。
このように、本実施の形態に係るレーザダイオード駆動回路によれば、レーザダイオード７２に対し第１の電流源としての電流源７０によりオフセット電流を常時、供給し、第１、第２のスイッチ手段としてのＰＭＯＳトランジスタ７５，７６及びカレントミラー回路の動作により上記オフセット電流に第２の電流源としての電流源７１から出力される電流を重畳し、または上記オフセット電流から電流源７１から出力される電流の電流値に等しい電流をカレントミラー回路側に分流させるようにしたので、高速のパルス電流をレーザダイオードに供給することができると共に、レーザダイオードに供給する電流を、中心の電流値を固定した状態で振幅を変化させることができる。したがって、レーザダイオード駆動回路の設計及び調整が容易になるという効果もある。
【００６５】
次に、本発明の第６の実施の形態に係るレーザダイオード駆動回路の構成を図１３に示す。同図において、本実施の形態に係るレーザダイオード駆動回路が図１１に示した第５の実施の形態に係るレーザダイオード駆動回路と構成上、異なるのは、レーザダイオード７２に供給する電流を第１の電流源としての電流源７０から出力されるオフセット電流のみに制限する際に、第２の電流源としての電流源７１の出力端と、第１のスイッチ手段としてのＰＭＯＳトランジスタ７５及び第２のスイッチ手段としてのＰＭＯＳトランジスタ７６との間に設けられ該ＰＭＯＳトランジスタ７５、７６への電流供給を遮断する第３のスイッチ手段としてのＰＭＯＳトランジスタ８０と、カレントミラー回路を構成する第１、第２のトランジスタとしてのＮＭＯＳトランジスタ７３、７４を強制的にオフ状態にする第４のスイッチ手段としてのＮＭＯＳトランジスタ８１とを付加した点であり、その他の構成は同一であるので、同一の要素には同一の符号を付して重複する説明は省略する。
【００６６】
なお、ＰＭＯＳトランジスタ８０、ＮＭＯＳトランジスタ８１の各ゲートには通常動作時には、ローレベルとなり、ＮＭＯＳトランジスタ７３、７４で構成されるカレントミラー回路及び第１、第２のスイッチ手段としてのＰＭＯＳトランジスタ７５、７６の動作の影響を断つ際にハイレベルとなる同一の制御信号ＳＷ３が入力されるようになっている。
【００６７】
上記構成において、通常動作時には、すなわち制御信号ＳＷ３がローレベルの期間では、ＰＭＯＳトランジスタ８０はオン状態、ＮＭＯＳトランジスタ８１はオフ状態となり、この場合には図１１に示す回路構成と同一になり、図１２に示すように電圧パルス信号ＳＷ１、ＳＷ１’によりＰＭＯＳトランジスタ７５、７６が相補的にスイッチング動作することによりレーザダイオード７２には、中心となる１００ｍＡの電流値を固定した状態で５０ｍＡの振幅で増減する駆動電流Ｉ1が供給されることとなる。
【００６８】
一方、制御信号ＳＷ３がハイレベルの期間では、ＰＭＯＳトランジスタ８０はオフ状態、ＮＭＯＳトランジスタ８１はオン状態となる。この結果、ＮＭＯＳトランジスタ７３、７４、ＰＭＯＳトランジスタ７５、７６はオフ状態となり、電流源７１からレーザダイオード７２側に流れ込む電流Ｉ2、電流源７１からＮＭＯＳトランジスタ７３に流れ込む電流Ｉ4、電流源７０からＮＭＯＳトランジスタ７４に流れ込む電流Ｉ3は零となる。
【００６９】
このように制御信号ＳＷ３がハイレベルの期間では、ＮＭＯＳトランジスタ７３、７４で構成されるカレントミラー回路及び相補的にスイッチング動作する第１、第２のスイッチ手段としてのＰＭＯＳトランジスタ７５、７６の動作の影響を断つことができ、このとき、レーザダイオード７２には電流源７０より１００ｍＡの駆動電流が供給される。この場合にＮＭＯＳトランジスタ８１をオン状態とすることによりカレントミラー回路を構成するＮＭＯＳトランジスタ７３、７４を高速にオン状態からオフ状態に遷移させることはできるが、ＰＭＯＳトランジスタ８０がオフ状態になることによりＰＭＯＳトランジスタ８０のソース側電位が電源電圧Ｖddになるので、再度、通常動作に移行させる際に高速応答することができない。
【００７０】
本実施の形態に係るレーザダイオード駆動回路によれば、レーザダイオード７２に供給する電流を電流源７０から出力されるオフセット電流のみに制限する際に、電流源７１の出力端と、ＰＭＯＳトランジスタ７５及びＰＭＯＳトランジスタ７６との間に設けられ該ＰＭＯＳトランジスタ７５、７６への電流供給を遮断する第３のスイッチ手段としてのＰＭＯＳトランジスタ８０と、カレントミラー回路を構成するＮＭＯＳトランジスタ７３、７４を強制的にオフ状態にする第４のスイッチ手段としてのＮＭＯＳトランジスタ８１とを付加するようにしたので、第５の実施の形態により得られる効果に加えてレーザダイオード７２に供給する電流を第１の電流源から出力されるオフセット電流に制限する際にカレントミラー回路の影響を高速に断つことができる。
【００７１】
次に、本発明の第７の実施の形態に係るレーザダイオード駆動回路の構成を図１４に示す。同図において、本実施の形態に係るレーザダイオード駆動回路が図１１に示した第６の実施の形態に係るレーザダイオード駆動回路と構成上、異なるのは、第３のスイッチ手段としてのＰＭＯＳトランジスタ８０を除去し、第２の電流源としての電流源７１の出力端と擬似負荷９１との間に接続される第５のスイッチ手段としてのＰＭＯＳトランジスタ９０を設け、レーザダイオード７２に供給する電流を電流源７０（第１の電流源）から出力されるオフセット電流のみに制限する際にＰＭＯＳトランジスタ９０をオン状態とし、電流源７１（第２の電流源）の出力電流を擬似負荷９１に流出させるようにした点であり、その他の構成、動作は図１３示した第６の実施の形態に係るレーザダイオード駆動回路と同様であるので、重複する説明は省略する。
【００７２】
上記構成において、電圧パルス信号ＳＷ１、ＳＷ１’によりＰＭＯＳトランジスタ７５、７６が相補的にスイッチング動作する通常動作時には、ＮＭＯＳトランジスタ８１のゲートに入力される制御信号ＳＷ３はローレベルであり、ＰＭＯＳトランジスタ９０のゲートに入力される制御信号ＳＷ４はハイレベルとなる（図１５（Ａ）、（Ｂ））。この状態下では図１５（Ｃ）に示すようにレーザダイオード７２には中心となる１００ｍＡの電流値を固定した状態で５０ｍＡの振幅で増減する駆動電流Ｉ1が供給される。
【００７３】
その後、時刻ｔｎで制御信号ＳＷ４がハイレベルからローレベルに、制御信号ＳＷ３がローレベルからハイレベルに変化すると共に、ＰＭＯＳトランジスタ７５、７６のゲートに入力されていた電圧パルス信号ＳＷ１’、ＳＷ１がハイレベルの電位に固定されると、電流源７１の出力電流はＰＭＯＳトランジスタ９０を介して擬似負荷９１にバイパスするように流出し、かつＰＭＯＳトランジスタ７５、７６、ＮＭＯＳトランジスタ７３、７４はオフ状態となる。この結果、スイッチング手段としてのＰＭＯＳトランジスタ７５、７６及び、ＮＭＯＳトランジスタ７３、７４により構成されるカレントミラー回路の動作の影響を高速に断つことができる。
【００７４】
また、第２の電流源としての電流源７１の出力端と、ＰＭＯＳトランジスタ７５、７６、９０のソースとの接続点であるノードＮ１には常に、５０ｍＡの定電流が流れているので、ノードＮ１における電圧変動は生じない。
したがって、本実施の形態に係るレーザダイオード駆動回路によれば、レーザダイオードに供給する電流を第１の電流源としての電流源７０から出力されるオフセット電流のみに制限する動作状態から、第１、第２のスイッチ手段としてのＰＭＯＳトランジスタ７５、７６及びカレントミラー回路を構成するＮＭＯＳトランジスタ７３、７４の動作により上記オフセット電流に第２の電流源としての電流源７１から出力される電流を重畳し、または上記オフセット電流から電流源７１から出力される電流の電流値に等しい電流をカレントミラー回路側に分流させることによりパルス電流を発生する動作状態に遷移する際に高速に応答することができる。
【００７５】
【発明の効果】
以上に説明したように、請求項１に記載の発明によれば、カソード側が接地されたレーザダイオードのアノード側と接続され該レーザダイオードにオフセット電流を供給する第１の電流源と、前記オフセット電流に重畳する電流を供給する第２の電流源と、前記第２の電流源と前記レーザダイオードのアノード側との間に設けられ第１の電圧パルス信号により駆動される第１のスイッチ手段と、前記第２の電流源と前記第１のスイッチ手段との接続点と擬似負荷との間に設けられ前記第１の電圧パルス信号とは逆相の第２の電圧パルス信号により駆動される第２のスイッチ手段とを有し、前記第１のスイッチ手段と第２のスイッチ手段は相補的にスイッチング動作するようにしたので、第２の電流源と前記第１のスイッチ手段との接続点には常に一定電流が流れるために前記第２の電流源と第１のスイッチ手段との接続点における電位は変動せず、第１の電流源により供給されるオフセット電流のレベルに第２の電流源により供給される電流を第１のスイッチ手段によりスイッチングすることにより得られる電流パルスを重畳した高速のパルス電流をレーザダイオードに供給することができる。
【００７７】
請求項２に記載の発明によれば、カソード側が接地されたレーザダイオードのアノード側と接続され該レーザダイオードにオフセット電流を供給する第１の電流源と、前記オフセット電流に重畳する電流を供給する２以上の第２の電流源とを有し、前記２以上の第２の電流源の各々の出力端と、前記レーザダイオードのアノード側との間に第１のスイッチ手段が各々接続され、前記２以上の第２の電流源の各々の出力端と前記第１のスイッチ手段との接続点と、擬似負荷との間に第２のスイッチ手段が各々接続され、前記レーザダイオードに供給する電流が、少なくとも前記オフセット電流のレベルを基準としてパルス電流信号を重畳し、かつ該パルス電流信号の振幅が可変となるように前記２以上の第２の電流源の各々の出力端に接続される第１、第２のスイッチ手段を駆動制御するようにしたので、前記２以上の第２の電流源の各々の出力端と前記第１、第２のスイッチ手段との接続点である各ノードには常に定電流が流れるために電圧変動がなく、それ故レーザダイオードに供給する電流を、少なくとも前記オフセット電流のレベルを基準としてパルス電流信号を重畳し、かつ該パルス電流信号の振幅が可変となるように制御することができる。
【００７８】
請求項３に記載の発明によれば、請求項３に記載のレーザダイオード駆動回路において、前記レーザダイオードに供給する電流が、前記オフセット電流のレベルに更に、前記２以上の第２の電流源のうちのいずれかにより１または複数のオフセット電流を重畳し、該重畳により加算されたオフセット電流のレベルを基準にしてパルス電流信号を重畳するように前記２以上の第２の電流源の各々の出力端に接続される第１、第２のスイッチ手段を駆動制御するようにしたので、請求項２に記載の発明による効果に加えて、レーザダイオードに供給する電流を、オフセット電流を可変にし、かつこのオフセット電流にパルス電流信号を重畳するように制御することができる。
【００７９】
請求項４に記載の発明によれば、カソード側が接地されたレーザダイオードのアノード側と接続され該レーザダイオードにオフセット電流を供給する第１の電流源と、第１の電流源より出力電流値が小さい電流を供給する第２の電流源と、第２の電流源の出力電流を吸い込む第１のトランジスタと該第１のトランジスタにより駆動される第２のトランジスタとを有するカレントミラー回路と、前記第２のトランジスタと、前記第１の電流源の出力端と前記レーザダイオードのアノードとの接続点との間に設けられたスイッチ手段とを有するので、前記第１の電流源の出力端と前記レーザダイオードのアノードとの接続点には常に定電流が流れ、このノードにおける電位は変動せず、それ故前記第１の電流源により供給されるオフセット電流を基準としてスイッチ手段により第１の電流源の出力電流から所定の電流量を断続的にカレントミラー回路側に分流することにより得られる高速のパルス電流をレーザダイオードに供給することができる。
【００８０】
請求項５に記載の発明によれば、レーザダイオードに対し第１の電流源によりオフセット電流を常時、供給し、第１、第２のスイッチ手段及びカレントミラー回路の動作により上記オフセット電流に第２の電流源から出力される電流を重畳し、または上記オフセット電流から第２の電流源から出力される電流の電流値に等しい電流をカレントミラー回路側に分流させるようにしたので、高速のパルス電流をレーザダイオードに供給することができると共に、レーザダイオードに供給する電流を、中心の電流値を固定した状態で振幅を変化させることができる。
【００８１】
請求項６に記載の発明によれば、請求項５に記載のレーザダイオード駆動回路において、前記レーザダイオードに供給する電流を前記第１の電流源から出力されるオフセット電流のみに制限する際に、前記第２の電流源の出力端と、前記第１のスイッチ手段及び第２のスイッチ手段との間に設けられ該第１のスイッチ手段及び第２のスイッチ手段への電流供給を遮断する第３のスイッチ手段と、前記カレントミラー回路を構成する第１、第２のトランジスタを強制的にオフ状態にする第４のスイッチ手段とを設けたので、請求項５に記載された発明により得られる効果に加えて、レーザダイオードに供給する電流を第１の電流源から出力されるオフセット電流のみに制限する際にカレントミラー回路の動作の影響を高速に断つことができる。
【００８２】
請求項７に記載の発明によれば、請求項６に記載のレーザダイオード駆動回路において、前記第２の電流源の出力端と擬似負荷との間に接続される第４のスイッチ手段を有し、前記レーザダイオードに供給する電流を前記第１の電流源から出力されるオフセット電流のみに制限する際に前記第４のスイッチ手段をオン状態とし、前記第２の電流源の出力電流を前記擬似負荷に流出するようにしたので、前記第２の電流源と、前記第１及び第２のスイッチ手段との接続点には常に定電流が流れるので、この接続点における電位は変動せず、それ故レーザダイオードに供給する電流を第１の電流源から出力されるオフセット電流のみに制限する動作状態から、第１、第２のスイッチ手段及びカレントミラー回路の動作により上記オフセット電流に第２の電流源から出力される電流を重畳し、または上記オフセット電流から第２の電流源から出力される電流の電流値に等しい電流をカレントミラー回路側に分流させることによりパルス電流を発生する動作状態に移行する際に高速に応答することができる。
【００８３】
請求項８に記載の発明によれば、請求項１乃至７のいずれかに記載のレーザダイオード駆動回路において、前記各スイッチ手段及び前記各トランジスタはＭＯＳトランジスタで形成するようにしたので、ＣＭＯＳ半導体集積回路上に請求項１乃至７のいずれかに記載のレーザダイオード駆動回路を形成することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態に係るレーザダイオード駆動回路の構成を示す回路図。
【図２】 図１に示したレーザダイオード駆動回路の各部の動作状態を示すタイミングチャート。
【図３】 本発明の第２の実施の形態に係るレーザダイオード駆動回路の構成を示す回路図。
【図４】 図３に示したレーザダイオード駆動回路の各部の動作状態を示すタイミングチャート。
【図５】 本発明の第３の実施の形態に係るレーザダイオード駆動回路の構成を示す回路図。
【図６】 図５に示したレーザダイオード駆動回路におけるスイッチング素子の制御信号とレーザダイオードに供給される駆動電流の変化状態との関係を示すタイミングチャート。
【図７】 本発明の第３の実施の形態に係るレーザダイオード駆動回路の具体的構成例を示す回路図。
【図８】 図７に示したレーザダイオード駆動回路におけるスイッチング素子の制御信号とレーザダイオードに供給される電流の変化状態との関係を示すタイミングチャート。
【図９】 本発明の第４の実施の形態に係るレーザダイオード駆動回路の構成を示す回路図。
【図１０】 図９に示したレーザダイオード駆動回路におけるスイッチング素子の制御信号とレーザダイオードに供給される駆動電流の変化状態との関係を示すタイミングチャート。
【図１１】 本発明の第５の実施の形態に係るレーザダイオード駆動回路の構成を示す回路図。
【図１２】 図１１に示したレーザダイオード駆動回路の各部の動作状態を示すタイミングチャート。
【図１３】 本発明の第６の実施の形態に係るレーザダイオード駆動回路の構成を示す回路図。
【図１４】 本発明の第７の実施の形態に係るレーザダイオード駆動回路の構成を示す回路図。
【図１５】 図１４に示したレーザダイオード駆動回路における各スイッチング素子の動作状態とレーザダイオードに供給される駆動電流との関係を示すタイミングチャート。
【図１６】 従来のレーザダイオード駆動回路の主要部の構成例を示す回路図。
【図１７】 図１６に示したレーザダイオード駆動回路の各部の動作状態を示すタイミングチャート。
【図１８】 従来のレーザダイオード駆動回路の主要部の他の構成例を示す回路図。
【図１９】 図１８に示したレーザダイオード駆動回路の各部の動作状態を示すタイミングチャート。
【符号の説明】
１０、２０、２１、３０〜３２ 電流源
１１、１２、２２、２３、３３〜３６ ＮＭＯＳトランジスタ
１３、２４、３７ レーザダイオード
１４、２５、３８ 擬似負荷
【発明の属する技術分野】
本発明は、光通信、レーザプリンタ、ＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disc）等の記録／再生等に用いられる光源としてのレーザダイオードを駆動するレーザダイオード駆動回路に関する。
【０００２】
【従来の技術】
光通信、レーザプリンタ、ＣＤ、ＤＶＤ等の記録／再生等に用いられる光源としてレーザダイオードに用いる場合にレーザダイオードに流すパルス電流は数１０ｍＡ〜数１００ｍＡと大電流であり、しかも高速に（具体的には、１ｎsec以下の立ち上がり及び立ち下がり時間で）スイッチングする状態で使用される。従来のレーザダイオード駆動回路における主要部の構成例を図１６及び図１７に示す。図１６に示す従来のレーザダイオード駆動回路はレーザダイオードにスイッチング素子を介して電流源を接続し、スイッチング素子を駆動することにより、所望のパルス電流をレーザダイオードに供給するものである。
【０００３】
また、図１８に示す従来のレーザダイオード駆動回路は、第１の電流源をレーザダイオードのアノードに直接、接続し、かつ第１の電流源とレーザダイオードとの接続点にスイッチング素子を介して第１の出力電流値が異なる電流吸い込み用の第２の電流源及び擬似負荷の直列回路を接続してなり、スイッチング素子を駆動することにより、レーザダイオードにパルス電流を流すようにしたものである。
【０００４】
【発明が解決しようとする課題】
図１６及び図１８に示した従来のレーザダイオード駆動回路について具体的に説明する。図１６において、レーザダイオード駆動回路における主要部は、レーザダイオード１０２に１００ｍＡの電流を供給する電流源１００と、レーザダイオード１０２のアノードと電流源１００との間に設けられたスイッチング素子として機能するＮＭＯＳトランジスタ１０１とを有している。
【０００５】
上記構成において、ＮＭＯＳトランジスタ１０１のゲートには例えば、図１７（Ａ）に示すよう１００ＭHzのパルス電圧信号が入力され、ＮＭＯＳトランジスタ１０１はスイッチングされる。この結果、ノードOUT１にはパルス高が１００ｍＡの電流パルスが発生し、レーザダイオードに流れ込む（図１７（Ｂ））。
ところが、電流源１００とＮＭＯＳトランジスタ１０１との接続点であるノードＮ１における電位が、ＮＭＯＳトランジスタ１０１がオフ状態になった時点で電源電圧Ｖdd付近のレベルまで上昇してしまうために、次にＮＭＯＳトランジスタ１０１がオン状態になる際に、ノードＮ１における電位が、電源電圧Ｖdd付近のレベルから直ぐには低下しない（図１７（Ｃ））。この結果、ＮＭＯＳトランジスタ１０１のゲートに入力されるパルス電圧信号（図１７（Ａ））に対し、ノードOUT１に発生する電流パルスは図１７（Ｂ）に示すように高速に応答せず、パルス電流波形がなまってしまうという問題が有った。
【０００６】
また、図１８に示す従来のレーザダイオード駆動回路の主要部は、レーザダイオード２０１に１００ｍＡの電流を供給する第１の電流源２００と、第１の電流源２００とレーザダイオード２０１の接続点とドレインが接続されるスイッチング素子としてのＮＭＯＳトランジスタ２０２と、該ＮＭＯＳトランジスタ２０２のソースと接続され第１の出力電流値が異なる電流吸い込み用の第２の電流源２０３（出力電流は５０ｍＡ）と、該第２の電流源２０３と接続される擬似負荷２０４とを有している。
【０００７】
上記構成において、ＮＭＯＳトランジスタ２０２のゲートには例えば、図１９（Ａ）に示すように１００ＭHzのパルス電圧信号が入力され、ＮＭＯＳトランジスタ２０２はスイッチングされる。この結果、ＮＭＯＳトランジスタ２０２がオンの期間には第１の電流源２００から電流吸い込み用の第２の電流源２０３側に５０ｍＡの電流Ｉ2が流れ込み、この電流Ｉ2は擬似負荷２０４に流れる。これと同時にレーザダイオード２０１には第１の電流源２００から５０ｍＡの電流Ｉ1が流れる。
一方、ＮＭＯＳトランジスタ２０２がオフの期間には第２の電流源２０３側に流れる電流Ｉ2は０ｍＡとなり、第１の電流源２００からレーザダイオード２０１に流れる電流Ｉ1は１００ｍＡとなる（図１９（Ｂ）、（Ｃ））。
【０００８】
この場合にＮＭＯＳトランジスタ２０２がオン状態からオフ状態に変化すると、ノードOUT２の電位は接地電位（０Ｖ）になるので、再度ＮＭＯＳトランジスタ２０２がオン状態になるとき、直ぐに擬似負荷２０４に５０ｍＡの電流が流れない。このために、ＮＭＯＳトランジスタ２０２のゲートに入力されるパルス電圧信号（図１９（Ａ））に対し、レーザダイオード２０１に流れ込む電流Ｉ1は、高速応答できず、パルス電流波形がなまってしまうという問題が有った。
本発明はこのような事情に鑑みてなされたものであり、レーザダイオードに高速のパルス電流を供給することができるレーザダイオード駆動回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明は、カソード側が接地されたレーザダイオードのアノード側と接続され該レーザダイオードにオフセット電流を供給する第１の電流源と、前記オフセット電流に重畳する電流を供給する第２の電流源と、前記第２の電流源と前記レーザダイオードのアノード側との間に設けられ第１の電圧パルス信号により駆動される第１のスイッチ手段と、前記第２の電流源と前記第１のスイッチ手段との接続点と擬似負荷との間に設けられ前記第１の電圧パルス信号とは逆相の第２の電圧パルス信号により駆動される第２のスイッチ手段とを有し、前記第１のスイッチ手段と第２のスイッチ手段は相補的にスイッチング動作することを特徴とする。
【００１０】
請求項１に記載の発明によれば、カソード側が接地されたレーザダイオードのアノード側と接続され該レーザダイオードにオフセット電流を供給する第１の電流源と、前記オフセット電流に重畳する電流を供給する第２の電流源と、前記第２の電流源と前記レーザダイオードのアノード側との間に設けられ第１の電圧パルス信号により駆動される第１のスイッチ手段と、前記第２の電流源と前記第１のスイッチ手段との接続点と擬似負荷との間に設けられ前記第１の電圧パルス信号とは逆相の第２の電圧パルス信号により駆動される第２のスイッチ手段とを有し、前記第１のスイッチ手段と第２のスイッチ手段は相補的にスイッチング動作するようにしたので、第２の電流源と前記第１のスイッチ手段との接続点には常に一定電流が流れるために前記第２の電流源と第１のスイッチ手段との接続点における電位は変動せず、第１の電流源により供給されるオフセット電流のレベルに第２の電流源により供給される電流を第１のスイッチ手段によりスイッチングすることにより得られる電流パルスを重畳した高速のパルス電流をレーザダイオードに供給することができる。
【００１３】
また、請求項２に記載の発明は、カソード側が接地されたレーザダイオードのアノード側と接続され該レーザダイオードにオフセット電流を供給する第１の電流源と、前記オフセット電流に重畳する電流を供給する２以上の第２の電流源とを有し、前記２以上の第２の電流源の各々の出力端と、前記レーザダイオードのアノード側との間に第１のスイッチ手段が各々接続され、前記２以上の第２の電流源の各々の出力端と前記第１のスイッチ手段との接続点と、擬似負荷との間に第２のスイッチ手段が各々接続され、前記レーザダイオードに供給する電流が、少なくとも前記オフセット電流のレベルを基準としてパルス電流信号を重畳し、かつ該パルス電流信号の振幅が可変となるように前記２以上の第２の電流源の各々の出力端に接続される第１、第２のスイッチ手段を駆動制御することを特徴とする。
【００１４】
請求項２に記載の発明によれば、カソード側が接地されたレーザダイオードのアノード側と接続され該レーザダイオードにオフセット電流を供給する第１の電流源と、前記オフセット電流に重畳する電流を供給する２以上の第２の電流源とを有し、前記２以上の第２の電流源の各々の出力端と、前記レーザダイオードのアノード側との間に第１のスイッチ手段が各々接続され、前記２以上の第２の電流源の各々の出力端と前記第１のスイッチ手段との接続点と、擬似負荷との間に第２のスイッチ手段が各々接続され、前記レーザダイオードに供給する電流が、少なくとも前記オフセット電流のレベルを基準としてパルス電流信号を重畳し、かつ該パルス電流信号の振幅が可変となるように前記２以上の第２の電流源の各々の出力端に接続される第１、第２のスイッチ手段を駆動制御するようにしたので、前記２以上の第２の電流源の各々の出力端と前記第１、第２のスイッチ手段との接続点である各ノードには常に定電流が流れるために電圧変動がなく、それ故レーザダイオードに供給する電流を、少なくとも前記オフセット電流のレベルを基準としてパルス電流信号を重畳し、かつ該パルス電流信号の振幅が可変となるように制御することができる。
【００１５】
また、請求項３に記載の発明は、請求項２に記載のレーザダイオード駆動回路において、前記レーザダイオードに供給する電流が、前記オフセット電流のレベルに更に、前記２以上の第２の電流源のうちのいずれかにより１または複数のオフセット電流を重畳し、該重畳により加算されたオフセット電流のレベルを基準にしてパルス電流信号を重畳するように前記２以上の第２の電流源の各々の出力端に接続される第１、第２のスイッチ手段を駆動制御することを特徴とする
【００１６】
請求項３に記載の発明によれば、請求項２に記載のレーザダイオード駆動回路において、前記レーザダイオードに供給する電流が、前記オフセット電流のレベルに更に、前記２以上の第２の電流源のうちのいずれかにより１または複数のオフセット電流を重畳し、該重畳により加算されたオフセット電流のレベルを基準にしてパルス電流信号を重畳するように前記２以上の第２の電流源の各々の出力端に接続される第１、第２のスイッチ手段を駆動制御するようにしたので、請求項２に記載の発明による効果に加えて、レーザダイオードに供給する電流を、オフセット電流を可変にし、かつこのオフセット電流にパルス電流信号を重畳するように制御することができる。
【００１７】
また、請求項４に記載の発明は、カソード側が接地されたレーザダイオードのアノード側と接続され該レーザダイオードにオフセット電流を供給する第１の電流源と、第１の電流源より出力電流値が小さい電流を供給する第２の電流源と、第２の電流源の出力電流を吸い込む第１のトランジスタと該第１のトランジスタにより駆動される第２のトランジスタとを有するカレントミラー回路と、前記第２のトランジスタと、前記第１の電流源の出力端と前記レーザダイオードのアノードとの接続点との間に設けられたスイッチ手段とを有することを特徴とする。
【００１８】
請求項４に記載の発明によれば、カソード側が接地されたレーザダイオードのアノード側と接続され該レーザダイオードにオフセット電流を供給する第１の電流源と、第１の電流源より出力電流値が小さい電流を供給する第２の電流源と、第２の電流源の出力電流を吸い込む第１のトランジスタと該第１のトランジスタにより駆動される第２のトランジスタとを有するカレントミラー回路と、前記第２のトランジスタと、前記第１の電流源の出力端と前記レーザダイオードのアノードとの接続点との間に設けられたスイッチ手段とを有するので、前記第１の電流源の出力端と前記レーザダイオードのアノードとの接続点には常に定電流が流れ、このノードにおける電位は変動せず、それ故前記第１の電流源により供給されるオフセット電流を基準としてスイッチ手段により第１の電流源の出力電流から所定の電流量を断続的にカレントミラー回路側に分流することにより得られる高速のパルス電流をレーザダイオードに供給することができる。
【００１９】
また、請求項５に記載の発明は、カソード側が接地されたレーザダイオードのアノード側と接続され該レーザダイオードにオフセット電流を供給する第１の電流源と、第１の電流源より出力電流値が小さい電流を供給する第２の電流源と、第２の電流源の出力電流を吸い込む第１のトランジスタと該第１のトランジスタにより駆動される第２のトランジスタとを有するカレントミラー回路と、前記第２の電流源の出力端と前記第１のトランジスタとの間に設けられた第１のスイッチ手段と、前記第２の電流源の出力端と前記第２のトランジスタとの間に設けられた第２のスイッチ手段とを有し、前記第１の電流源の出力端を前記第２のスイッチ手段と前記第２のトランジスタとの接続点に接続すると共に、前記第１、第２のスイッチ手段が相補的にスイッチング動作するように該第１、第２のスイッチ手段を駆動制御することを特徴とする。
【００２０】
請求項５に記載の発明によれば、レーザダイオードに対し第１の電流源によりオフセット電流を常時、供給し、第１、第２のスイッチ手段及びカレントミラー回路の動作により上記オフセット電流に第２の電流源から出力される電流を重畳し、または上記オフセット電流から第２の電流源から出力される電流の電流値に等しい電流をカレントミラー回路側に分流させるようにしたので、高速のパルス電流をレーザダイオードに供給することができると共に、レーザダイオードに供給する電流を、中心の電流値を固定した状態で振幅を変化させることができる。
【００２１】
また、請求項６に記載の発明は、請求項５に記載のレーザダイオード駆動回路において、前記レーザダイオードに供給する電流を前記第１の電流源から出力されるオフセット電流のみに制限する際に、前記第２の電流源の出力端と、前記第１のスイッチ手段及び第２のスイッチ手段との間に設けられ該第１のスイッチ手段及び第２のスイッチ手段への電流供給を遮断する第３のスイッチ手段と、前記カレントミラー回路を構成する第１、第２のトランジスタを強制的にオフ状態にする第４のスイッチ手段を有することを特徴とする。
【００２２】
請求項６に記載の発明によれば、請求項５に記載のレーザダイオード駆動回路において、前記レーザダイオードに供給する電流を前記第１の電流源から出力されるオフセット電流のみに制限する際に、前記第２の電流源の出力端と、前記第１のスイッチ手段及び第２のスイッチ手段との間に設けられ該第１のスイッチ手段及び第２のスイッチ手段への電流供給を遮断する第３のスイッチ手段と、前記カレントミラー回路を構成する第１、第２のトランジスタを強制的にオフ状態にする第４のスイッチ手段とを設けたので、請求項５に記載された発明により得られる効果に加えて、レーザダイオードに供給する電流を第１の電流源から出力されるオフセット電流のみに制限する際にカレントミラー回路の動作の影響を高速に断つことができる。
【００２３】
また、請求項７に記載の発明は、請求項６に記載のレーザダイオード駆動回路において、前記第２の電流源の出力端と擬似負荷との間に接続される第５のスイッチ手段を有し、前記レーザダイオードに供給する電流を前記第１の電流源から出力されるオフセット電流のみに制限する際に前記第５のスイッチ手段をオン状態とし、前記第２の電流源の出力電流を前記擬似負荷に流出させることを特徴とする。
【００２４】
請求項７に記載の発明によれば、請求項６に記載のレーザダイオード駆動回路において、前記第２の電流源の出力端と擬似負荷との間に接続される第４のスイッチ手段を有し、前記レーザダイオードに供給する電流を前記第１の電流源から出力されるオフセット電流のみに制限する際に前記第４のスイッチ手段をオン状態とし、前記第２の電流源の出力電流を前記擬似負荷に流出するようにしたので、前記第２の電流源と、前記第１及び第２のスイッチ手段との接続点には常に定電流が流れるので、この接続点における電位は変動せず、それ故レーザダイオードに供給する電流を第１の電流源から出力されるオフセット電流のみに制限する動作状態から、第１、第２のスイッチ手段及びカレントミラー回路の動作により上記オフセット電流に第２の電流源から出力される電流を重畳し、または上記オフセット電流から第２の電流源から出力される電流の電流値に等しい電流をカレントミラー回路側に分流させることによりパルス電流を発生する動作状態に移行する際に高速に応答することができる。
【００２５】
また、請求項８に記載の発明は、請求項１乃至７のいずれかに記載のレーザダイオード駆動回路において、前記各スイッチ手段及び前記各トランジスタはＭＯＳトランジスタで形成されることを特徴とする。
【００２６】
請求項８に記載の発明によれば、請求項１乃至７のいずれかに記載のレーザダイオード駆動回路において、前記各スイッチ手段及び前記各トランジスタはＭＯＳトランジスタで形成するようにしたので、ＣＭＯＳ半導体集積回路上に請求項１乃至７のいずれかに記載のレーザダイオード駆動回路を形成することができる。
【００２７】
【発明の実施の形態】
本発明の実施の形態を図面を参照して詳細に説明する。本発明の第１の実施の形態に係るレーザダイオード駆動回路の構成を図１に示す。同図において、本実施の形態に係るレーザダイオード駆動回路は、レーザダイオード１３に電流を供給する電流源１０と、電流源１０とレーザダイオード１３との間に設けられ第１の電圧パルス信号ＳＷ１により駆動される第１のスイッチ手段としてのＮＭＯＳトランジスタ１１と、電流源１０とＮＭＯＳトランジスタ１１との接続点（ノード）Ｎ１と擬似負荷１４との間に設けられ第１の電圧パルス信号ＳＷ１とは逆相の第２の電圧パルス信号ＳＷ１’により駆動される第２のスイッチ手段としてのＮＭＯＳトランジスタ１２とを有している。
【００２８】
電流源１０の一端は電源電圧Ｖddの電源ラインに接続され、出力端はＮＭＯＳトランジスタ１１、１２のドレインに接続されている。ＮＭＯＳトランジスタ１１のソースはレーザダイオード１３のアノードに接続され、レーザダイオード１３のカソードは接地されている。ＮＭＯＳトランジスタ１２のソースはレーザダイオード１３と略等しい直流抵抗を有する擬似負荷１４を介して接地されている。
尚、電流源１０の出力電流は１００ｍＡであり、ノードOUT１はそれぞれ、ＮＭＯＳトランジスタ１１とレーザダイオード１３との接続点、ノードOUT２はＮＭＯＳトランジスタ１２と擬似負荷１４との接続点である。
【００２９】
上記構成において、図２（Ａ）、（Ｂ）に示すように、ＮＭＯＳトランジスタ１１のゲートに第１の電圧パルス信号ＳＷ１が、またＮＭＯＳトランジスタ１２のゲートに第１の電圧パルス信号ＳＷ１と逆相の第２の電圧パルス信号ＳＷ１’が入力されると、ＮＭＯＳトランジスタ１１、１２は第１の電圧パルス信号ＳＷ１、第２の電圧パルス信号ＳＷ１’により交互にスイッチングされ、レーザダイオード１３と擬似負荷１４に交互に電流源１０より１００ｍＡのパルス電流が供給される（図２（Ｃ）、（Ｄ））。
【００３０】
この場合にＮＭＯＳトランジスタ１１、１２のいずれか一方は、必ずオン状態になるので、ノードＮ１には常に１００ｍＡの定電流が流れ、ノードＮ１における電位は変動しない（図２（Ｅ））。したがって、ＮＭＯＳトランジスタ１１、１２は第１の電圧パルス信号ＳＷ１、第２の電圧パルス信号ＳＷ１’により相補的に、かつ高速にスイッチングされ、ＮＭＯＳトランジスタ１１のオン、オフ動作によりノードOUT１に高速のパルス電流が発生し、レーザダイオード１３にこの高速のパルス電流を供給することができる。
【００３１】
このように本発明の第１の実施の形態に係るレーザダイオード駆動回路によれば、レーザダイオード１３に電流を供給する電流源１０と、電流源１０とレーザダイオード１３との間に設けられ第１の電圧パルス信号により駆動される第１のスイッチ手段としてのＮＭＯＳトランジスタ１１と、電流源１０とＮＭＯＳトランジスタ１１との接続点Ｎ１と擬似負荷１４との間に設けられ第１の電圧パルス信号とは逆相の第２の電圧パルス信号により駆動される第２のスイッチ手段としてのＮＭＯＳトランジスタ１２とを有するので、ノードＮ１には常に一定電流が流れるためにノードＮ１における電位は変動せず、レーザダイオード１３に高速のパルス電流を供給することができる。
【００３２】
次に、本発明の第２の実施の形態に係るレーザダイオード駆動回路の構成を図３に示す。同図において、本実施の形態に係るレーザダイオード駆動回路は、カソード側が接地されたレーザダイオード２４のアノード側と接続され該レーザダイオード２４にオフセット電流を供給する第１の電流源２０と、上記オフセット電流に重畳する電流を供給する第２の電流源２１と、第２の電流源２１とレーザダイオード２４のアノード側との間に設けられ第１の電圧パルス信号により駆動される第１のスイッチ手段としてのＮＭＯＳトランジスタ２２と、第２の電流源２１と第１のスイッチ手段としてのＮＭＯＳトランジスタ２２との接続点であるノードＮ１と擬似負荷２５との間に設けられ第１の電圧パルス信号とは逆相の第２の電圧パルス信号により駆動される第２のスイッチ手段としてのＮＭＯＳトランジスタ２３とを有している。
【００３３】
電流源２０、２１の一端は電源電圧Ｖddの電源ラインに接続され、電流源２０の出力端はレーザダイオード２４のアノードに接続されている。ＮＭＯＳトランジスタ２２、２３のドレインは電流源２１の出力端に接続され、ＮＭＯＳトランジスタ２２のソースはレーザダイオード２４のアノードに接続されている。
また、ＮＭＯＳトランジスタ２３のソースは擬似負荷２５を介して接地されている。なお、電流源２０の出力電流は１００ｍＡであり、電流源２１の出力電流は５０ｍＡである。ノードOUT１はＮＭＯＳトランジスタ２２とレーザダイオード２４と接続点、ノードOUT２はＮＭＯＳトランジスタ２３と擬似負荷２５との接続点である。
【００３４】
上記構成において、図４（Ａ）、（Ｂ）に示すように、ＮＭＯＳトランジスタ２２のゲートに第１の電圧パルス信号ＳＷ１が、またＮＭＯＳトランジスタ２３のゲートに第１の電圧パルス信号ＳＷ１と逆相の第２の電圧パルス信号ＳＷ１’が入力されると、ＮＭＯＳトランジスタ２２、２３は第１の電圧パルス信号ＳＷ１、第２の電圧パルス信号ＳＷ１’により交互に、すなわち相補的にスイッチングされる。レーザダイオード２４には常時、電流源２０より１００ｍＡの電流が供給されるために、この電流がオフセット電流となる。このオフセット電流に、ＮＭＯＳトランジスタ２２のスイッチングによりＮＭＯＳトランジスタ２２がオンとなる期間のみ電流源２１から５０ｍＡの出力電流が重畳された電流Ｉ１（図４（Ｃ））がレーザダイオード２４に供給される。
【００３５】
本実施の形態において、ＮＭＯＳトランジスタ２２、２３のうちのいずれか一方は、必ずオン状態となるように駆動されるので、ノードＮ１には常に５０ｍＡの定電流が流れ、ノードＮ１における電位は変動しない。
このように、本発明の第２実施の形態に係るレーザダイオード駆動回路によれば、電流源２１（第２の電流源）とＮＭＯＳトランジスタ２２（第１のスイッチ手段）との接続点であるノードＮ１には常に一定電流が流れるためにノードＮ１における電位は変動せず、電流源２０（第１の電流源）により供給される１００ｍＡのオフセット電流のレベルに電流源２１により供給される５０ｍＡの電流をＮＭＯＳトランジスタ２２によりスイッチングすることにより得られる電流パルスを重畳した高速のパルス電流をレーザダイオードに供給することができる。
【００３６】
次に、本発明の第３の実施の形態に係るレーザダイオード駆動回路の構成を図５に示す。同図において、本実施の形態に係るレーザダイオード駆動回路は、カソード側が接地されたレーザダイオード３７のアノード側と接続されレーザダイオード３７にオフセット電流を供給する第１の電流源としての電流源３０と、上記オフセット電流に重畳する電流を供給する２以上の（本実施の形態では２つの）第２の電流源としての電流源３１、３２とを有している。
【００３７】
また、電流源３１、３２の各々の出力端とレーザダイオード３７のアノード側との間に第１のスイッチ手段としてのＮＭＯＳトランジスタ３３、３５が接続され、、電流源３１、３２の各々の出力端と前記第１のスイッチ手段としてのＮＭＯＳトランジスタ３３、３５との接続点Ｎ１、Ｎ２と擬似負荷３８との間にそれぞれ、第２のスイッチ手段としてのＮＭＯＳトランジスタ３４、３６とが接続されている。
電流源３０、３１、３２の一端は電源電圧Ｖddの電源ラインに接続され、電流源３１、３２の出力端はそれぞれ、ＮＭＯＳトランジスタ３３、３５のドレインに接続され、ＮＭＯＳトランジスタ３３、３５のソースはレーザダイオード３７のアノードに接続されている。
【００３８】
また、電流源３０、３１、３２の出力端はＮＭＯＳトランジスタ３４、３６のドレインに接続され、ＮＭＯＳトランジスタ３４、３６のソースは擬似負荷３８を介して接地されている。本実施の形態では、電流源３０の出力電流は１００ｍＡ、電流源３１の出力電流は５０ｍＡ、電流源３２の出力電流は１００ｍＡである。なお、擬似負荷３８は、レーザダイオード３７と略、等しい直流抵抗を有している。
ＮＭＯＳトランジスタ３３、３４のゲートには相互に逆相の電圧パルス信号ＳＷ１、ＳＷ１’が印加され、またＮＭＯＳトランジスタ３５、３６のゲートには相互に逆相の電圧パルス信号ＳＷ２、ＳＷ２’が印加されるようになっている。
【００３９】
上記構成において、図６の下方に示すように時系列的に各区間Ｔ１〜Ｔ４で電圧パルス信号ＳＷ１、ＳＷ２を動作させるものとする。ここで、「ＳＷ１がＯＦＦ」とはＮＭＯＳトランジスタ３３をオフさせるローレベルの信号ＳＷ１がゲートに入力されることを、「ＳＷ１がＯＮ」とはＮＭＯＳトランジスタ３３をオンさせるハイレベルの信号ＳＷ１がゲートに入力されることを、「ＳＷ１がＯＮ／ＯＦＦ」とはＮＭＯＳトランジスタ３３をオン／オフさせるようにハイレベルの信号とローレベルの信号が交互にゲートに印加されるように電圧パルス信号ＳＷ１が供給されることを、それぞれ意味している。ＮＭＯＳトランジスタ３５を駆動する信号ＳＷ２についても同様である。
【００４０】
図６に示すように、期間Ｔ１では信号ＳＷ１、ＳＷ２としてローレベルの信号がＮＭＯＳトランジスタ３３、３５のゲートに入力され、この時ＮＭＯＳトランジスタ３４、３６のゲートに入力される信号ＳＷ１’、ＳＷ２’はハイレベルとなる。この結果、ＮＭＯＳトランジスタ３３、３５はオフ状態、ＮＭＯＳトランジスタ３４、３６はオン状態となるため期間Ｔ１では電流源３１、３２の出力電流はノードOUT２を通り、擬似負荷３８に流入する。したがって、レーザダイオード３７には電流源３０の出力電流１００ｍＡのオフセット電流のみが駆動電流Ｉ１として供給される。
【００４１】
次いで、期間Ｔ２では信号ＳＷ１がＯＮ／ＯＦＦ、信号ＳＷ２がＯＦＦとなる、すなわち、ＮＭＯＳトランジスタ３３、３４が相補的に交互にスイッチングされると共に、ＮＭＯＳトランジスタ３５はオフ状態となり、かつＮＭＯＳトランジスタ３６がオン状態となる。この結果、電流源３２の出力電流（１００ｍＡ）は擬似負荷３８に流れ、レーザダイオード３７には電流源３０から出力される１００ｍＡのオフセット電流に、電流源３１の出力電流をＮＭＯＳトランジスタ３３、３４のスイッチングにより得られる振幅が５０ｍＡのパルス電流を重畳した駆動電流Ｉ１がレーザダイオード３７に供給される。
【００４２】
更に、期間Ｔ３では、信号ＳＷ１がＯＮ、信号ＳＷ２がＯＮ／ＯＦＦとなる、すなわち、ＮＭＯＳトランジスタ３３がオン状態、ＮＭＯＳトランジスタ３４がオフ状態となり、かつＮＭＯＳトランジスタ３５，３６が相補的に交互にスイッチングされる状態となる。この結果、電流源３０、３１の出力電流がレーザダイオード３７に１５０ｍＡのオフセット電流として供給され、このオフセット電流に、電流源３２の出力電流をＮＭＯＳトランジスタ３５、３６のスイッチングにより得られる振幅が１００ｍＡのパルス電流を重畳した駆動電流Ｉ１がレーザダイオード３７に供給される。
【００４３】
次に、期間Ｔ４では、信号ＳＷ１がＯＦＦ、信号ＳＷ２がＯＮ／ＯＦＦとなる、すなわち、ＮＭＯＳトランジスタ３３がオフ状態、ＮＭＯＳトランジスタ３４がオン状態となり、かつＮＭＯＳトランジスタ３５，３６が相補的に交互にスイッチングされる状態となる。この結果、電流源３０の出力電流がレーザダイオード３７に１００ｍＡのオフセット電流として供給され、このオフセット電流に、電流源３２の出力電流をＮＭＯＳトランジスタ３５、３６のスイッチングにより得られる振幅が１００ｍＡのパルス電流を重畳した駆動電流Ｉ１がレーザダイオード３７に供給される。
【００４４】
本実施の形態に係るレーザダイオード駆動回路では、電流源３１、３２の出力端におけるノードＮ１、Ｎ２にはそれぞれ常に、定電流が流れているので各ノードＮ１、Ｎ２における電位に変動はなく、それ故、ＮＭＯＳトランジスタ３３、３４、またはＮＭＯＳトランジスタ３５、３６を相補的にスイッチングすることにより高速のパルス電流をレーザダイオード３７のアノードが接続されるノードOUT１に供給することができる。
【００４５】
このように本実施の形態に係るレーザダイオード駆動回路によれば、レーザダイオード３７に供給する駆動電流が、少なくとも第１の電流源としての電流源３０により供給されるオフセット電流のレベルを基準としてパルス電流信号を重畳し、かつ該パルス電流信号の振幅が可変となるように２以上の第２の電流源としての電流源３１、３２の各々の出力端に接続されるＮＭＯＳトランジスタ３３〜３６を駆動制御するようにしたので、オフセット電流に振幅が可変で高速のパルス電流を重畳した駆動電流をレーザダイオードに供給することができる。
【００４６】
更に、本実施の形態に係るレーザダイオード駆動回路によれば、レーザダイオードに供給する電流が、第１の電流源としての電流源３０により供給される第１のオフセット電流のレベルに更に、第２のオフセット電流を重畳し、該重畳により加算されたオフセット電流のレベルを基準にしてパルス電流信号を重畳するように２以上の第２の電流源としての電流源３１、３２の各々の出力端に接続される第１、第２のスイッチ手段としてのＮＭＯＳトランジスタ３３〜３６を駆動制御するようにしたので、レーザダイオードに供給する電流を、オフセット電流のレベルを可変にし、かつこのオフセット電流に高速のパルス電流信号を重畳するように制御することができる。
【００４７】
次に、本発明の第３の実施の形態に係るレーザダイオード駆動回路をＣＤ―ＲＷ（ＣＤ−Rewritable）等の記録／再生装置に適用した具体的回路の構成例を図７に示す。同図においてこのレーザダイオード駆動回路は、カソード側が接地されたレーザダイオード５２のアノード側とＮＭＯＳトランジスタ５０を介して接続され、かつ擬似負荷５３とＮＭＯＳトランジスタ５１を介して接続され、通常はレーザダイオード５２にオフセット電流を供給する電流源４０と、オフセット電流に重畳する電流を供給する複数の電流源４１、４２、４３とを有している。
【００４８】
複数の電流源４１〜４３の各々の出力端とレーザダイオード５２のアノードとの間に、第１のスイッチ手段としてのＮＭＯＳトランジスタ４４、４６、４８がそれぞれ、接続されており、電流源４１〜４３の各々の出力端とＮＭＯＳトランジスタ４４、４６、４８との接続点であるノードＮ１〜Ｎ３と擬似負荷５３との間にそれぞれ、第２のスイッチ手段としてのＮＭＯＳトランジスタ４５、４７、４９が接続されている。電流源４０、４１，４２、４３の出力電流源はそれぞれ、１００ｍＡ、２００ｍＡ、５０ｍＡ、５０ｍＡである。
【００４９】
図７に示すレーザダイオード駆動回路では、データの書込み、読み出し、消去の各動作において、レーザダイオード５２に供給する電流のうち、オフセット電流、あるいはこのオフセット電流に重畳するパルス電流の振幅は異なるため、各動作に適合するように各ＮＭＯＳトランジスタ４４〜５１を制御する電圧パルス信号ＳＷ１〜ＳＷ４及びその反転信号ＳＷ１’〜ＳＷ４’が各ＮＭＯＳトランジスタ５０のゲートに供給される。
【００５０】
以下、図７に示すレーザダイオード駆動回路の動作を図８に示すタイミングチャートに基づいて説明する。図８において、下方に示すようにデータの読み出しが行われる期間Ｔ11では、ＮＭＯＳトランジスタ４４のゲートに供給される電圧パルス信号ＳＷ１はＯＦＦ、すなわちローレベルに固定され、電圧パルス信号ＳＷ２はＯＮ／ＯＦＦ、すなわちＮＭＯＳトランジスタ４６をオン／オフさせるようにハイレベルの信号とローレベルの信号が交互にゲートに印加されるようにＮＭＯＳトランジスタ４６に供給される。さらに、電圧パルス信号ＳＷ３はＯＦＦ、すなわちローレベルに固定され、電圧パルス信号ＳＷ３はＯＮ、すなわち、ハイレベルに固定される。さらに、信号ＳＷ４はオン状態となる。
【００５１】
この結果、期間Ｔ11では、ＮＭＯＳトランジスタ４４、４８、５１がオフ状態、ＮＭＯＳトランジスタ４５、４９、５０がオン状態にそれぞれ固定され、ＮＭＯＳトランジスタ４６、４７が交互に相補的にオン／オフ状態となる。したがって、レーザダイオード５２には、電流源４０の出力電流（１００ｍＡ）がオフセット電流として供給され、電流源４１、４３の出力電流は擬似負荷５３に流れ込む。
また、これと同時に電流源４２の出力電流（５０ｍＡ）は、ＮＭＯＳトランジスタ４６，４７が相補的にスイッチングされるために、このスイッチングにより得られる振幅５０ｍＡのパルス電流がレーザダイオード５２に供給される。したがって、レーザダイオード５２には、１００ｍＡのオフセット電流に振幅５０ｍＡのパルス電流が重畳された駆動電流Ｉ１がレーザダイオード５２に供給されることとなる。
【００５２】
次に、データの消去が行われる期間Ｔ12では、電圧パルス信号ＳＷ１はＯＮ、すなわちハイレベルに固定され、電圧パルス信号ＳＷ２、ＳＷ４はＯＦＦ、すなわちローレベルに固定され、電圧パルス信号ＳＷ３は、ＯＮ／ＯＦＦ、すなわちＮＭＯＳトランジスタ４８をオン／オフさせるようにハイレベルの信号とローレベルの信号が交互にゲートに印加されるようにＮＭＯＳトランジスタ４８に供給される。この結果、期間Ｔ12では、ＮＭＯＳトランジスタ４４、４７、５１がオン状態、ＮＭＯＳトランジスタ４５、４６、５０がオフ状態にそれぞれ固定され、ＮＭＯＳトランジスタ４８、４９が交互に相補的にオン／オフ状態となる。
【００５３】
したがって、レーザダイオード５２には、電流源４１の出力電流（２００ｍＡ）がオフセット電流として供給され、電流源４０、４２の出力電流は擬似負荷５３に流れ込む。
また、これと同時に電流源４３の出力電流（５０ｍＡ）は、ＮＭＯＳトランジスタ４８，４９が相補的にスイッチングされるために、このスイッチングにより得られる振幅５０ｍＡのパルス電流がレーザダイオード５２に供給される。したがって、レーザダイオード５２には、２００ｍＡのオフセット電流に振幅５０ｍＡのパルス電流が重畳された駆動電流Ｉ１がレーザダイオード５２に供給されることとなる。
【００５４】
更に、データの書込みが行われる期間Ｔ13では、電圧パルス信号ＳＷ１がＯＮ／ＯＦＦ、すなわちＮＭＯＳトランジスタ４４をオン／オフし、ハイレベルの信号とローレベルの信号が交互にゲートに印加されるようにＮＭＯＳトランジスタ４８に供給される。また、電圧パルス信号ＳＷ２、ＳＷ３はＯＦＦ、すなわちローレベルに固定され、電圧パルス信号ＳＷ４はＯＮ、すなわちハイレベルに固定される。この結果、期間Ｔ13では、ＮＭＯＳトランジスタ４７、４９、５０がオン状態、ＮＭＯＳトランジスタ４６、４８、５１がオフ状態にそれぞれ固定され、ＮＭＯＳトランジスタ４４、４５が交互に相補的にオン／オフ状態となる。
【００５５】
したがって、レーザダイオード５２には、電流源４０の出力電流（１００ｍＡ）がオフセット電流として供給され、電流源４２、４３の出力電流は擬似負荷５３に流れ込む。
また、これと同時に電流源４１の出力電流（２００ｍＡ）は、ＮＭＯＳトランジスタ４４，４５が相補的にスイッチングされるために、このスイッチングにより得られる振幅２００ｍＡのパルス電流がレーザダイオード５２に供給される。したがって、レーザダイオード５２には、１００ｍＡのオフセット電流に振幅２００ｍＡのパルス電流が重畳された駆動電流Ｉ１がレーザダイオード５２に供給されることとなる。
上記各動作において、ノードＮ１〜Ｎ４には常に、定電流が流れるので、これらのノードにおける電圧変動はなく、既述した第３の実施の形態と同様に高速のパルス電流をレーザダイオード５２に供給することができる。
【００５６】
次に、本発明の第４の実施の形態に係るレーザダイオード駆動回路の構成を図９に示す。同図において、本実施の形態に係るレーザダイオード駆動回路は、カソード側が接地されたレーザダイオード６２のアノード側と接続されレーザダイオード６２にオフセット電流を供給する第１の電流源としての電流源６０と、電流源６０とは出力電流値が異なる電流を供給する第２の電流としての電流源６１と、電流源６１の出力電流を吸い込む第１のトランジスタとしてのＮＭＯＳトランジスタ６３とＮＭＯＳトランジスタ６３により駆動される第２のトランジスタとしてのＮＭＯＳトランジスタ６４とを有するカレントミラー回路と、ＮＭＯＳトランジスタ６４と、電流源６０の出力端とレーザダイオード６２のアノードとの接続点であるノードOUT１との間に設けられたスイッチ手段としてのＮＭＯＳトランジスタ６５とを有している。
【００５７】
電流源６０、６１の出力電流は、それぞれ１００ｍＡ、５０ｍＡであり、ＮＭＯＳトランジスタ６３、６４のチャネル幅は等しいものとする。また、ＮＭＯＳトランジスタ６５は、図１０（Ａ）に示す電圧パルス信号ＳＷ１によりスイッチング制御される。
上記構成において、図１０（Ａ）に示す電圧パルス信号ＳＷ１がローレベルの期間ではＮＭＯＳトランジスタ６５はオフ状態にあり、レーザダイオード６２には、電流源６０の出力電流（１００ｍＡ）のすべてが駆動電流Ｉ１として供給される。
【００５８】
一方、電圧パルス信号ＳＷ１がハイレベルの期間では、ＮＭＯＳトランジスタ６５はオン状態となる。このときＮＭＯＳトランジスタ６３には電流源６１より定電流Ｉ３（５０ｍＡ）が供給され、吸い込まれる。ＮＭＯＳトランジスタ６３、６４のチャネル幅は等しいのでＮＭＯＳトランジスタ６４にも５０ｍＡの電流Ｉ２が電流源６０よりＮＭＯＳトランジスタ６５を介して流れ込む。この結果、ＮＭＯＳトランジスタ６５がオン状態の期間では、レーザダイオード６２には電流源６０より５０ｍＡの電流が駆動電流Ｉ１として供給されることとなる。したがって、ＮＭＯＳトランジスタ６５の電圧パルス信号ＳＷ１によるスイッチング動作に応じてレーザダイオード６２には図１０（Ｂ）に示すような駆動電流Ｉ１が供給される。
【００５９】
本実施の形態に係るレーザダイオード駆動回路によれば、ノードOUT１には常に１００ｍＡの定電流が流れるので、ノードOUT１における電圧変動は生じず、また、ＮＭＯＳトランジスタ６３、６４より構成されるカレントミラー回路の応答が速いので、第１の電流源としての電流源６０より供給されるオフセット電流（１００ｍＡ）を基準としてＮＭＯＳトランジスタ６５をスイッチングすることにより電流源６０の出力電流から所定の電流量（５０ｍＡ）を断続的にカレントミラー回路側に分流することにより得られる高速のパルス電流をレーザダイオードに供給することができる。
【００６０】
次に、本発明の第５の実施の形態に係るレーザダイオード駆動回路の構成を図１１に示す。同図において、本実施の形態に係るレーザダイオード駆動回路は、カソード側が接地されたレーザダイオード７２のアノード側と接続されレーザダイオード７２にオフセット電流を供給する第１の電流源としての電流源７０と、第１の電流源とは出力電流値が異なる電流を供給する第２の電流源としての電流源７１と、電流源７１の出力電流を吸い込む第１のトランジスタとしてのＮＭＯＳトランジスタ７３と、ＮＭＯＳトランジスタ７３により駆動される第２のトランジスタとしてのＮＭＯＳトランジスタ７４とを有するカレントミラー回路と、電流源７１の出力端とＮＭＯＳトランジスタ７３との間に設けられた第１のスイッチ手段としてＰＭＯＳトランジスタ７５と、電流源７１の出力端とＮＭＯＳトランジスタ７４との間に設けられた第２のスイッチ手段としてのＰＭＯＳトランジスタ７６とを有している。
【００６１】
電流源７０、７１の出力電流は、それぞれ１００ｍＡ、５０ｍＡであり、ＮＭＯＳトランジスタ７３、７４のチャネル幅は等しいものとする。
また、電流源７０の出力端は、第２のスイッチ手段としてのＰＭＯＳトランジスタ７６と、ＮＭＯＳトランジスタ７４との接続点であるノードＮ３に接続されており、第１、第２のスイッチ手段としてのＰＭＯＳトランジスタ７６、７５が相補的にスイッチング動作するように図１２（Ａ），（Ｂ）に示す電圧パルス信号ＳＷ１、ＳＷ１’により駆動制御される。
【００６２】
上記構成において、図１２（Ａ）、（Ｂ）に示す電圧パルス信号ＳＷ１、ＳＷ１’によりＰＭＯＳトランジスタ７６、７５を駆動すると、図１２（Ａ）に示す電圧パルス信号ＳＷ１がローレベルの期間ではＰＭＯＳトランジスタ７６はオン状態にあり、このとき電圧パルス信号ＳＷ１’はハイレベルとなるためにＰＭＯＳトランジスタ７５はオフ状態となる。この結果、ＮＭＯＳトランジスタ７３、７４もオフ状態となる。したがって、レーザダイオード７２には電流源７０より常時、１００ｍＡの電流が供給され、かつ電流源７１よりＰＭＯＳトランジスタ７６を介してレーザダイオード７２に５０ｍＡの電流Ｉ２が供給されるので（図１２（Ｄ））、結局電圧パルス信号ＳＷ１がローレベルの期間ではレーザダイオード７２に１５０ｍＡの駆動電流Ｉ１が供給される（図１２（Ｃ））。
【００６３】
一方、図１２（Ａ）に示す電圧パルス信号ＳＷ１がハイレベルの期間ではＰＭＯＳトランジスタ７６はオフ状態にあり、このとき電圧パルス信号ＳＷ１’はローレベルとなるためにＰＭＯＳトランジスタ７５はオン状態となる。このためにＮＭＯＳトランジスタ７３、７４は飽和領域で動作する。この結果、電流源７１よりＰＭＯＳトランジスタ７５を介してＮＭＯＳトランジスタ７３に５０ｍＡの電流Ｉ4が吸い込まれ（図１２（Ｆ））、これと同時に、ＮＭＯＳトランジスタ７３、７４のチャネル幅は等しいために電流源７０よりＮＭＯＳトランジスタ７４に電流Ｉ4と同じ５０ｍＡの電流Ｉ3が流れ込む（図１２（Ｅ））。
【００６４】
したがって、電流源７０の出力電流１００ｍＡのうち５０ｍＡの電流Ｉ3がカレントミラー回路側に分流するので、レーザダイオード７２には５０ｍＡの駆動電流Ｉ1が供給されることとなる。
このように、本実施の形態に係るレーザダイオード駆動回路によれば、レーザダイオード７２に対し第１の電流源としての電流源７０によりオフセット電流を常時、供給し、第１、第２のスイッチ手段としてのＰＭＯＳトランジスタ７５，７６及びカレントミラー回路の動作により上記オフセット電流に第２の電流源としての電流源７１から出力される電流を重畳し、または上記オフセット電流から電流源７１から出力される電流の電流値に等しい電流をカレントミラー回路側に分流させるようにしたので、高速のパルス電流をレーザダイオードに供給することができると共に、レーザダイオードに供給する電流を、中心の電流値を固定した状態で振幅を変化させることができる。したがって、レーザダイオード駆動回路の設計及び調整が容易になるという効果もある。
【００６５】
次に、本発明の第６の実施の形態に係るレーザダイオード駆動回路の構成を図１３に示す。同図において、本実施の形態に係るレーザダイオード駆動回路が図１１に示した第５の実施の形態に係るレーザダイオード駆動回路と構成上、異なるのは、レーザダイオード７２に供給する電流を第１の電流源としての電流源７０から出力されるオフセット電流のみに制限する際に、第２の電流源としての電流源７１の出力端と、第１のスイッチ手段としてのＰＭＯＳトランジスタ７５及び第２のスイッチ手段としてのＰＭＯＳトランジスタ７６との間に設けられ該ＰＭＯＳトランジスタ７５、７６への電流供給を遮断する第３のスイッチ手段としてのＰＭＯＳトランジスタ８０と、カレントミラー回路を構成する第１、第２のトランジスタとしてのＮＭＯＳトランジスタ７３、７４を強制的にオフ状態にする第４のスイッチ手段としてのＮＭＯＳトランジスタ８１とを付加した点であり、その他の構成は同一であるので、同一の要素には同一の符号を付して重複する説明は省略する。
【００６６】
なお、ＰＭＯＳトランジスタ８０、ＮＭＯＳトランジスタ８１の各ゲートには通常動作時には、ローレベルとなり、ＮＭＯＳトランジスタ７３、７４で構成されるカレントミラー回路及び第１、第２のスイッチ手段としてのＰＭＯＳトランジスタ７５、７６の動作の影響を断つ際にハイレベルとなる同一の制御信号ＳＷ３が入力されるようになっている。
【００６７】
上記構成において、通常動作時には、すなわち制御信号ＳＷ３がローレベルの期間では、ＰＭＯＳトランジスタ８０はオン状態、ＮＭＯＳトランジスタ８１はオフ状態となり、この場合には図１１に示す回路構成と同一になり、図１２に示すように電圧パルス信号ＳＷ１、ＳＷ１’によりＰＭＯＳトランジスタ７５、７６が相補的にスイッチング動作することによりレーザダイオード７２には、中心となる１００ｍＡの電流値を固定した状態で５０ｍＡの振幅で増減する駆動電流Ｉ1が供給されることとなる。
【００６８】
一方、制御信号ＳＷ３がハイレベルの期間では、ＰＭＯＳトランジスタ８０はオフ状態、ＮＭＯＳトランジスタ８１はオン状態となる。この結果、ＮＭＯＳトランジスタ７３、７４、ＰＭＯＳトランジスタ７５、７６はオフ状態となり、電流源７１からレーザダイオード７２側に流れ込む電流Ｉ2、電流源７１からＮＭＯＳトランジスタ７３に流れ込む電流Ｉ4、電流源７０からＮＭＯＳトランジスタ７４に流れ込む電流Ｉ3は零となる。
【００６９】
このように制御信号ＳＷ３がハイレベルの期間では、ＮＭＯＳトランジスタ７３、７４で構成されるカレントミラー回路及び相補的にスイッチング動作する第１、第２のスイッチ手段としてのＰＭＯＳトランジスタ７５、７６の動作の影響を断つことができ、このとき、レーザダイオード７２には電流源７０より１００ｍＡの駆動電流が供給される。この場合にＮＭＯＳトランジスタ８１をオン状態とすることによりカレントミラー回路を構成するＮＭＯＳトランジスタ７３、７４を高速にオン状態からオフ状態に遷移させることはできるが、ＰＭＯＳトランジスタ８０がオフ状態になることによりＰＭＯＳトランジスタ８０のソース側電位が電源電圧Ｖddになるので、再度、通常動作に移行させる際に高速応答することができない。
【００７０】
本実施の形態に係るレーザダイオード駆動回路によれば、レーザダイオード７２に供給する電流を電流源７０から出力されるオフセット電流のみに制限する際に、電流源７１の出力端と、ＰＭＯＳトランジスタ７５及びＰＭＯＳトランジスタ７６との間に設けられ該ＰＭＯＳトランジスタ７５、７６への電流供給を遮断する第３のスイッチ手段としてのＰＭＯＳトランジスタ８０と、カレントミラー回路を構成するＮＭＯＳトランジスタ７３、７４を強制的にオフ状態にする第４のスイッチ手段としてのＮＭＯＳトランジスタ８１とを付加するようにしたので、第５の実施の形態により得られる効果に加えてレーザダイオード７２に供給する電流を第１の電流源から出力されるオフセット電流に制限する際にカレントミラー回路の影響を高速に断つことができる。
【００７１】
次に、本発明の第７の実施の形態に係るレーザダイオード駆動回路の構成を図１４に示す。同図において、本実施の形態に係るレーザダイオード駆動回路が図１１に示した第６の実施の形態に係るレーザダイオード駆動回路と構成上、異なるのは、第３のスイッチ手段としてのＰＭＯＳトランジスタ８０を除去し、第２の電流源としての電流源７１の出力端と擬似負荷９１との間に接続される第５のスイッチ手段としてのＰＭＯＳトランジスタ９０を設け、レーザダイオード７２に供給する電流を電流源７０（第１の電流源）から出力されるオフセット電流のみに制限する際にＰＭＯＳトランジスタ９０をオン状態とし、電流源７１（第２の電流源）の出力電流を擬似負荷９１に流出させるようにした点であり、その他の構成、動作は図１３示した第６の実施の形態に係るレーザダイオード駆動回路と同様であるので、重複する説明は省略する。
【００７２】
上記構成において、電圧パルス信号ＳＷ１、ＳＷ１’によりＰＭＯＳトランジスタ７５、７６が相補的にスイッチング動作する通常動作時には、ＮＭＯＳトランジスタ８１のゲートに入力される制御信号ＳＷ３はローレベルであり、ＰＭＯＳトランジスタ９０のゲートに入力される制御信号ＳＷ４はハイレベルとなる（図１５（Ａ）、（Ｂ））。この状態下では図１５（Ｃ）に示すようにレーザダイオード７２には中心となる１００ｍＡの電流値を固定した状態で５０ｍＡの振幅で増減する駆動電流Ｉ1が供給される。
【００７３】
その後、時刻ｔｎで制御信号ＳＷ４がハイレベルからローレベルに、制御信号ＳＷ３がローレベルからハイレベルに変化すると共に、ＰＭＯＳトランジスタ７５、７６のゲートに入力されていた電圧パルス信号ＳＷ１’、ＳＷ１がハイレベルの電位に固定されると、電流源７１の出力電流はＰＭＯＳトランジスタ９０を介して擬似負荷９１にバイパスするように流出し、かつＰＭＯＳトランジスタ７５、７６、ＮＭＯＳトランジスタ７３、７４はオフ状態となる。この結果、スイッチング手段としてのＰＭＯＳトランジスタ７５、７６及び、ＮＭＯＳトランジスタ７３、７４により構成されるカレントミラー回路の動作の影響を高速に断つことができる。
【００７４】
また、第２の電流源としての電流源７１の出力端と、ＰＭＯＳトランジスタ７５、７６、９０のソースとの接続点であるノードＮ１には常に、５０ｍＡの定電流が流れているので、ノードＮ１における電圧変動は生じない。
したがって、本実施の形態に係るレーザダイオード駆動回路によれば、レーザダイオードに供給する電流を第１の電流源としての電流源７０から出力されるオフセット電流のみに制限する動作状態から、第１、第２のスイッチ手段としてのＰＭＯＳトランジスタ７５、７６及びカレントミラー回路を構成するＮＭＯＳトランジスタ７３、７４の動作により上記オフセット電流に第２の電流源としての電流源７１から出力される電流を重畳し、または上記オフセット電流から電流源７１から出力される電流の電流値に等しい電流をカレントミラー回路側に分流させることによりパルス電流を発生する動作状態に遷移する際に高速に応答することができる。
【００７５】
【発明の効果】
以上に説明したように、請求項１に記載の発明によれば、カソード側が接地されたレーザダイオードのアノード側と接続され該レーザダイオードにオフセット電流を供給する第１の電流源と、前記オフセット電流に重畳する電流を供給する第２の電流源と、前記第２の電流源と前記レーザダイオードのアノード側との間に設けられ第１の電圧パルス信号により駆動される第１のスイッチ手段と、前記第２の電流源と前記第１のスイッチ手段との接続点と擬似負荷との間に設けられ前記第１の電圧パルス信号とは逆相の第２の電圧パルス信号により駆動される第２のスイッチ手段とを有し、前記第１のスイッチ手段と第２のスイッチ手段は相補的にスイッチング動作するようにしたので、第２の電流源と前記第１のスイッチ手段との接続点には常に一定電流が流れるために前記第２の電流源と第１のスイッチ手段との接続点における電位は変動せず、第１の電流源により供給されるオフセット電流のレベルに第２の電流源により供給される電流を第１のスイッチ手段によりスイッチングすることにより得られる電流パルスを重畳した高速のパルス電流をレーザダイオードに供給することができる。
【００７７】
請求項２に記載の発明によれば、カソード側が接地されたレーザダイオードのアノード側と接続され該レーザダイオードにオフセット電流を供給する第１の電流源と、前記オフセット電流に重畳する電流を供給する２以上の第２の電流源とを有し、前記２以上の第２の電流源の各々の出力端と、前記レーザダイオードのアノード側との間に第１のスイッチ手段が各々接続され、前記２以上の第２の電流源の各々の出力端と前記第１のスイッチ手段との接続点と、擬似負荷との間に第２のスイッチ手段が各々接続され、前記レーザダイオードに供給する電流が、少なくとも前記オフセット電流のレベルを基準としてパルス電流信号を重畳し、かつ該パルス電流信号の振幅が可変となるように前記２以上の第２の電流源の各々の出力端に接続される第１、第２のスイッチ手段を駆動制御するようにしたので、前記２以上の第２の電流源の各々の出力端と前記第１、第２のスイッチ手段との接続点である各ノードには常に定電流が流れるために電圧変動がなく、それ故レーザダイオードに供給する電流を、少なくとも前記オフセット電流のレベルを基準としてパルス電流信号を重畳し、かつ該パルス電流信号の振幅が可変となるように制御することができる。
【００７８】
請求項３に記載の発明によれば、請求項３に記載のレーザダイオード駆動回路において、前記レーザダイオードに供給する電流が、前記オフセット電流のレベルに更に、前記２以上の第２の電流源のうちのいずれかにより１または複数のオフセット電流を重畳し、該重畳により加算されたオフセット電流のレベルを基準にしてパルス電流信号を重畳するように前記２以上の第２の電流源の各々の出力端に接続される第１、第２のスイッチ手段を駆動制御するようにしたので、請求項２に記載の発明による効果に加えて、レーザダイオードに供給する電流を、オフセット電流を可変にし、かつこのオフセット電流にパルス電流信号を重畳するように制御することができる。
【００７９】
請求項４に記載の発明によれば、カソード側が接地されたレーザダイオードのアノード側と接続され該レーザダイオードにオフセット電流を供給する第１の電流源と、第１の電流源より出力電流値が小さい電流を供給する第２の電流源と、第２の電流源の出力電流を吸い込む第１のトランジスタと該第１のトランジスタにより駆動される第２のトランジスタとを有するカレントミラー回路と、前記第２のトランジスタと、前記第１の電流源の出力端と前記レーザダイオードのアノードとの接続点との間に設けられたスイッチ手段とを有するので、前記第１の電流源の出力端と前記レーザダイオードのアノードとの接続点には常に定電流が流れ、このノードにおける電位は変動せず、それ故前記第１の電流源により供給されるオフセット電流を基準としてスイッチ手段により第１の電流源の出力電流から所定の電流量を断続的にカレントミラー回路側に分流することにより得られる高速のパルス電流をレーザダイオードに供給することができる。
【００８０】
請求項５に記載の発明によれば、レーザダイオードに対し第１の電流源によりオフセット電流を常時、供給し、第１、第２のスイッチ手段及びカレントミラー回路の動作により上記オフセット電流に第２の電流源から出力される電流を重畳し、または上記オフセット電流から第２の電流源から出力される電流の電流値に等しい電流をカレントミラー回路側に分流させるようにしたので、高速のパルス電流をレーザダイオードに供給することができると共に、レーザダイオードに供給する電流を、中心の電流値を固定した状態で振幅を変化させることができる。
【００８１】
請求項６に記載の発明によれば、請求項５に記載のレーザダイオード駆動回路において、前記レーザダイオードに供給する電流を前記第１の電流源から出力されるオフセット電流のみに制限する際に、前記第２の電流源の出力端と、前記第１のスイッチ手段及び第２のスイッチ手段との間に設けられ該第１のスイッチ手段及び第２のスイッチ手段への電流供給を遮断する第３のスイッチ手段と、前記カレントミラー回路を構成する第１、第２のトランジスタを強制的にオフ状態にする第４のスイッチ手段とを設けたので、請求項５に記載された発明により得られる効果に加えて、レーザダイオードに供給する電流を第１の電流源から出力されるオフセット電流のみに制限する際にカレントミラー回路の動作の影響を高速に断つことができる。
【００８２】
請求項７に記載の発明によれば、請求項６に記載のレーザダイオード駆動回路において、前記第２の電流源の出力端と擬似負荷との間に接続される第４のスイッチ手段を有し、前記レーザダイオードに供給する電流を前記第１の電流源から出力されるオフセット電流のみに制限する際に前記第４のスイッチ手段をオン状態とし、前記第２の電流源の出力電流を前記擬似負荷に流出するようにしたので、前記第２の電流源と、前記第１及び第２のスイッチ手段との接続点には常に定電流が流れるので、この接続点における電位は変動せず、それ故レーザダイオードに供給する電流を第１の電流源から出力されるオフセット電流のみに制限する動作状態から、第１、第２のスイッチ手段及びカレントミラー回路の動作により上記オフセット電流に第２の電流源から出力される電流を重畳し、または上記オフセット電流から第２の電流源から出力される電流の電流値に等しい電流をカレントミラー回路側に分流させることによりパルス電流を発生する動作状態に移行する際に高速に応答することができる。
【００８３】
請求項８に記載の発明によれば、請求項１乃至７のいずれかに記載のレーザダイオード駆動回路において、前記各スイッチ手段及び前記各トランジスタはＭＯＳトランジスタで形成するようにしたので、ＣＭＯＳ半導体集積回路上に請求項１乃至７のいずれかに記載のレーザダイオード駆動回路を形成することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態に係るレーザダイオード駆動回路の構成を示す回路図。
【図２】 図１に示したレーザダイオード駆動回路の各部の動作状態を示すタイミングチャート。
【図３】 本発明の第２の実施の形態に係るレーザダイオード駆動回路の構成を示す回路図。
【図４】 図３に示したレーザダイオード駆動回路の各部の動作状態を示すタイミングチャート。
【図５】 本発明の第３の実施の形態に係るレーザダイオード駆動回路の構成を示す回路図。
【図６】 図５に示したレーザダイオード駆動回路におけるスイッチング素子の制御信号とレーザダイオードに供給される駆動電流の変化状態との関係を示すタイミングチャート。
【図７】 本発明の第３の実施の形態に係るレーザダイオード駆動回路の具体的構成例を示す回路図。
【図８】 図７に示したレーザダイオード駆動回路におけるスイッチング素子の制御信号とレーザダイオードに供給される電流の変化状態との関係を示すタイミングチャート。
【図９】 本発明の第４の実施の形態に係るレーザダイオード駆動回路の構成を示す回路図。
【図１０】 図９に示したレーザダイオード駆動回路におけるスイッチング素子の制御信号とレーザダイオードに供給される駆動電流の変化状態との関係を示すタイミングチャート。
【図１１】 本発明の第５の実施の形態に係るレーザダイオード駆動回路の構成を示す回路図。
【図１２】 図１１に示したレーザダイオード駆動回路の各部の動作状態を示すタイミングチャート。
【図１３】 本発明の第６の実施の形態に係るレーザダイオード駆動回路の構成を示す回路図。
【図１４】 本発明の第７の実施の形態に係るレーザダイオード駆動回路の構成を示す回路図。
【図１５】 図１４に示したレーザダイオード駆動回路における各スイッチング素子の動作状態とレーザダイオードに供給される駆動電流との関係を示すタイミングチャート。
【図１６】 従来のレーザダイオード駆動回路の主要部の構成例を示す回路図。
【図１７】 図１６に示したレーザダイオード駆動回路の各部の動作状態を示すタイミングチャート。
【図１８】 従来のレーザダイオード駆動回路の主要部の他の構成例を示す回路図。
【図１９】 図１８に示したレーザダイオード駆動回路の各部の動作状態を示すタイミングチャート。
【符号の説明】
１０、２０、２１、３０〜３２ 電流源
１１、１２、２２、２３、３３〜３６ ＮＭＯＳトランジスタ
１３、２４、３７ レーザダイオード
１４、２５、３８ 擬似負荷
Claims (8)
- カソード側が接地されたレーザダイオードのアノード側と接続され該レーザダイオードにオフセット電流を供給する第１の電流源と、
前記オフセット電流に重畳する電流を供給する第２の電流源と、
前記第２の電流源と前記レーザダイオードのアノード側との間に設けられ第１の電圧パルス信号により駆動される第１のスイッチ手段と、
前記第２の電流源と前記第１のスイッチ手段との接続点と擬似負荷との間に設けられ前記第１の電圧パルス信号とは逆相の第２の電圧パルス信号により駆動される第２のスイッチ手段とを有し、
前記第１のスイッチ手段と第２のスイッチ手段は相補的にスイッチング動作することを特徴とするレーザダイオード駆動回路。 - カソード側が接地されたレーザダイオードのアノード側と接続され該レーザダイオードにオフセット電流を供給する第１の電流源と、
前記オフセット電流に重畳する電流を供給する２以上の第２の電流源とを有し、
前記２以上の第２の電流源の各々の出力端と、前記レーザダイオードのアノード側との間に第１のスイッチ手段が各々接続され、
前記２以上の第２の電流源の各々の出力端と前記第１のスイッチ手段との接続点と、擬似負荷との間に第２のスイッチ手段が各々接続され、
前記レーザダイオードに供給する電流が、少なくとも前記オフセット電流のレベルを基準としてパルス電流信号を重畳し、かつ該パルス電流信号の振幅が可変となるように前記２以上の第２の電流源の各々の出力端に接続される第１、第２のスイッチ手段を駆動制御することを特徴とするレーザダイオード駆動回路。 - 前記レーザダイオードに供給する電流が、前記オフセット電流のレベルに更に、前記２以上の第２の電流源のうちのいずれかにより１または複数のオフセット電流を重畳し、該重畳により加算されたオフセット電流のレベルを基準にしてパルス電流信号を重畳するように前記２以上の第２の電流源の各々の出力端に接続される第１、第２のスイッチ手段を駆動制御することを特徴とする請求項２に記載のレーザダイオード駆動回路。
- カソード側が接地されたレーザダイオードのアノード側と接続され該レーザダイオードにオフセット電流を供給する第１の電流源と、
第１の電流源より出力電流値が小さい電流を供給する第２の電流源と、
第２の電流源の出力電流を吸い込む第１のトランジスタと該第１のトランジスタにより駆動される第２のトランジスタとを有するカレントミラー回路と、
前記第２のトランジスタと、前記第１の電流源の出力端と前記レーザダイオードのアノードとの接続点との間に設けられたスイッチ手段と、
を有することを特徴とするレーザダイオード駆動回路。 - カソード側が接地されたレーザダイオードのアノード側と接続され該レーザダイオードにオフセット電流を供給する第１の電流源と、
第１の電流源より出力電流値が小さい電流を供給する第２の電流源と、
第２の電流源の出力電流を吸い込む第１のトランジスタと該第１のトランジスタにより駆動される第２のトランジスタとを有するカレントミラー回路と、
前記第２の電流源の出力端と前記第１のトランジスタとの間に設けられた第１のスイッチ手段と、
前記第２の電流源の出力端と前記第２のトランジスタとの間に設けられた第２のスイッチ手段とを有し、
前記第１の電流源の出力端を前記第２のスイッチ手段と前記第２のトランジスタとの接続点に接続すると共に、前記第１、第２のスイッチ手段が相補的にスイッチング動作するように該第１、第２のスイッチ手段を駆動制御することを特徴とするレーザダイオード駆動回路。 - 前記レーザダイオードに供給する電流を前記第１の電流源から出力さ れるオフセット電流のみに制限する際に、前記第２の電流源の出力端と、前記第１のスイッチ手段及び第２のスイッチ手段との間に設けられ該第１のスイッチ手段及び第２のスイッチ手段への電流供給を遮断する第３のスイッチ手段と、
前記カレントミラー回路を構成する第１、第２のトランジスタを強制的にオフ状態にする第４のスイッチ手段と、
を有することを特徴とする請求項５に記載のレーザダイオード駆動回路。 - 前記第２の電流源の出力端と擬似負荷との間に接続される第５のスイッチ手段を有し、
前記レーザダイオードに供給する電流を前記第１の電流源から出力されるオフセット電流のみに制限する際に前記第５のスイッチ手段をオン状態とし、
前記第２の電流源の出力電流を前記擬似負荷に流出させることを特徴とする請求項６に記載のレーザダイオード駆動回路。 - 前記各スイッチ手段及び前記各トランジスタはＭＯＳトランジスタで形成されることを特徴とする請求項１乃至７のいずれかに記載のレーザダイオード駆動回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000045000A JP3959920B2 (ja) | 2000-02-22 | 2000-02-22 | レーザダイオード駆動回路 |
| TW090103809A TW477095B (en) | 2000-02-22 | 2001-02-20 | Laser diode driving circuit |
| US09/789,975 US6826215B2 (en) | 2000-02-22 | 2001-02-21 | Laser diode driving circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000045000A JP3959920B2 (ja) | 2000-02-22 | 2000-02-22 | レーザダイオード駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001237489A JP2001237489A (ja) | 2001-08-31 |
| JP3959920B2 true JP3959920B2 (ja) | 2007-08-15 |
Family
ID=18567667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000045000A Expired - Fee Related JP3959920B2 (ja) | 2000-02-22 | 2000-02-22 | レーザダイオード駆動回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6826215B2 (ja) |
| JP (1) | JP3959920B2 (ja) |
| TW (1) | TW477095B (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7352786B2 (en) * | 2001-03-05 | 2008-04-01 | Fuji Xerox Co., Ltd. | Apparatus for driving light emitting element and system for driving light emitting element |
| JP4123791B2 (ja) * | 2001-03-05 | 2008-07-23 | 富士ゼロックス株式会社 | 発光素子駆動装置および発光素子駆動システム |
| JP3905734B2 (ja) * | 2001-10-02 | 2007-04-18 | 浜松ホトニクス株式会社 | 発光素子駆動回路 |
| JP3908971B2 (ja) * | 2001-10-11 | 2007-04-25 | 浜松ホトニクス株式会社 | 発光素子駆動回路 |
| JP3988469B2 (ja) | 2002-01-25 | 2007-10-10 | ソニー株式会社 | 半導体レーザ駆動回路 |
| JP3947495B2 (ja) * | 2003-06-02 | 2007-07-18 | ローム株式会社 | モールド型半導体レーザ |
| JP2005026410A (ja) * | 2003-07-01 | 2005-01-27 | Ricoh Co Ltd | 半導体レーザ駆動装置 |
| DE10358957A1 (de) * | 2003-12-15 | 2005-07-07 | Deutsche Thomson-Brandt Gmbh | Kompatibler optischer Abtaster mit verbessertem Lasermodulator für Aufzeichnungs- oder Wiedergabegeräte optischer Aufzeichnungsträger |
| US7170335B2 (en) * | 2004-03-08 | 2007-01-30 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Driver circuit for driving a light source of an optical pointing device |
| US7372882B2 (en) * | 2004-04-28 | 2008-05-13 | Renesas Technology Corp. | Driving circuit for and semiconductor device for driving laser diode |
| CN100521415C (zh) * | 2004-12-22 | 2009-07-29 | 松下电器产业株式会社 | 光发送电路 |
| US7400662B2 (en) * | 2005-01-26 | 2008-07-15 | Avago Technologies Fiber Ip Pte Ltd | Calibration of laser systems |
| US7468998B2 (en) * | 2005-03-25 | 2008-12-23 | Pavilion Integration Corporation | Radio frequency modulation of variable degree and automatic power control using external photodiode sensor for low-noise lasers of various wavelengths |
| EP1819021B1 (en) * | 2006-02-14 | 2018-06-20 | Finder S.P.A. | Method and device for monitoring polyphase lines and for detecting phase losses based on the phase angle between phase-to-phase voltages |
| JP2008004706A (ja) * | 2006-06-21 | 2008-01-10 | Mitsumi Electric Co Ltd | 発光ダイオード駆動回路 |
| JP5778059B2 (ja) * | 2012-03-12 | 2015-09-16 | 古河電気工業株式会社 | 発光素子駆動装置 |
| CN202797600U (zh) * | 2012-09-13 | 2013-03-13 | 常州华达科捷光电仪器有限公司 | 一种激光模组控制电路 |
| JP2015076581A (ja) * | 2013-10-11 | 2015-04-20 | ソニー株式会社 | 光送信回路、光送信装置、および、光伝送システム |
| CN104596970B (zh) * | 2014-12-30 | 2017-03-22 | 南京大学 | 一种中红外激光气体传感检测装置及方法 |
| TWI575829B (zh) * | 2015-11-25 | 2017-03-21 | 財團法人工業技術研究院 | 加快雷射二極體發光的控制方法 |
| CN109326954B (zh) * | 2017-07-31 | 2024-01-26 | 科大国盾量子技术股份有限公司 | 一种用于量子通信单光子源的激光器高速驱动模块 |
| CN109257848A (zh) * | 2018-10-22 | 2019-01-22 | 上海炬佑智能科技有限公司 | 光源驱动电路、光源驱动方法以及飞行时间测距传感器 |
| JP2020088020A (ja) * | 2018-11-16 | 2020-06-04 | ソニーセミコンダクタソリューションズ株式会社 | 検出回路、駆動回路および発光装置 |
| CN113056851B (zh) * | 2018-11-27 | 2024-02-13 | 索尼半导体解决方案公司 | 驱动装置和发光装置 |
| CN112217571B (zh) * | 2019-07-09 | 2022-02-22 | 博通集成电路（上海）股份有限公司 | Cmos单管红外收发器 |
| US10840907B1 (en) | 2019-11-19 | 2020-11-17 | Honeywell International Inc. | Source-coupled logic with reference controlled inputs |
| WO2021190574A1 (zh) * | 2020-03-24 | 2021-09-30 | 深圳市中科创激光技术有限公司 | 激光光源控制系统及其控制方法 |
| CN117394135A (zh) * | 2022-07-05 | 2024-01-12 | 深圳市速腾聚创科技有限公司 | 激光二极管驱动电路及激光雷达 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6139761A (ja) | 1984-07-31 | 1986-02-25 | Toshiba Electric Equip Corp | インタ−ホンシステム |
| JPH04283978A (ja) | 1991-03-13 | 1992-10-08 | Fujitsu Ltd | レーザダイオード駆動回路 |
| JPH05190949A (ja) * | 1992-01-13 | 1993-07-30 | Rohm Co Ltd | レ−ザ−ダイオ−ド駆動回路 |
| JPH0734491A (ja) | 1993-07-20 | 1995-02-03 | Hitachi Constr Mach Co Ltd | 建設機械のフィルタ目詰り検出装置 |
| US5798658A (en) * | 1995-06-15 | 1998-08-25 | Werking; Paul M. | Source-coupled logic with reference controlled inputs |
| JP3636411B2 (ja) | 1997-03-19 | 2005-04-06 | 富士通株式会社 | レーザーダイオードの駆動回路および駆動方法 |
| JPH11208017A (ja) * | 1998-01-30 | 1999-08-03 | Canon Inc | 発光素子駆動装置 |
-
2000
- 2000-02-22 JP JP2000045000A patent/JP3959920B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-20 TW TW090103809A patent/TW477095B/zh not_active IP Right Cessation
- 2001-02-21 US US09/789,975 patent/US6826215B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030189961A1 (en) | 2003-10-09 |
| US6826215B2 (en) | 2004-11-30 |
| TW477095B (en) | 2002-02-21 |
| JP2001237489A (ja) | 2001-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3959920B2 (ja) | レーザダイオード駆動回路 | |
| JP2005191036A (ja) | 発光素子駆動回路、デジタルアナログ変換器及び電流駆動回路 | |
| JP2647014B2 (ja) | ＢｉＣＭＯＳ論理回路 | |
| US6252450B1 (en) | Circuit and method for writing to a memory disk | |
| US6429987B1 (en) | High speed inductor current driver with minimum overshoot | |
| JP2932722B2 (ja) | 電流駆動回路 | |
| US20070253313A1 (en) | Laser driver, method for driving laser, and recording/reading equipment | |
| US20070116075A1 (en) | Laser diode driver | |
| US6201421B1 (en) | Write current driving circuit | |
| JP2006033864A (ja) | 電流駆動回路、及び電流駆動回路の動作方法 | |
| JP2000182203A (ja) | ハ―ドディスク・ドライブ書込みヘッドの調節可能なライタ―・オ―バ―シュ―ト | |
| JP2001156385A (ja) | レーザ駆動装置 | |
| JP4641219B2 (ja) | 出力バッファ回路 | |
| US5379208A (en) | High speed driving circuit for magnetic head effective against flyback pulse | |
| JP3410084B2 (ja) | 電圧トランスレータ | |
| KR19980024898A (ko) | 로우 바이어스 전압 기입 드라이버 | |
| JP2002358604A (ja) | 磁気信号検出ヘッドの電流バイアス回路 | |
| JP2001084505A (ja) | 電流ドライバ回路 | |
| JP3579290B2 (ja) | 磁気ヘッド駆動回路および磁気記録装置 | |
| JP4794156B2 (ja) | 長いホールド時間のサンプル・アンド・ホールド回路 | |
| JP2004111984A (ja) | レーザ駆動装置 | |
| US6867936B2 (en) | Driving circuit for a magnetic head and magnetic recording apparatus | |
| US5812011A (en) | Current switching circuit formed in an integrated semiconductor circuit | |
| JP4837585B2 (ja) | 受光回路 | |
| JP3831197B2 (ja) | レーザ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040521 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070507 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |