JP2000182203A - ハ―ドディスク・ドライブ書込みヘッドの調節可能なライタ―・オ―バ―シュ―ト - Google Patents
ハ―ドディスク・ドライブ書込みヘッドの調節可能なライタ―・オ―バ―シュ―トInfo
- Publication number
- JP2000182203A JP2000182203A JP11359406A JP35940699A JP2000182203A JP 2000182203 A JP2000182203 A JP 2000182203A JP 11359406 A JP11359406 A JP 11359406A JP 35940699 A JP35940699 A JP 35940699A JP 2000182203 A JP2000182203 A JP 2000182203A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- drive
- write head
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B21/00—Head arrangements not specific to the method of recording or reproducing
- G11B21/02—Driving or moving of heads
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/022—H-Bridge head driver circuit, the "H" configuration allowing to inverse the current direction in the head
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Landscapes
- Digital Magnetic Recording (AREA)
- Printers Characterized By Their Purpose (AREA)
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Abstract
(57)【要約】
【課題】 書込みヘッド駆動電流のオーバーシュートを
制御する。 【解決手段】 ハードディスク・ドライブ（１００）の
Ｈブリッジ駆動回路の調節可能なライター駆動回路及び
オーバーシュートを提供する改良された書込み駆動回
路。本発明は、可変キャパシタ回路（２２，２４）を用
い、書込み駆動トランジスタ（４４，４６）に初期ブー
ストを提供する。好ましい実施例において、可変キャパ
シタのキャパシタンスは、シリアル制御ポートを介して
ディスク駆動プリアンプに書き込まれたワードによって
制御される。
制御する。 【解決手段】 ハードディスク・ドライブ（１００）の
Ｈブリッジ駆動回路の調節可能なライター駆動回路及び
オーバーシュートを提供する改良された書込み駆動回
路。本発明は、可変キャパシタ回路（２２，２４）を用
い、書込み駆動トランジスタ（４４，４６）に初期ブー
ストを提供する。好ましい実施例において、可変キャパ
シタのキャパシタンスは、シリアル制御ポートを介して
ディスク駆動プリアンプに書き込まれたワードによって
制御される。
Description
【０００１】
【発明の属する技術分野】本発明は、ハードディスク・
ドライブ（ＨＤＤ）の書込み駆動回路に関連する。更に
詳細に言えば、立上り時間と立下がり時間、及びディス
クに書込む動作の他の特性を最適化するよう、書込みヘ
ッド駆動電流のオーバーシュートを調節するハードディ
スク・ドライブ書込みヘッド及び回路に関連する。
ドライブ（ＨＤＤ）の書込み駆動回路に関連する。更に
詳細に言えば、立上り時間と立下がり時間、及びディス
クに書込む動作の他の特性を最適化するよう、書込みヘ
ッド駆動電流のオーバーシュートを調節するハードディ
スク・ドライブ書込みヘッド及び回路に関連する。
【０００２】
【従来の技術及びその課題】ハードディスク・ドライブ
記憶装置は、磁化可能な材料で表面が被覆された１つ又
はそれ以上の回転するディスク又はプラッタ（platte
r）を典型的に有する。各プラッタ表面に関連する読出
し／書込みヘッドは、ヘッドを横切った半径方向に一緒
に動き、トラックと呼ばれ、同心円上に位置するアドレ
ス指定可能なデータ領域に到達する。現在は個別の読出
しヘッド及び書込みヘッドを有することが一般的であ
る。書込みヘッドは本質的にワイヤの小さなコイルであ
り、これは、トラックに沿ってディスク・プラッタの小
さな領域を磁化することによってデータを記憶する。書
込みヘッドを介して駆動された電流が一時的な磁界をつ
くり、これが、書込みヘッドの現在の位置でディスクの
小さな領域を磁化する。書込みヘッドを介して電流を駆
動するために用いられる電子回路は、図１に示すような
Ｈブリッジを典型的に用いる。例えば、ハシモトらに発
行され、参照のためここに引用した米国特許番号第６，
６３８，０１２号が、書込み駆動回路にＨブリッジを用
いている。Ｈブリッジの用途は、電流が書込みヘッドを
介していずれの方向にも駆動されるようにすることであ
る。電流が１方向に駆動されるとき磁界はＮ極で１方向
につくられ、電流が逆方向に駆動されるとき磁界はＮ極
で逆方向につくられる。Ｈブリッジは、１対のトランジ
スタをオンにすることによって、ヘッドを介する駆動電
流を切替え、電流が供給源から接地へのパスを流れるよ
うにする。例えば、トランジスタＹをオンにし、トラン
ジスタ
記憶装置は、磁化可能な材料で表面が被覆された１つ又
はそれ以上の回転するディスク又はプラッタ（platte
r）を典型的に有する。各プラッタ表面に関連する読出
し／書込みヘッドは、ヘッドを横切った半径方向に一緒
に動き、トラックと呼ばれ、同心円上に位置するアドレ
ス指定可能なデータ領域に到達する。現在は個別の読出
しヘッド及び書込みヘッドを有することが一般的であ
る。書込みヘッドは本質的にワイヤの小さなコイルであ
り、これは、トラックに沿ってディスク・プラッタの小
さな領域を磁化することによってデータを記憶する。書
込みヘッドを介して駆動された電流が一時的な磁界をつ
くり、これが、書込みヘッドの現在の位置でディスクの
小さな領域を磁化する。書込みヘッドを介して電流を駆
動するために用いられる電子回路は、図１に示すような
Ｈブリッジを典型的に用いる。例えば、ハシモトらに発
行され、参照のためここに引用した米国特許番号第６，
６３８，０１２号が、書込み駆動回路にＨブリッジを用
いている。Ｈブリッジの用途は、電流が書込みヘッドを
介していずれの方向にも駆動されるようにすることであ
る。電流が１方向に駆動されるとき磁界はＮ極で１方向
につくられ、電流が逆方向に駆動されるとき磁界はＮ極
で逆方向につくられる。Ｈブリッジは、１対のトランジ
スタをオンにすることによって、ヘッドを介する駆動電
流を切替え、電流が供給源から接地へのパスを流れるよ
うにする。例えば、トランジスタＹをオンにし、トラン
ジスタ
【外１】 をオフにするとき、書込みヘッドを介する電流はＨXか
らＨYへ流れる。同様に、トランジスタ
らＨYへ流れる。同様に、トランジスタ
【外２】 をオンにし、トランジスタＹをオフにするとき、電流は
逆方向に流れる。ｔｒ，ｔｆ（立上り時間，立下がり時
間）は、ＨＤＤ書込みヘッドの誘導負荷を介して電流が
逆転し得る速度に対応する時間である。
逆方向に流れる。ｔｒ，ｔｆ（立上り時間，立下がり時
間）は、ＨＤＤ書込みヘッドの誘導負荷を介して電流が
逆転し得る速度に対応する時間である。
【０００３】ＨＤＤプラッタの１つのトラックに記憶さ
れ得るデータの量を増やすためには、電流の流れの変化
速度を速めることが望ましい。ｔｒ，ｔｆを減らす際の
制約は、オーバーシュートの量である。図２は、典型的
な先行技術のＨＤＤ書込みヘッドへのテスト入力に対す
る電流波形を示す。ヘッドを介する電流のスイッチング
速度を速めると、オーバーシュート２０がヘッドで生成
される。いくらかのオーバーシュートは許容され得る
が、幾つかの用途では、あまりにオーバーシュートが多
いと、ヘッド、及びその結果として駆動装置全体の性能
に有害な影響を及ぼすことがある。先行技術では、図１
に示すようなキャパシタ１６，１８を加えることによっ
てオーバーシュートが増大される。この回路では、駆動
サイクルの始めに、キャパシタ１６，１８を介して付加
的な電流が書込みヘッド・ノードにダンプ（dump）され
る。
れ得るデータの量を増やすためには、電流の流れの変化
速度を速めることが望ましい。ｔｒ，ｔｆを減らす際の
制約は、オーバーシュートの量である。図２は、典型的
な先行技術のＨＤＤ書込みヘッドへのテスト入力に対す
る電流波形を示す。ヘッドを介する電流のスイッチング
速度を速めると、オーバーシュート２０がヘッドで生成
される。いくらかのオーバーシュートは許容され得る
が、幾つかの用途では、あまりにオーバーシュートが多
いと、ヘッド、及びその結果として駆動装置全体の性能
に有害な影響を及ぼすことがある。先行技術では、図１
に示すようなキャパシタ１６，１８を加えることによっ
てオーバーシュートが増大される。この回路では、駆動
サイクルの始めに、キャパシタ１６，１８を介して付加
的な電流が書込みヘッド・ノードにダンプ（dump）され
る。
【０００４】
【課題を達成するための手段及び作用】本発明は、Ｈブ
リッジ・ヘッド駆動回路のオーバーシュート過渡電流の
制御を調節可能にする改良された書込み駆動回路を提供
する。一実施例において、本発明は、切替え過渡電流期
間の間ヘッド駆動に注入される電流を選択的に決めるこ
とができるよう、ヘッド駆動回路に可調節（adjustabl
e）キャパシタを提供する。この可変キャパシタは、プ
リアンプ・デバイスへのシリアル入力を介して制御され
得、ハードディスク・ドライブのオーバーシュート特性
をプログラム可能にすることができる。本発明の別の実
施例では、可調節オーバーシュート回路は、並列に配置
され、その回路に集積回路の最終金属化層で選択的に接
続された幾つかのキャパシタを有する可変キャパシタを
含む。本発明の更に別の実施例において、Ｈブリッジ・
トランジスタを駆動する固定キャパシタと共同する可調
節電流インバータが提供される。この可調節電流インバ
ータは、個別の制御入力を有するいくつかのトランジス
タを含み得る。これらの制御されたトランジスタは、キ
ャパシタを介してＨブリッジ・トランジスタを駆動する
１つ又はそれ以上のトランジスタを選択するために用い
ることができる。本発明の利点は、ＨＤＤメーカーが、
電流オーバーシュート量を選択することができる性質を
用いてヘッドの性能を最適化できることである。最適化
は、特定のディスクドライブ設計において、又は特定の
ドライブにおいてバーン・イン中に、又はヘッドがディ
スク・プラッタの別トラック又は別セクションにアクセ
スするとき「オン・ザ・フライ」にて成され得る。
リッジ・ヘッド駆動回路のオーバーシュート過渡電流の
制御を調節可能にする改良された書込み駆動回路を提供
する。一実施例において、本発明は、切替え過渡電流期
間の間ヘッド駆動に注入される電流を選択的に決めるこ
とができるよう、ヘッド駆動回路に可調節（adjustabl
e）キャパシタを提供する。この可変キャパシタは、プ
リアンプ・デバイスへのシリアル入力を介して制御され
得、ハードディスク・ドライブのオーバーシュート特性
をプログラム可能にすることができる。本発明の別の実
施例では、可調節オーバーシュート回路は、並列に配置
され、その回路に集積回路の最終金属化層で選択的に接
続された幾つかのキャパシタを有する可変キャパシタを
含む。本発明の更に別の実施例において、Ｈブリッジ・
トランジスタを駆動する固定キャパシタと共同する可調
節電流インバータが提供される。この可調節電流インバ
ータは、個別の制御入力を有するいくつかのトランジス
タを含み得る。これらの制御されたトランジスタは、キ
ャパシタを介してＨブリッジ・トランジスタを駆動する
１つ又はそれ以上のトランジスタを選択するために用い
ることができる。本発明の利点は、ＨＤＤメーカーが、
電流オーバーシュート量を選択することができる性質を
用いてヘッドの性能を最適化できることである。最適化
は、特定のディスクドライブ設計において、又は特定の
ドライブにおいてバーン・イン中に、又はヘッドがディ
スク・プラッタの別トラック又は別セクションにアクセ
スするとき「オン・ザ・フライ」にて成され得る。
【０００５】
【実施例】本発明の特徴とされる新規な特性を添付の特
許請求の範囲に示す。しかし、本発明及び本発明の他の
特性と利点は、添付の図面に関連させて以下の詳細な説
明を参照することによって最もよく理解されよう。上述
のように、図１の先行技術の回路で示すように、Ｈブリ
ッジを典型的に用いるＨＤＤ書込みヘッドを介して電流
を駆動するために電子回路が用いられる。この図面は簡
略した書込みドライバの回路を示し、これは「ライタ
ー」回路と呼ばれることもある。典型的には、書込み駆
動回路は、電流の値を設定する上側２つ又は下側２つの
トランジスタを備えた、Ｙ入力及び
許請求の範囲に示す。しかし、本発明及び本発明の他の
特性と利点は、添付の図面に関連させて以下の詳細な説
明を参照することによって最もよく理解されよう。上述
のように、図１の先行技術の回路で示すように、Ｈブリ
ッジを典型的に用いるＨＤＤ書込みヘッドを介して電流
を駆動するために電子回路が用いられる。この図面は簡
略した書込みドライバの回路を示し、これは「ライタ
ー」回路と呼ばれることもある。典型的には、書込み駆
動回路は、電流の値を設定する上側２つ又は下側２つの
トランジスタを備えた、Ｙ入力及び
【外３】 入力を駆動するための付加的な回路を有する。例とし
て、前述した米国特許番号第６，６３８，０１２号を参
照されたい。Ｈブリッジの用途は、電流が書込みヘッド
を介していずれの方向へも駆動されるようにすることで
ある。電流が１方向へ駆動されるとき、磁界がＮ極で１
方向につくられ、電流が反対の方向へ駆動されるとき、
磁界はＮ極で反対の方向につくられる。この磁界はその
後、ディスク・プラッタの小さな領域を磁化することに
よってディスク・プラッタにデータを「書き込む」ため
に用いられる。Ｈブリッジは、一対のトランジスタをオ
ンにすることによってヘッドを介する駆動電流を切替
え、電流が供給源から接地へのパスを流れるようにする
よう動作する。例えば、トランジスタＹをオンにし、ト
ランジスタ
て、前述した米国特許番号第６，６３８，０１２号を参
照されたい。Ｈブリッジの用途は、電流が書込みヘッド
を介していずれの方向へも駆動されるようにすることで
ある。電流が１方向へ駆動されるとき、磁界がＮ極で１
方向につくられ、電流が反対の方向へ駆動されるとき、
磁界はＮ極で反対の方向につくられる。この磁界はその
後、ディスク・プラッタの小さな領域を磁化することに
よってディスク・プラッタにデータを「書き込む」ため
に用いられる。Ｈブリッジは、一対のトランジスタをオ
ンにすることによってヘッドを介する駆動電流を切替
え、電流が供給源から接地へのパスを流れるようにする
よう動作する。例えば、トランジスタＹをオンにし、ト
ランジスタ
【外４】 をオフにするとき、電流はＨXからＨYへ書込みヘッドを
介して流れる。同様に、トランジスタ
介して流れる。同様に、トランジスタ
【外５】 をオンにし、トランジスタＹをオフにするとき、電流は
逆の方向へ流れる。定状態の電流がヘッドを介して流れ
るとき、書込みヘッドのＤＣ動作点は、そのヘッドのい
ずれかの側の電圧である。
逆の方向へ流れる。定状態の電流がヘッドを介して流れ
るとき、書込みヘッドのＤＣ動作点は、そのヘッドのい
ずれかの側の電圧である。
【０００６】ＨＤＤ書込みヘッドは誘導負荷であるた
め、図２に示すように、ヘッドを介する電流が急速に反
転するとき、ＨX出力及びＨY出力に電圧及び電流スウィ
ング（特有の過渡電流リング）が生じる。製造中など
に、全体のディスク・ドライブ性能を選択的に最適化す
るよう制御可能な方法で、書込みヘッド電流遷移ｔｒ／
ｔｆの書込み周波数を増加させることが望ましい。本発
明の一実施例を図３に示す。この回路は、バイアス電圧
を生成する回路と可調節オーバーシュート回路に加え
て、上述のＨ駆動回路２０を含む。可調節オーバーシュ
ート回路は、書込みヘッドの上側駆動トランジスタ及び
下側駆動トランジスタの間に接続される可変キャパシタ
２２，２４を含む。可調節オーバーシュート回路は、調
節可能な初期電流を書込みヘッドに駆動し、それにより
オーバーシュートの制御が調節可能となる。更に図３に
関し、電圧バイアス回路２６は、ノード２８に電圧ＶB
を提供する。電圧バイアス回路２６は、図示するよう
に、トランジスタ３２のゲート及びコレクタに接続され
る電流源３０を含み、そのトランジスタのエミッタはレ
ジスタ３４を介して接地に接続される。図示した実施例
では、バイアス電圧ＶBは、２つのＭＯＳトランジスタ
３６，３８のソース入力に接続される。２つのＭＯＳト
ランジスタ３６，３８のドレインは、下側Ｈブリッジ・
トランジスタ４０，４２のゲートに接続される。これら
のトランジスタのゲートは、駆動信号Ｙ及び
め、図２に示すように、ヘッドを介する電流が急速に反
転するとき、ＨX出力及びＨY出力に電圧及び電流スウィ
ング（特有の過渡電流リング）が生じる。製造中など
に、全体のディスク・ドライブ性能を選択的に最適化す
るよう制御可能な方法で、書込みヘッド電流遷移ｔｒ／
ｔｆの書込み周波数を増加させることが望ましい。本発
明の一実施例を図３に示す。この回路は、バイアス電圧
を生成する回路と可調節オーバーシュート回路に加え
て、上述のＨ駆動回路２０を含む。可調節オーバーシュ
ート回路は、書込みヘッドの上側駆動トランジスタ及び
下側駆動トランジスタの間に接続される可変キャパシタ
２２，２４を含む。可調節オーバーシュート回路は、調
節可能な初期電流を書込みヘッドに駆動し、それにより
オーバーシュートの制御が調節可能となる。更に図３に
関し、電圧バイアス回路２６は、ノード２８に電圧ＶB
を提供する。電圧バイアス回路２６は、図示するよう
に、トランジスタ３２のゲート及びコレクタに接続され
る電流源３０を含み、そのトランジスタのエミッタはレ
ジスタ３４を介して接地に接続される。図示した実施例
では、バイアス電圧ＶBは、２つのＭＯＳトランジスタ
３６，３８のソース入力に接続される。２つのＭＯＳト
ランジスタ３６，３８のドレインは、下側Ｈブリッジ・
トランジスタ４０，４２のゲートに接続される。これら
のトランジスタのゲートは、駆動信号Ｙ及び
【外６】 に接続される。従って、トランジスタ３６，３８は、下
側Ｈブリッジ・トランジスタ４０，４２のゲートへの電
圧バイアス電流ＶBを、駆動信号Ｙ及び
側Ｈブリッジ・トランジスタ４０，４２のゲートへの電
圧バイアス電流ＶBを、駆動信号Ｙ及び
【外７】 によって制御されたように切替える。ＶBの電圧は、所
望の定状態のヘッド電流を提供するように選択される。
上述のように、図３の回路のオペレーションは、書込み
制御信号Ｙ及び
望の定状態のヘッド電流を提供するように選択される。
上述のように、図３の回路のオペレーションは、書込み
制御信号Ｙ及び
【外８】 によって制御される書込みヘッド１０を介する交流駆動
電流をつくることができる。回路オペレーションの一例
として、トランジスタ４６及び４２を介して流れる電流
を生じさせる、高から低へのＹの遷移を説明する。Ｙの
高から低への遷移では、トランジスタ４０からバイアス
電圧を取り除き、それをトランジスタ４２へ印加するた
め、トランジスタ３６がオフになり、トランジスタ３８
がオンになる。同様に、インバータ４８を介するＹの遷
移がトランジスタ４６をオンにする。更に、高から低へ
のＹの遷移と同時に低から高へ遷移する
電流をつくることができる。回路オペレーションの一例
として、トランジスタ４６及び４２を介して流れる電流
を生じさせる、高から低へのＹの遷移を説明する。Ｙの
高から低への遷移では、トランジスタ４０からバイアス
電圧を取り除き、それをトランジスタ４２へ印加するた
め、トランジスタ３６がオフになり、トランジスタ３８
がオンになる。同様に、インバータ４８を介するＹの遷
移がトランジスタ４６をオンにする。更に、高から低へ
のＹの遷移と同時に低から高へ遷移する
【外９】 がインバータ５０に供給され、トランジスタ４４がオフ
になる。インバータ４８の出力が低から高に遷移する
と、可変キャパシタ２２は、トランジスタ４２のゲート
に流れる電流に初期低インピーダンスを提供する。従っ
て、キャパシタ２２は、トランジスタ４２に初期駆動電
流を提供して、トランジスタ４２をより高速にオンにす
る。トランジスタ４２へのこの初期駆動は、一層高速な
ｔｆ／ｔｆ及び対応するオーバーシュートを提供する。
可変キャパシタ２２は充電されるため、トランジスタ４
２を駆動するための更なる定状態電流を提供しない。ヘ
ッドを介する定状態電流は、トランジスタ４２のゲート
に印加されるＶBによって決定される。Ｙの低から高へ
の遷移は、上述したものと同様の方法で、書込みヘッド
を介して反対方向に流れる電流を供給する。
になる。インバータ４８の出力が低から高に遷移する
と、可変キャパシタ２２は、トランジスタ４２のゲート
に流れる電流に初期低インピーダンスを提供する。従っ
て、キャパシタ２２は、トランジスタ４２に初期駆動電
流を提供して、トランジスタ４２をより高速にオンにす
る。トランジスタ４２へのこの初期駆動は、一層高速な
ｔｆ／ｔｆ及び対応するオーバーシュートを提供する。
可変キャパシタ２２は充電されるため、トランジスタ４
２を駆動するための更なる定状態電流を提供しない。ヘ
ッドを介する定状態電流は、トランジスタ４２のゲート
に印加されるＶBによって決定される。Ｙの低から高へ
の遷移は、上述したものと同様の方法で、書込みヘッド
を介して反対方向に流れる電流を供給する。
【０００７】図４は本発明の別の実施例を示す。この実
施例では、図３で示した包括的な可変キャパシタは、図
４に示すような可変キャパシタ２２，２４で置き換えら
れている。可変キャパシタ２２，２４は、並列に接続さ
れる１つ又はそれ以上のキャパシタ５２（Ｃ１からＣ
４）を有する。それぞれのキャパシタ５２は、トランジ
スタ５４への一方の又は両方の端子に接続される。トラ
ンジスタ５４は、トランジスタ５４をオンにするようト
ランジスタ・ゲートに接続された制御ライン５６を有す
る。このトランジスタがオンになると、このトランジス
タに関連するキャパシタのキャパシタンスが図３の回路
に加えられる。可変キャパシタ２２，２４の制御は、図
４に示すように実行される。典型的には「プリ・アン
プ」チップである集積回路へのシリアル入力は、先行技
術のシリアル入力プロトコルに従って、シリアル・ポー
ト回路５８によって処理され得る。その後、シリアル・
ポート回路５８は、イネーブル情報をキャパシタ・イネ
ーブル・レジスタ６０にロードする。キャパシタ・イネ
ーブル・レジスタ６０は、その可変キャパシタに適する
それぞれのキャパシタに対し１ビット・レジスタを有す
る。キャパシタ・イネーブル・レジスタ６０の出力は可
変キャパシタのトランジスタのゲートを駆動する。この
ように、可変キャパシタは、個別のキャパシタンスを所
望の全キャパシタンスまで加えるよう、適当なトランジ
スタをオンにすることによって、シリアル・ポートを介
して調節され得る。図５は本発明の更に別の実施例を示
す。この実施例では、図３に示した包括的な可変キャパ
シタは、図５に示すような可変キャパシタ６２で置き換
えられている。可変キャパシタ６２は、並列に接続され
る１つ又はそれ以上のキャパシタ５２（Ｃ１からＣ５）
を含む。キャパシタ５２のそれぞれは、共通端子６４へ
の１つの端子に接続される。各キャパシタ５２の第２の
端子は、端子６６に接続されても接続されなくてもよ
い。第２の端子の接続は、チップ製造プロセス中の最終
金属化工程によって決まる。このように、プロセスの金
属化工程を変えることによって、しかし、下にある回路
設計を変えることなく、所望とされる特定の応答用に集
積回路を修正することができる。
施例では、図３で示した包括的な可変キャパシタは、図
４に示すような可変キャパシタ２２，２４で置き換えら
れている。可変キャパシタ２２，２４は、並列に接続さ
れる１つ又はそれ以上のキャパシタ５２（Ｃ１からＣ
４）を有する。それぞれのキャパシタ５２は、トランジ
スタ５４への一方の又は両方の端子に接続される。トラ
ンジスタ５４は、トランジスタ５４をオンにするようト
ランジスタ・ゲートに接続された制御ライン５６を有す
る。このトランジスタがオンになると、このトランジス
タに関連するキャパシタのキャパシタンスが図３の回路
に加えられる。可変キャパシタ２２，２４の制御は、図
４に示すように実行される。典型的には「プリ・アン
プ」チップである集積回路へのシリアル入力は、先行技
術のシリアル入力プロトコルに従って、シリアル・ポー
ト回路５８によって処理され得る。その後、シリアル・
ポート回路５８は、イネーブル情報をキャパシタ・イネ
ーブル・レジスタ６０にロードする。キャパシタ・イネ
ーブル・レジスタ６０は、その可変キャパシタに適する
それぞれのキャパシタに対し１ビット・レジスタを有す
る。キャパシタ・イネーブル・レジスタ６０の出力は可
変キャパシタのトランジスタのゲートを駆動する。この
ように、可変キャパシタは、個別のキャパシタンスを所
望の全キャパシタンスまで加えるよう、適当なトランジ
スタをオンにすることによって、シリアル・ポートを介
して調節され得る。図５は本発明の更に別の実施例を示
す。この実施例では、図３に示した包括的な可変キャパ
シタは、図５に示すような可変キャパシタ６２で置き換
えられている。可変キャパシタ６２は、並列に接続され
る１つ又はそれ以上のキャパシタ５２（Ｃ１からＣ５）
を含む。キャパシタ５２のそれぞれは、共通端子６４へ
の１つの端子に接続される。各キャパシタ５２の第２の
端子は、端子６６に接続されても接続されなくてもよ
い。第２の端子の接続は、チップ製造プロセス中の最終
金属化工程によって決まる。このように、プロセスの金
属化工程を変えることによって、しかし、下にある回路
設計を変えることなく、所望とされる特定の応答用に集
積回路を修正することができる。
【０００８】図６は本発明の別の実施例を示す。この実
施例は、Ｈブリッジ・トランジスタを駆動するキャパシ
タと共同する可調節電流インバータ７０を含む。この実
施例は、インバータ４８，５０を図６に示すような可調
節電流インバータで置き換えることを除けば、図３に示
したものと同じ全体の回路を用いることができる。可調
節駆動インバータを含む好ましい実施例において、可調
節キャパシタ２２，２４の代りに固定キャパシタが用い
られることが好ましい。可調節電流インバータ７０は、
入力７２と出力７３を有する。図示した可調節電流イン
バータは、参照電圧ＶＣＣとＧＮＤの間に接続されるト
ランジスタ対ＰＭＯＳ ７５およびＮＭＯＳ ７６を含む
基本的なインバータ７４を含む。付加的なＰＭＯＳトラ
ンジスタ７８，８０，８２により、付加的な電流を出力
７６に供給することができる。対応する制御トランジス
タ８４，８６，８８が、それぞれ制御入力ＣＴＲＢ０、
ＣＴＲＢ１、ＣＴＲＢ２によってイネーブルにされると
き、入力７２はアクティブであり、イネーブルにされた
それぞれのＰＭＯＳトランジスタは、電源ＶＣＣへ付加
的な電流を供給する。制御入力は、図４に示したよう
に、シリアル・ポート回路を介してイネーブル・レジス
タによって駆動されてもよい。当業者であれば明白なよ
うに、制御されたオーバーシュートの付加的な段階とし
て、制御入力を備えた任意の数の付加的なＰＭＯＳトラ
ンジスタを用いることができる。図３の回路と共同して
用いるとき、可変電流インバータ７０は、可変電流能力
でキャパシタ２４を駆動する。好ましくは、ＰＭＯＳト
ランジスタ７５は、キャパシタ２２，２４に関連して、
制御ラインがディスエーブルになるとき最小オーバーシ
ュートとなり、各制御ラインがイネーブルになるとき最
大オーバーシュートとなるよう、充分に小さな電流容量
に選択される。更に、トランジスタ７８，８０，８２
は、インバータ駆動電流が段階的に増加し得るように、
例えば１：２：４という比率で増加する電流駆動のもの
であり得る。
施例は、Ｈブリッジ・トランジスタを駆動するキャパシ
タと共同する可調節電流インバータ７０を含む。この実
施例は、インバータ４８，５０を図６に示すような可調
節電流インバータで置き換えることを除けば、図３に示
したものと同じ全体の回路を用いることができる。可調
節駆動インバータを含む好ましい実施例において、可調
節キャパシタ２２，２４の代りに固定キャパシタが用い
られることが好ましい。可調節電流インバータ７０は、
入力７２と出力７３を有する。図示した可調節電流イン
バータは、参照電圧ＶＣＣとＧＮＤの間に接続されるト
ランジスタ対ＰＭＯＳ ７５およびＮＭＯＳ ７６を含む
基本的なインバータ７４を含む。付加的なＰＭＯＳトラ
ンジスタ７８，８０，８２により、付加的な電流を出力
７６に供給することができる。対応する制御トランジス
タ８４，８６，８８が、それぞれ制御入力ＣＴＲＢ０、
ＣＴＲＢ１、ＣＴＲＢ２によってイネーブルにされると
き、入力７２はアクティブであり、イネーブルにされた
それぞれのＰＭＯＳトランジスタは、電源ＶＣＣへ付加
的な電流を供給する。制御入力は、図４に示したよう
に、シリアル・ポート回路を介してイネーブル・レジス
タによって駆動されてもよい。当業者であれば明白なよ
うに、制御されたオーバーシュートの付加的な段階とし
て、制御入力を備えた任意の数の付加的なＰＭＯＳトラ
ンジスタを用いることができる。図３の回路と共同して
用いるとき、可変電流インバータ７０は、可変電流能力
でキャパシタ２４を駆動する。好ましくは、ＰＭＯＳト
ランジスタ７５は、キャパシタ２２，２４に関連して、
制御ラインがディスエーブルになるとき最小オーバーシ
ュートとなり、各制御ラインがイネーブルになるとき最
大オーバーシュートとなるよう、充分に小さな電流容量
に選択される。更に、トランジスタ７８，８０，８２
は、インバータ駆動電流が段階的に増加し得るように、
例えば１：２：４という比率で増加する電流駆動のもの
であり得る。
【０００９】図７は本発明のＨＤＤシステム・レベルの
図面である。ハードディスク・ドライブ１００は、コン
トローラ１０２を介してコンピュータ１０４に接続され
る。ハードディスク・ドライブ１００は、図示するよう
に回転するモータ１０８で駆動されるディスク・プラッ
タ１０６を有する。読出しおよび書き込みヘッド１１０
は、ボイス・コイル・モータ１１４によって駆動される
アクチュエータ・メカニズム１１２上で動く。ヘッドに
よって検出されたデータは、プリアンプ１１６およびそ
の後読出しチャネル１１８を介して送られ、ヘッド・ア
クチュエータ位置決めシステム１２０へフィードバック
を提供するためにも用いられる。ＨＤＤからのデータ信
号は、コントローラ１０２へ供給され、その後コンピュ
ータ１０４へ送られる。本発明は、上述のように書込み
ヘッド１１０に対する駆動回路の改良点に関する。本発
明は例示用の実施例を参照して説明されたが、本説明が
限定的な意味に解釈されることは意図していない。これ
らの例示用の実施例の種々の変形及び組合せばかりでな
く本発明の他の実施例も、本説明を参照すれば当業者に
とって明白である。したがって、添付の特許請求の範囲
はあらゆるこれらの変形及び組合せを包含することを意
図する。例えば、好ましい実施例としてＮＰＮトランジ
スタを示したが、ＮＭＯＳトランジスタなど他の種類も
本発明によって考慮されている。更に、種々の電流イン
バータは、供給電流の代りに可変シンク電流を供給する
よう変更され得る。
図面である。ハードディスク・ドライブ１００は、コン
トローラ１０２を介してコンピュータ１０４に接続され
る。ハードディスク・ドライブ１００は、図示するよう
に回転するモータ１０８で駆動されるディスク・プラッ
タ１０６を有する。読出しおよび書き込みヘッド１１０
は、ボイス・コイル・モータ１１４によって駆動される
アクチュエータ・メカニズム１１２上で動く。ヘッドに
よって検出されたデータは、プリアンプ１１６およびそ
の後読出しチャネル１１８を介して送られ、ヘッド・ア
クチュエータ位置決めシステム１２０へフィードバック
を提供するためにも用いられる。ＨＤＤからのデータ信
号は、コントローラ１０２へ供給され、その後コンピュ
ータ１０４へ送られる。本発明は、上述のように書込み
ヘッド１１０に対する駆動回路の改良点に関する。本発
明は例示用の実施例を参照して説明されたが、本説明が
限定的な意味に解釈されることは意図していない。これ
らの例示用の実施例の種々の変形及び組合せばかりでな
く本発明の他の実施例も、本説明を参照すれば当業者に
とって明白である。したがって、添付の特許請求の範囲
はあらゆるこれらの変形及び組合せを包含することを意
図する。例えば、好ましい実施例としてＮＰＮトランジ
スタを示したが、ＮＭＯＳトランジスタなど他の種類も
本発明によって考慮されている。更に、種々の電流イン
バータは、供給電流の代りに可変シンク電流を供給する
よう変更され得る。
【００１０】以上の説明に関して更に次の項を開示す
る。 （１） コンピュータ・システムのハードディスク・ド
ライブであって、１つ又はそれ以上の表面に磁気媒体を
有する１つ又はそれ以上のプラッタと、磁気媒体を有す
る前記表面の少なくとも１つに関連する書込みヘッド
と、前記書込みヘッドを介する電流を駆動することが可
能で、２つの上側トランジスタと２つの下側トランジス
タを含むＨブリッジ回路と、前記Ｈブリッジ回路を駆動
するよう調節可能な初期駆動電流を供給する回路とを含
むハードディスク・ドライブ。 （２） ハードディスク・ドライブの書込みヘッドを駆
動する集積回路であって、前記書込みヘッドを介する電
流を駆動することが可能で、２つの上側トランジスタと
２つの下側トランジスタを含むＨブリッジ回路と、前記
Ｈブリッジ回路を駆動するよう調節可能な初期駆動電流
を供給する回路とを含む集積回路。 （３） 前述の項のいずれかに従った発明であって、前
記調節可能な初期駆動電流は、前記上側トランジスタの
ゲートと、前記Ｈブリッジの反対側の前記下側トランジ
スタのゲートとの間に接続される可調節キャパシタ回路
を含む。 （４） 前述の項のいずれかに従った発明であって、前
記可変キャパシタは、前記トランジスタ・ゲートへの接
続を有する一群のキャパシタのうちの少なくとも１つで
あり、回路の製造中の最終金属化工程の間は接続が成さ
れないため、前記一群のキャパシタの残りは接続を有さ
ない。 （５） 前述の項のいずれかに従った発明であって、前
記可変キャパシタは、前記トランジスタ・ゲートへのプ
ログラム可能な接続を有する複数のキャパシタである。 （６） 前述の項のいずれかに従った発明であって、前
記トランジスタ・ゲートへの前記プログラム可能な接続
は、トランジスタに接続される少なくとも１つの端子を
備えたキャパシタのアレイを含み、前記トランジスタの
ゲートは、キャパシタの前記アレイの接続のプログラム
可能な制御のため、イネーブル・レジスタによってイネ
ーブルにされる。 （７） 前述の項のいずれかに従った発明であって、前
記調節可能な初期駆動電流回路は、キャパシタを介して
前記Ｈブリッジ・トランジスタを駆動する可調節インバ
ータ回路を含む。 （８） 前述の項のいずれかに従った発明であって、前
記可調節インバータ回路は、イネーブル・トランジスタ
を介して参照電圧に接続される１つ又はそれ以上の付加
的なＰＭＯＳトランジスタが後に続くＮＭＯＳ及びＰＭ
ＯＳ対を含み、前記ＮＭＯＳ及びＰＭＯＳ対は、前記キ
ャパシタに結合されて限定された量の電流を前記Ｈブリ
ッジに供給することが可能であり、前記付加的なＰＭＯ
Ｓトランジスタは、前記付加的なＰＭＯＳトランジスタ
がそれらに対応するイネーブル・トランジスタにオンに
させるとき、前記キャパシタに付加的な電流を供給する
ことも可能である。 （９） 前述の項のいずれかに従った発明であって、前
記付加的なＰＭＯＳトランジスタは、階段状に増加する
電流容量である。
る。 （１） コンピュータ・システムのハードディスク・ド
ライブであって、１つ又はそれ以上の表面に磁気媒体を
有する１つ又はそれ以上のプラッタと、磁気媒体を有す
る前記表面の少なくとも１つに関連する書込みヘッド
と、前記書込みヘッドを介する電流を駆動することが可
能で、２つの上側トランジスタと２つの下側トランジス
タを含むＨブリッジ回路と、前記Ｈブリッジ回路を駆動
するよう調節可能な初期駆動電流を供給する回路とを含
むハードディスク・ドライブ。 （２） ハードディスク・ドライブの書込みヘッドを駆
動する集積回路であって、前記書込みヘッドを介する電
流を駆動することが可能で、２つの上側トランジスタと
２つの下側トランジスタを含むＨブリッジ回路と、前記
Ｈブリッジ回路を駆動するよう調節可能な初期駆動電流
を供給する回路とを含む集積回路。 （３） 前述の項のいずれかに従った発明であって、前
記調節可能な初期駆動電流は、前記上側トランジスタの
ゲートと、前記Ｈブリッジの反対側の前記下側トランジ
スタのゲートとの間に接続される可調節キャパシタ回路
を含む。 （４） 前述の項のいずれかに従った発明であって、前
記可変キャパシタは、前記トランジスタ・ゲートへの接
続を有する一群のキャパシタのうちの少なくとも１つで
あり、回路の製造中の最終金属化工程の間は接続が成さ
れないため、前記一群のキャパシタの残りは接続を有さ
ない。 （５） 前述の項のいずれかに従った発明であって、前
記可変キャパシタは、前記トランジスタ・ゲートへのプ
ログラム可能な接続を有する複数のキャパシタである。 （６） 前述の項のいずれかに従った発明であって、前
記トランジスタ・ゲートへの前記プログラム可能な接続
は、トランジスタに接続される少なくとも１つの端子を
備えたキャパシタのアレイを含み、前記トランジスタの
ゲートは、キャパシタの前記アレイの接続のプログラム
可能な制御のため、イネーブル・レジスタによってイネ
ーブルにされる。 （７） 前述の項のいずれかに従った発明であって、前
記調節可能な初期駆動電流回路は、キャパシタを介して
前記Ｈブリッジ・トランジスタを駆動する可調節インバ
ータ回路を含む。 （８） 前述の項のいずれかに従った発明であって、前
記可調節インバータ回路は、イネーブル・トランジスタ
を介して参照電圧に接続される１つ又はそれ以上の付加
的なＰＭＯＳトランジスタが後に続くＮＭＯＳ及びＰＭ
ＯＳ対を含み、前記ＮＭＯＳ及びＰＭＯＳ対は、前記キ
ャパシタに結合されて限定された量の電流を前記Ｈブリ
ッジに供給することが可能であり、前記付加的なＰＭＯ
Ｓトランジスタは、前記付加的なＰＭＯＳトランジスタ
がそれらに対応するイネーブル・トランジスタにオンに
させるとき、前記キャパシタに付加的な電流を供給する
ことも可能である。 （９） 前述の項のいずれかに従った発明であって、前
記付加的なＰＭＯＳトランジスタは、階段状に増加する
電流容量である。
【００１１】（１０） ハードディスク・ドライブ（１
００）のＨブリッジ駆動回路の調節可能なライター駆動
回路及びオーバーシュートを提供する改良された書込み
駆動回路。本発明は、可変キャパシタ回路（２２，２
４）を用い、書込み駆動トランジスタ（４４，４６）に
初期ブーストを提供する。好ましい実施例において、可
変キャパシタのキャパシタンスは、シリアル制御ポート
を介してディスク駆動プリアンプに書き込まれたワード
によって制御される。
００）のＨブリッジ駆動回路の調節可能なライター駆動
回路及びオーバーシュートを提供する改良された書込み
駆動回路。本発明は、可変キャパシタ回路（２２，２
４）を用い、書込み駆動トランジスタ（４４，４６）に
初期ブーストを提供する。好ましい実施例において、可
変キャパシタのキャパシタンスは、シリアル制御ポート
を介してディスク駆動プリアンプに書き込まれたワード
によって制御される。
【図１】先行技術に従ったＨブリッジ駆動回路を示す
図。
図。
【図２】先行技術に従った図１のＨブリッジ駆動回路に
供給したテストパルスへの応答を示す図。
供給したテストパルスへの応答を示す図。
【図３】本発明の一実施例に従った書込みドライバの可
調節リング回路を示す図。
調節リング回路を示す図。
【図４】本発明の一実施例に従った書込みドライバのた
めの可調節キャパシタ回路を示す図。
めの可調節キャパシタ回路を示す図。
【図５】本発明の一実施例の可調節キャパシタ回路を示
す図。
す図。
【図６】本発明の一実施例の可調節リング回路を示す
図。
図。
【図７】本発明の一実施例のＨＤＤシステム・レベルを
示す図。
示す図。
１０ 書込みヘッド ２０ Ｈ駆動回路 ２２，２４ 可変キャパシタ ２６ 電圧バイアス回路 ２８ ノード ３０ 電流源 ３２，３６，３８，４０，４２，４４，４６ トランジ
スタ ３４ レジスタ ４８，５０ インバータ
スタ ３４ レジスタ ４８，５０ インバータ
Claims (2)
- 【請求項１】 コンピュータ・システムのハードディス
ク・ドライブであって、 １つ又はそれ以上の表面に磁気媒体を有する１つ又はそ
れ以上のプラッタと、 磁気媒体を有する前記表面の少なくとも１つに関連する
書込みヘッドと、 前記書込みヘッドを介する電流を駆動することが可能
で、２つの上側トランジスタと２つの下側トランジスタ
を含むＨブリッジ回路と、 前記Ｈブリッジ回路を駆動するよう調節可能な初期駆動
電流を供給する回路とを含むハードディスク・ドライ
ブ。 - 【請求項２】 ハードディスク・ドライブの書込みヘッ
ドを駆動する集積回路であって、 前記書込みヘッドを介する電流を駆動することが可能
で、２つの上側トランジスタと２つの下側トランジスタ
を含むＨブリッジ回路と、 前記Ｈブリッジ回路を駆動するよう調節可能な初期駆動
電流を供給する回路とを含む集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US213560 | 1998-12-17 | ||
| US09/213,560 US6366421B2 (en) | 1998-12-17 | 1998-12-17 | Adjustable writer overshoot for a hard disk drive write head |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000182203A true JP2000182203A (ja) | 2000-06-30 |
Family
ID=22795578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11359406A Pending JP2000182203A (ja) | 1998-12-17 | 1999-12-17 | ハ―ドディスク・ドライブ書込みヘッドの調節可能なライタ―・オ―バ―シュ―ト |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6366421B2 (ja) |
| EP (1) | EP1014360B1 (ja) |
| JP (1) | JP2000182203A (ja) |
| KR (1) | KR100635414B1 (ja) |
| AT (1) | ATE425535T1 (ja) |
| DE (1) | DE69940540D1 (ja) |
| TW (1) | TW587242B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6198335B1 (en) * | 1999-02-25 | 2001-03-06 | Stmicroelectronics, Inc. | Method and apparatus to drive the coil of a magnetic write head |
| US6587805B2 (en) * | 2000-02-25 | 2003-07-01 | Seagate Technology Llc | Testing a write transducer as a reader |
| US8472606B2 (en) | 2001-02-27 | 2013-06-25 | Verizon Data Services Llc | Methods and systems for directory information lookup |
| US6650494B2 (en) * | 2001-06-08 | 2003-11-18 | Agere Systems Inc. | Magnetic write circuit with charge pumping capacitors |
| US6721115B2 (en) * | 2002-04-09 | 2004-04-13 | Texas Instruments Incorporated | System and method for enhancing write driver performance |
| US6813110B2 (en) * | 2002-08-15 | 2004-11-02 | Agere Systems Inc. | Disk drive writer with capacitive boost |
| US6975473B2 (en) * | 2002-09-03 | 2005-12-13 | Texas Instruments Incorporated | Power efficient overshoot protection during an operating mode transition |
| US7417817B1 (en) * | 2003-03-18 | 2008-08-26 | Marvell International Ltd. | Write driver circuit for magnetic data storage systems |
| US7362530B2 (en) * | 2004-03-02 | 2008-04-22 | Texas Instruments Incorporated | Amplifier apparatus for use with a sensor |
| US20080204914A1 (en) * | 2007-02-27 | 2008-08-28 | Texas Instruments Incorporated | Low Power Write Driver for a Magnetic Disk Drive |
| US8699161B2 (en) | 2012-03-09 | 2014-04-15 | Lsi Corporation | Storage device having write signal with multiple-slope data transition |
| US8804261B2 (en) * | 2012-07-27 | 2014-08-12 | Lsi Corporation | Over-the-rail write driver for magnetic storage systems |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0816963B2 (ja) * | 1989-12-15 | 1996-02-21 | 株式会社日立製作所 | ２端子磁気ヘッド用記録再生増幅器 |
| US5363249A (en) * | 1992-02-20 | 1994-11-08 | Silicon Systems, Inc. | Self switching head damping |
| US5539342A (en) * | 1993-11-09 | 1996-07-23 | International Business Machines Corporation | Low distortion memory write current head drive |
| JPH07244807A (ja) * | 1994-03-04 | 1995-09-19 | Hitachi Ltd | 半導体集積回路、及び磁気ディスク装置 |
| WO1995035564A2 (en) * | 1994-06-10 | 1995-12-28 | Philips Electronics N.V. | Arrangement for recording an information signal on a magnetic record carrier |
| DE69519731T2 (de) * | 1994-06-10 | 2001-07-05 | Koninklijke Philips Electronics N.V., Eindhoven | Anordnung mit magnetschreibkopf sowie schreibverstärker mit kapazitiver stromkompensation |
| JP3537891B2 (ja) * | 1994-10-24 | 2004-06-14 | 株式会社ルネサステクノロジ | ライトドライバ回路と半導体集積回路装置 |
| US5534819A (en) * | 1995-04-13 | 1996-07-09 | Motorola, Inc. | Circuit and method for reducing voltage error when charging and discharging a variable capacitor through a switch |
| FR2742280A1 (fr) * | 1995-12-06 | 1997-06-13 | Philips Electronics Nv | Circuit de commutation de courant dans une charge principalement inductive |
| US5946236A (en) * | 1997-03-31 | 1999-08-31 | Sanyo Electric Co., Ltd. | Non-volatile semiconductor memory device and method for writing information therein |
| US6052017A (en) * | 1997-06-30 | 2000-04-18 | Stmicroelectronics, Inc. | Method and circuit for enabling rapid flux reversal in the coil of a write head associated with a computer disk drive, or the like |
| RU2271454C2 (ru) | 2000-12-28 | 2006-03-10 | Альстом Текнолоджи Лтд | Устройство площадок в прямоточной осевой газовой турбине с улучшенным охлаждением участков стенки и способ уменьшения потерь через зазоры |
-
1998
- 1998-12-17 US US09/213,560 patent/US6366421B2/en not_active Expired - Lifetime
-
1999
- 1999-12-16 KR KR1019990058132A patent/KR100635414B1/ko active IP Right Grant
- 1999-12-17 JP JP11359406A patent/JP2000182203A/ja active Pending
- 1999-12-17 DE DE69940540T patent/DE69940540D1/de not_active Expired - Lifetime
- 1999-12-17 EP EP99204362A patent/EP1014360B1/en not_active Expired - Lifetime
- 1999-12-17 AT AT99204362T patent/ATE425535T1/de not_active IP Right Cessation
-
2000
- 2000-03-01 TW TW088122267A patent/TW587242B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| ATE425535T1 (de) | 2009-03-15 |
| KR100635414B1 (ko) | 2006-10-18 |
| US20010055174A1 (en) | 2001-12-27 |
| TW587242B (en) | 2004-05-11 |
| EP1014360B1 (en) | 2009-03-11 |
| EP1014360A3 (en) | 2006-02-15 |
| DE69940540D1 (de) | 2009-04-23 |
| EP1014360A2 (en) | 2000-06-28 |
| KR20000048168A (ko) | 2000-07-25 |
| US6366421B2 (en) | 2002-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6496317B2 (en) | Accurate adjustable current overshoot circuit | |
| US5822141A (en) | High speed FET write driver for an inductive head | |
| EP1603120A1 (en) | Disk drive write driver with boosting circuit to improve output voltage swing | |
| US6252450B1 (en) | Circuit and method for writing to a memory disk | |
| US6970316B2 (en) | Write head driver circuit and method for writing to a memory disk | |
| JP2000182203A (ja) | ハ―ドディスク・ドライブ書込みヘッドの調節可能なライタ―・オ―バ―シュ―ト | |
| KR100658014B1 (ko) | 하드 디스크 드라이브용 기입 헤드의 오우버슈트 제어 | |
| US7206155B2 (en) | High-speed, low power preamplifier write driver | |
| US6259305B1 (en) | Method and apparatus to drive the coil of a magnetic write head | |
| US6400190B1 (en) | Controlled current undershoot circuit | |
| KR100746379B1 (ko) | 액티브 댐핑 회로 | |
| EP1187102A2 (en) | Method for differentially writing to a memory disk | |
| US6580575B1 (en) | Process and temperature resistant active damping circuit for inductive write drivers | |
| US6226141B1 (en) | Damp circuit for a hard disk drive write head | |
| US7453659B2 (en) | Circuit and method for write current driver | |
| US7701654B2 (en) | Apparatus and method for controlling common mode voltage of a disk drive write head | |
| US20030151839A1 (en) | Magnetic disk drive | |
| JP3753691B2 (ja) | 磁気ディスク装置 | |
| US20010022699A1 (en) | Differentially driven, current mirror based coil driver | |
| JP4642191B2 (ja) | モータドライバ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070626 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070814 |