JP2005026410A - 半導体レーザ駆動装置 - Google Patents
半導体レーザ駆動装置 Download PDFInfo
- Publication number
- JP2005026410A JP2005026410A JP2003189551A JP2003189551A JP2005026410A JP 2005026410 A JP2005026410 A JP 2005026410A JP 2003189551 A JP2003189551 A JP 2003189551A JP 2003189551 A JP2003189551 A JP 2003189551A JP 2005026410 A JP2005026410 A JP 2005026410A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- current
- circuit
- laser driving
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】半導体レーザに供給する電流の立ち上がり及び立ち下がり時間を小さくすることができ、カレントミラー回路を形成するトランジスタのばらつきによる半導体レーザへの供給電流のばらつきを小さくすることができる半導体レーザ駆動装置を得る。
【解決手段】制御回路２によって、半導体レーザ駆動回路ＤＲ１〜ＤＲｎの各スイッチＳＷ１〜ＳＷｎに制御信号Ｓ１〜Ｓｎを対応させてそれぞれ出力し、該制御信号Ｓ１〜Ｓｎを用いて半導体レーザ駆動回路ＤＲ１〜ＤＲｎの内、レーザダイオードＬＤに供給する電流量に応じた所定の半導体レーザ駆動回路を選択して作動させるようにした。
【選択図】 図１
【解決手段】制御回路２によって、半導体レーザ駆動回路ＤＲ１〜ＤＲｎの各スイッチＳＷ１〜ＳＷｎに制御信号Ｓ１〜Ｓｎを対応させてそれぞれ出力し、該制御信号Ｓ１〜Ｓｎを用いて半導体レーザ駆動回路ＤＲ１〜ＤＲｎの内、レーザダイオードＬＤに供給する電流量に応じた所定の半導体レーザ駆動回路を選択して作動させるようにした。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、レーザダイオード等の半導体レーザを駆動する装置に関し、特に高速で電流変化し、幅広い制御電流のレンジを必要とするカレントミラー回路で形成される、例えば、光ディスク読み書き用の半導体レーザ駆動装置に関する。
【０００２】
【従来の技術】
図１１は、従来の半導体レーザ駆動装置の回路例を示した図であり、図１１で示すように、従来の半導体レーザ駆動装置は、１組のカレントミラー回路で小電流から大電流までレーザダイオードＬＤに電流供給できるようにしていた。
図１１において、ＰＭＯＳトランジスタＰａ及びＰｂは、ソースが電源電圧ＶＤＤにそれぞれ接続され、ゲートが互いに接続され該接続部がＰＭＯＳトランジスタＰａのドレインに接続されてカレントミラー回路を形成している。
【０００３】
ＰＭＯＳトランジスタＰａのドレインには、スイッチＳＷａを介して定電流源ＩＳａが接続され、定電流ｉａが流れる。ＰＭＯＳトランジスタＰａ及びＰｂは、カレントミラー回路を形成していることから、ＰＭＯＳトランジスタＰａとＰＭＯＳトランジスタＰｂとのトランジスタサイズの比に応じて、ＰＭＯＳトランジスタＰｂからレーザダイオードＬＤに電流ｉｂが供給される。例えばＰＭＯＳトランジスタＰａとＰＭＯＳトランジスタＰｂとのトランジスタサイズ比が１：２である場合、電流比ｉａ：ｉｂも１：２になる。
【０００４】
一方、制御回路（図示せず）から入力された制御信号ＳａによってスイッチＳＷａは開閉され、該スイッチＳＷａの開閉に応じて電流ｉｂの供給制御が行われ、レーザダイオードＬＤが点灯又は消灯する。スイッチＳＷａがオンして閉じた瞬間に直ちに電流ｉｂが流れてレーザダイオードＬＤが発光するわけではない。最初に、ＰＭＯＳトランジスタＰａのゲート及びドレインの電圧は、スイッチＳＷａがオフして開いていることから電流が流れず（ＶＤＤ−Ｖｔｈ）以上に上昇している。なお、ＶｔｈはＰＭＯＳトランジスタＰａのしきい値電圧を示している。
【０００５】
この状態でスイッチＳＷａがオンした瞬間に、定電流源ＩＳａによって電流ｉａが流れることによりＰＭＯＳトランジスタＰａのゲート及びドレインの各電圧は低下し始める。しかし、ＰＭＯＳトランジスタＰａ，Ｐｂ、スイッチＳＷａ、及び配線等に寄生する容量Ｃａがあるため、該寄生容量Ｃａに蓄積された電荷の放電に時間を要し、スイッチＳＷａがオンしてから出力電流ｉｂが所望の電流値に達するまでに、図１２で示すような出力電流ｉｂの立ち上がり特性になまりが生じ、遅延時間Ｔｄｒが発生する。また、出力電流ｉｂの立ち下がり時も同様に、出力電流ｉｂが０になるまでに遅延時間Ｔｄｆが発生する。
【０００６】
【発明が解決しようとする課題】
このような、出力電流ｉｂの立ち上がり特性のなまりと遅延は、特に出力電流ｉｂが小さいとき、すなわち定電流源ＩＳａが流そうとする電流ｉａが小さいときには、寄生容量Ｃａを充放電するのに時間がかかるため大きくなって問題となる場合があった。また電流ｉａ及び出力電流ｉｂが小さい場合、ＰＭＯＳトランジスタＰａ及びＰｂの各ソース・ゲート間電圧Ｖｇｓが小さいため、ＰＭＯＳトランジスタＰａ及びＰｂの製造上のばらつきによるしきい値電圧の誤差ΔＶｔｈが、電流ｉａと出力電流ｉｂの電流比のばらつきとなって表れやすくなるという欠点も持っていた。
【０００７】
ここで、しきい値電圧の誤差ΔＶｔｈの影響について、もう少し詳細に説明する。一般に、ＰＭＯＳトランジスタは、飽和領域ではドレインに流れる電流Ｉｄｐは下記（ａ）式で示される。
Ｉｄｐ＝Ｋｐ・（Ｖｇｓ−Ｖｔｈ）２／２………………（ａ）
ただし、Ｋｐ＝μｐ・Ｃｏｘ・Ｗ／Ｌであり、μｐはチャネルキャリアの表面移動度を、ＣｏｘはＰＭＯＳトランジスタのゲート酸化膜容量を、ＷはＰＭＯＳトランジスタのチャネル幅を、ＬはＰＭＯＳトランジスタのチャネル長を、ＶｇｓはＰＭＯＳトランジスタのソース・ゲート間電圧（絶対値）を、ＶｔｈはＰＭＯＳトランジスタのしきい値電圧（絶対値）をそれぞれ示している。
【０００８】
製造上のばらつきによってＰＭＯＳトランジスタＰａ及びＰｂの各しきい値電圧Ｖｔｈの間にΔＶｔｈという微少な誤差が生じた場合、電流Ｉｄｐが大きいときはソース・ゲート間電圧Ｖｇｓの値が大きいため、しきい値電圧の誤差ΔＶｔｈの影響による電流の誤差は小さい。しかし、電流Ｉｄｐが小さい場合は、ソース・ゲート間電圧Ｖｇｓが小さいため、誤差ΔＶｔｈの影響が無視できなくなり、しかも前記（ａ）式の（Ｖｇｓ−Ｖｔｈ）は２乗されるため、ソース・ゲート間電圧Ｖｇｓが小さくなるほど電流Ｉｄｐの誤差は指数級数的に大きくなる。
【０００９】
すなわち、図１１の回路では、レーザダイオードＬＤに大電流を流す場合、ＰＭＯＳトランジスタＰａとＰｂとの間のしきい値電圧Ｖｔｈの誤差ΔＶｔｈが少々あっても問題にならないような場合においても、レーザダイオードＬＤに流す電流が小さい場合には、しきい値電圧ΔＶｔｈが出力電流ｉｂのばらつきとなり、カレントミラー回路としての電流制御の精度低下を起こすという問題があった。
【００１０】
本発明は、上記のような問題を解決するためになされたものであり、必要な出力電流範囲において、最適な出力トランジスタサイズを選択できるようにしたことから、半導体レーザに供給する電流の立ち上がり及び立ち下がり時間を短くすることができ、カレントミラー回路を形成するトランジスタのばらつきによる半導体レーザへの供給電流のばらつきを小さくすることができる半導体レーザ駆動装置を得ることを目的とする。
【００１１】
【課題を解決するための手段】
この発明に係る半導体レーザ駆動装置は、半導体レーザに供給する電流を制御して、所望の光量が得られるように該半導体レーザの駆動を行う半導体レーザ駆動装置において、
入力された制御信号に応じて、所定の電流を生成して前記半導体レーザに出力する複数の半導体レーザ駆動回路と、
該各半導体レーザ駆動回路の動作制御をそれぞれ行って前記半導体レーザに供給する電流の制御を行う制御回路と、
を備え、
前記制御回路は、前記半導体レーザから得る所望の光量に応じて、前記各半導体レーザ駆動回路を選択して作動させるものである。
【００１２】
具体的には、前記制御回路は、前記半導体レーザから得る所望の光量に応じた数の前記半導体レーザ駆動回路を作動させるようにした。
【００１３】
また、前記各半導体レーザ駆動回路は、
所定の電流を供給する第１の定電流源と、
該第１の定電流源から供給される電流に比例した電流を生成して前記半導体レーザに供給するカレントミラー回路と、
前記制御回路から入力された制御信号に応じて、該カレントミラー回路の入力側トランジスタに対する前記第１の定電流源からの定電流の供給制御を行うスイッチ回路と、
をそれぞれ備えるようにした。
【００１４】
この場合、前記各半導体レーザ駆動回路のカレントミラー回路は、入力側トランジスタと出力側トランジスタのトランジスタサイズの比がそれぞれ同じであるようにした。
【００１５】
一方、前記各半導体レーザ駆動回路は、前記カレントミラー回路の入力側トランジスタに対して、常時所定の電流を供給する第２の定電流源をそれぞれ備えるようにしてもよい。
【００１６】
また、前記各半導体レーザ駆動回路は１つのＩＣに集積され、前記制御回路は他の１つのＩＣに集積されるようにした。
【００１７】
前記各半導体レーザ駆動回路は１つの半導体チップに集積されると共に、前記制御回路は他の１つの半導体チップに集積され、該各半導体チップはマルチチップ構成をなすＩＣを形成するようにしてもよい。
【００１８】
また、前記第２の定電流源によって各半導体レーザ駆動回路から半導体レーザに出力される各電流の和電流をバイパスして、該和電流が半導体レーザに供給されることを防止するバイパス回路を備えるようにしてもよい。
【００１９】
この場合、前記各半導体レーザ駆動回路及びバイパス回路は１つのＩＣに集積され、前記制御回路は他の１つのＩＣに集積されるようにした。
【００２０】
また、前記各半導体レーザ駆動回路及びバイパス回路は１つの半導体チップに集積されると共に、前記制御回路は他の１つの半導体チップに集積され、該各半導体チップはマルチチップ構成をなすＩＣを形成するようにしてもよい。
【００２１】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における半導体レーザ駆動装置の例を示した回路図である。
【００２２】
図１において、半導体レーザ駆動装置１は、レーザダイオードＬＤに電流を供給する半導体レーザ駆動回路ＤＲ１〜ＤＲｎ（ｎは、ｎ＞１の整数）、及び半導体レーザ駆動回路ＤＲ１〜ＤＲｎの動作制御を行う制御回路２で構成されている。制御回路２は、半導体レーザ駆動回路ＤＲ１〜ＤＲｎに制御信号Ｓ１〜Ｓｎを対応させてそれぞれ出力し、該制御信号Ｓ１〜Ｓｎを用いて半導体レーザ駆動回路ＤＲ１〜ＤＲｎの内、レーザダイオードＬＤに供給する電流ｉｏの電流値に応じた所定の半導体レーザ駆動回路を選択、例えばレーザダイオードＬＤから得る所望の光量に応じた数の半導体レーザ駆動回路を選択して作動させる。
【００２３】
半導体レーザ駆動回路ＤＲ１〜ＤＲｎは１つのＩＣに集積されており、制御回路２は他の１つのＩＣに集積されている。更に、該２つのＩＣの半導体チップは１つのＩＣを形成するようにマルチチップを構成するようにしてもよい。また、半導体レーザ駆動回路ＤＲ１〜ＤＲｎ及び制御回路２は１つのＩＣに集積するようにしてもよいが、半導体レーザ駆動回路ＤＲ１〜ＤＲｎの電源電圧を大きくし、制御回路２の電源電圧を小さくするためにマルチチップ構成を採用するようにしている。半導体レーザ駆動回路ＤＲ１〜ＤＲｎの電源電圧を大きくする理由は、レーザダイオードＬＤへの供給電流を大きくしてレーザダイオードＬＤの発光量が大きくなるようにし、レーザダイオードＬＤの発光速度が速くなるようにするためである。また、制御回路２の電源電圧を小さくする理由は、高速動作を行わせるために微細化を行う必要があるためである。
【００２４】
半導体レーザ駆動回路ＤＲ１〜ＤＲｎは同じ回路構成をなしていることから、任意の半導体レーザ駆動回路ＤＲｍ（ｍ＝１〜ｎ）を例にして説明する。
半導体レーザ駆動回路ＤＲｍは、ＰＭＯＳトランジスタＰＡｍ，ＰＢｍ、スイッチＳＷｍ及び定電流源ＩＳｍで構成されている。なお、定電流源ＩＳｍは第１の定電流源をなす。ＰＭＯＳトランジスタＰＡｍ及びＰＢｍはカレントミラー回路を形成しており、ＰＭＯＳトランジスタＰＡｍ及びＰＢｍにおいて、各ソースは電源電圧ＶＤＤにそれぞれ接続され、各ゲートは接続されて該接続部がＰＭＯＳトランジスタＰＡｍのドレインに接続されている。更に、ＰＭＯＳトランジスタＰＡｍ及びＰＢｍの各ゲートの接続部と接地電圧との間には、ＰＭＯＳトランジスタＰＡｍ，ＰＢｍ、スイッチＳＷｍ及び配線等に寄生する容量Ｃｍが存在している。
【００２５】
ＰＭＯＳトランジスタＰＡｍのドレインと接地電圧との間には、スイッチＳＷｍと定電流源ＩＳｍが直列に接続されており、ＰＭＯＳトランジスタＰＢｍのドレインと接地電圧との間にレーザダイオードＬＤが接続されている。また、スイッチＳＷｍには、制御回路２からの制御信号Ｓｍが入力されており、制御信号Ｓｍに応じてスイッチＳＷｍは開閉する。スイッチＳＷｍがオンして閉じると、定電流源ＩＳｍによってＰＭＯＳトランジスタＰＡｍに電流ｉＡｍが流れ、該電流ｉＡｍに応じた電流ｉＢｍがＰＭＯＳトランジスタＰＢｍのドレインからレーザダイオードＬＤに出力される。
【００２６】
図２及び図３は、定電流源ＩＳｍの回路例を示した図であり、定電流源ＩＳｍは、図２又は図３のような回路構成にしてもよい。なお、図２及び図３で示した各回路は公知であり、ここではその詳細な説明は省略する。
図２における定電流源ＩＳｍは、抵抗Ｒ、演算増幅器ＡＭＰ及びＮＭＯＳトランジスタＱ１による電圧−電流変換回路を使用したものであり、図３における定電流源ＩＳｍは、定電流源ＩＳからの定電流ｉをＮＭＯＳトランジスタＱ２及びＱ３で形成されたカレントミラー回路で折り返す構成をなしている。図２及び図３以外に、定電流源ＩＳｍとして電流型Ｄ／Ａコンバータを使用してもよい。
【００２７】
このような構成において、図１１の従来回路と比較しながら図１の半導体レーザ駆動装置１の動作例について説明する。なお、ＰＭＯＳトランジスタＰＡ１〜ＰＡｎの各電流供給能力を加算すると図１１のＰＭＯＳトランジスタＰａの電流供給能力と同じになり、ＰＭＯＳトランジスタＰＢ１〜ＰＢｎの各電流供給能力を加算すると図１１のＰＭＯＳトランジスタＰｂの電流供給能力と同じになるようにする。
【００２８】
また、スイッチＳＷ１〜ＳＷｎの素子の合計がスイッチＳＷａと同じであり、定電流源ＩＳ１〜ＩＳｎの素子の合計が定電流源ＩＳａと同じであり、電流ｉＡ１〜ｉＡｎを加算した値が電流ｉａと同じであり、電流ｉＢ１〜ｉＢｎを加算した値が電流ｉｂと同じである。すなわち、スイッチＳＷ１〜ＳＷｎをすべてオンして閉じた場合にレーザダイオードＬＤに供給される電流は、図１１のスイッチＳＷａをオンさせて閉じたときにレーザダイオードＬＤに供給される電流値と同じである。
【００２９】
図４は、ＰＭＯＳトランジスタＰＡ１のソース・ゲート間電圧Ｖｇｓと電流ｉＡ１との関係例を示した図であり、ｎ＝１０の場合を例にして示している。なお、図４では、実線で示した特性がＰＭＯＳトランジスタＰＡ１の場合を示しており、破線で示した特性が従来のＰＭＯＳトランジスタＰａの場合を示している。
図４において、電流ｉＡ１〜ｉＡ１０を加算した値の最大値が３０ｍＡ程度になるように回路を設計した場合を例にして示しており、この場合、電流ｉＡ１を０〜４０ｍＡまで変化させるとＰＭＯＳトランジスタＰＡ１のソース・ゲート間電圧Ｖｇｓは実線で示した特性のようになる。
【００３０】
図１において、ｎ＝１０の場合、スイッチＳＷ１〜ＳＷ１０をすべてオンさせて閉じ、定電流源ＩＳ１〜ＩＳ１０を同一動作させながらかつ合計電流が図１１の場合の電流ｉａと同じように変化させると、各ＰＭＯＳトランジスタＰＡ１〜ＰＡ１０のソース・ゲート間電圧Ｖｇｓはそれぞれ図４の実線で示した特性のようになる。これは、ＰＭＯＳトランジスタＰＡ１〜ＰＡ１０が、それぞれ図１１におけるＰＭＯＳトランジスタＰａの１／１０のトランジスタサイズであるが、定電流源ＩＳ１〜ＩＳ１０が流す電流ｉＡ１〜ｉＡ１０も１０分の１になるため、単位素子あたりの動作条件が同じになっているためである。
【００３１】
図１１のＰＭＯＳトランジスタＰａに流す電流ｉａが１０ｍＡ程度以上であればＰＭＯＳトランジスタＰａは十分な電圧値のソース・ゲート間電圧Ｖｇｓであるため、仮にＰＭＯＳトランジスタＰａとＰｂとの間に多少のしきい値電圧ＶｔｈのばらつきΔＶｔｈが存在しても、出力電流ｉｂに与える影響は微少である。しかし、電流ｉａが数ｍＡ程度以下の小さい電流である場合、ＰＭＯＳトランジスタＰａのソース・ゲート間電圧Ｖｇｓが小さいため、しきい値電圧のばらつきΔＶｔｈによる出力電流ｉｂの変動が拡大されて問題になる可能性がある。
【００３２】
ここで、ＰＭＯＳトランジスタＰＡ１及びＰＢ１のしきい値電圧ＶｔｈのばらつきΔＶｔｈが５ｍＶである場合を例にして、レーザダイオードＬＤに供給する電流ｉｏの値がｉｏ１と該ｉｏ１よりも十分に小さいｉｏ２の場合で、半導体レーザ駆動装置１からレーザダイオードＬＤへの出力電流ｉｏに対する、しきい値電圧ＶｔｈのばらつきΔＶｔｈの影響をシミュレーションで考察する。ただし、ここでは、しきい値電圧Ｖｔｈは０．８Ｖとし、各カレントミラー回路の出力端は入力側のＰＭＯＳトランジスタにおけるソース・ゲート間電圧Ｖｇｓに連動して変化することから、カレントミラー回路の１次側の電流におけるばらつきを考察することとする。また、以下、説明を分かりやすくするために、ｎ＝１０の場合を例にして説明する。
【００３３】
まず、レーザダイオードＬＤに所定の電流ｉｏ１を供給する際の、電流ｉＡ１〜ｉＡ１０を加算した電流が３０ｍＡである場合について説明する。
各半導体レーザ駆動回路ＤＲ１〜ＤＲ１０において、定電流源ＩＳ１〜ＩＳ１０が流そうとする電流ｉＡ１〜ｉＡ１０はそれぞれ３ｍＡとなる。ここで、図４の実線の特性を参照すると、カレントミラー回路の１次側電流が３ｍＡのときの各ＰＭＯＳトランジスタＰＡ１〜ＰＡ１０のソース・ゲート間電圧Ｖｇｓはそれぞれ３．４０Ｖである。
【００３４】
このため、ＰＭＯＳトランジスタＰＡ１〜ＰＡ１０の各ドレイン電流ｉｄｐはそれぞれ同じであることから、該ドレイン電流ｉｄｐは、前記（ａ）式より、下記のようになる。
【００３５】
ここで、しきい値電圧ＶｔｈにばらつきΔＶｔｈ＝５ｍＶが発生すると前記ドレイン電流ｉｄｐは下記のようになる。
【００３６】
しきい値電圧ＶｔｈのばらつきΔＶｔｈ＝５ｍＶがなかった場合とあった場合とのＰＭＯＳトランジスタＰＡ１〜ＰＡ１０における各ドレイン電流ｉｄｐの和の比は、下記のように０．３％という小さな値になる。
（３３．８Ｋｐ−３３．７Ｋｐ）／（３３．８Ｋｐ）＝０．００３
【００３７】
次に、レーザダイオードＬＤに所定の電流ｉｏ２を供給する場合、半導体レーザ駆動回路ＤＲ１のみからレーザダイオードＬＤに電流を供給するものとする。この場合においても、しきい値電圧ＶｔｈのばらつきΔＶｔｈ＝５ｍＶがなかった場合とあった場合とのＰＭＯＳトランジスタＰＡ１のドレイン電流ｉｄｐの比は、下記のように０．３％という小さな値になる。
（３．３８Ｋｐ−３．３７Ｋｐ）／（３．３８Ｋｐ）＝０．００３
【００３８】
一方、図１１で示した従来の半導体レーザ駆動装置において、レーザダイオードＬＤに所定の電流ｉｏ１を供給する際の電流ｉａが３０ｍＡである場合、図４の破線の特性を参照すると、カレントミラー回路の１次側電流が３０ｍＡのときのＰＭＯＳトランジスタＰａのソース・ゲート間電圧Ｖｇｓは３．３３Ｖである。
【００３９】
このため、ＰＭＯＳトランジスタＰａのドレイン電流ｉｄｐは、前記（ａ）式より、下記のようになる。
【００４０】
ここで、しきい値電圧ＶｔｈにばらつきΔＶｔｈ＝５ｍＶが発生すると前記ドレイン電流ｉｄｐは下記のようになる。
【００４１】
ばらつきΔＶｔｈ＝５ｍＶがなかった場合とあった場合とのＰＭＯＳトランジスタＰａのドレイン電流ｉｄｐの比は、下記のように０．３１％という小さな値になる。
（３．２０Ｋｐ−３．１９Ｋｐ）／（３．２０Ｋｐ）＝０．００３１
【００４２】
これに対して、レーザダイオードＬＤに所定の電流ｉｏ２を供給する際の電流ｉａが３ｍＡである場合、図４の破線の特性を参照すると、カレントミラー回路の１次側電流が３ｍＡのときのＰＭＯＳトランジスタＰａのソース・ゲート間電圧Ｖｇｓは１．４５Ｖである。
【００４３】
このため、ＰＭＯＳトランジスタＰａのドレイン電流ｉｄｐは、前記（ａ）式より、下記のようになる。
【００４４】
ここで、しきい値電圧ＶｔｈにばらつきΔＶｔｈ＝５ｍＶが発生すると前記ドレイン電流ｉｄｐは下記のようになる。
【００４５】
ばらつきΔＶｔｈ＝５ｍＶがなかった場合とあった場合とのＰＭＯＳトランジスタＰａのドレイン電流ｉｄｐの比は、下記のように１．５３％と３０ｍＡのときの５倍の値となる。
（０．２１１２５Ｋｐ−０．２０８０１Ｋｐ）／（０．２１１２５Ｋｐ）＝０．０１５３
また、レーザダイオードＬＤに供給する電流を更に小さくすると、該ばらつき量は指数級数的に増加する。このことから、本第１の実施の形態における半導体レーザ駆動装置１は、ＰＭＯＳトランジスタのばらつきによって生じるレーザダイオードＬＤへの供給電流のばらつきを減少させることができる。
【００４６】
次に、レーザダイオードＬＤに供給する電流ｉｏの立ち上がり時間の影響について考える。
図１１の従来における半導体レーザ駆動装置は、レーザダイオードＬＤへの出力電流に関係なくカレントミラー回路をなすＰＭＯＳトランジスタＰａ及びＰｂのトランジスタサイズは一定であることから、寄生容量Ｃａは常に一定である。このため、レーザダイオードＬＤへの出力電流ｉｂが小さい場合は定電流源ＩＳａの電流ｉａも小さいことから、寄生容量Ｃａの電荷を放電してＰＭＯＳトランジスタＰａ及びＰｂの各ゲートの電圧を変化させるのに時間を要し、レーザダイオードＬＤに供給する電流の立ち上がり特性がなまってしまい遅延を生じていた。これは光ディスクに高速で書き込みを行う場合等には障害となる可能性があった。
【００４７】
これに対して、本第１の実施の形態における半導体レーザ駆動装置では、出力電流ｉｏが小さい場合には、作動させる半導体レーザ駆動回路の数を減らすことができるため、結果として定電流源ＩＳ１〜ＩＳｎが流す電流に対して相対的に寄生容量Ｃ１〜Ｃｎを小さくすることができ、出力電流ｉｏが小さい場合でも、出力電流ｉｏの立ち上がり特性のなまりや遅延時間を小さくすることができる。
【００４８】
図５は、電流ｉＡ１が３ｍＡのときのＰＭＯＳトランジスタＰＡ１のゲート電圧の波形をシミュレーションした結果の例を実線で示し、図１１における電流ｉａが３ｍＡのときのＰＭＯＳトランジスタＰａのゲート電圧の波形をシミュレーションした結果の例を破線で示している。図５では、制御信号Ｓ１のみをオン又はオフさせ、他の制御信号Ｓ２〜Ｓ１０は対応するスイッチＳＷ２〜ＳＷ１０をオフさせて開放させた状態にした場合を示している。図５では、どちらが速くセトリングしているのかはっきりしてしない。
【００４９】
図５から分かるように、例えば３ｍＡの電流をレーザダイオードＬＤに出力するためのカレントミラー回路を構成するトランジスタサイズが１０分の１であるため、ＰＭＯＳトランジスタＰＡ１のソース・ゲート間電圧Ｖｇｓが大きくなり、制御信号Ｓ１のオン又はオフによるＰＭＯＳトランジスタＰＡ１のゲート電圧の電圧振幅が大きい。しかし、図６は、レーザダイオードＬＤに出力する電流特性例を示した図であるが、図６では本第１の実施の形態の半導体レーザ駆動装置１の方が従来よりも出力電流のセトリングが速いことが分かる。なお、図６では、実線で示した波形が本第１の実施の形態における半導体レーザ駆動装置のシミュレーション結果を示しており、破線で示した波形が図１１の従来例のシミュレーション結果を示している。図６から分かるように、同じ電流を流す定電流源に対して寄生容量が１０分の１になった効果が現れている。
【００５０】
第２の実施の形態．
前記第１の実施の形態では、制御回路２からの制御信号Ｓ１〜Ｓｎによってスイッチがオフしてからカレントミラー回路の１次側のＰＭＯＳトランジスタ自らが流す電流によってゲート電圧を上昇させ、ゲート電圧が（ＶＣＣ−Ｖｔｈ）になるとカレントミラー回路を構成するＰＭＯＳトランジスタがオフして、レーザダイオードＬＤに出力される電流が０になる。しかし、該ゲート電圧が上昇、すなわちソース・ゲート間電圧Ｖｇｓが減少するにしたがって、カレントミラー回路の１次側のＰＭＯＳトランジスタ自らが流す電流も減少し、ゲート電圧が上昇する速度が急激に減少して、レーザダイオードＬＤに出力する電流の立ち下がり速度が遅くなる。
【００５１】
また、ゲート電圧が上昇してカレントミラー回路の入力側トランジスタがオフすると、該入力側トランジスタのゲートのノードは、ハイインピーダンス状態となり（ＶＣＣ−Ｖｔｈ）以上の高い電圧になることもありえる。このようになると、カレントミラー回路を形成するＰＭＯＳトランジスタのゲート電圧が場合によって異なり、制御回路２からの制御信号Ｓ１〜Ｓｎによってスイッチがオンしてから、レーザダイオードＬＤへの出力電流が立ち上がり始める時間にもばらつきが発生することもある。このような問題を解決するために、各半導体レーザ駆動回路ＤＲ１〜ＤＲｎのそれぞれのカレントミラー回路を形成するＰＭＯＳトランジスタの各ゲートに、定常的に電流を流す定電流源を付加するようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
【００５２】
図７は、本発明の第２の実施の形態における半導体レーザ駆動装置の例を示した回路図である。なお、図７では、図１と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略すると共に図１との相違点のみ説明する。図７における図１との相違点は、図１の半導体レーザ駆動回路ＤＲ１〜ＤＲｎに定電流源ＩＳＡ１〜ＩＳＡｎを設けたことにあり、これに伴って図１の半導体レーザ駆動回路ＤＲ１〜ＤＲｎを半導体レーザ駆動回路ＤＲＡ１〜ＤＲＡｎにし、図１の半導体レーザ駆動装置１を半導体レーザ駆動装置１ａにした。
【００５３】
図７において、半導体レーザ駆動装置１ａは、レーザダイオードＬＤに電流を供給する半導体レーザ駆動回路ＤＲＡ１〜ＤＲＡｎ（ｎは、ｎ＞１の整数）、及び半導体レーザ駆動回路ＤＲＡ１〜ＤＲＡｎの動作制御を行う制御回路２で構成されている。制御回路２は、半導体レーザ駆動回路ＤＲＡ１〜ＤＲＡｎに制御信号Ｓ１〜Ｓｎを対応させてそれぞれ出力し、該制御信号Ｓ１〜Ｓｎを用いて半導体レーザ駆動回路ＤＲＡ１〜ＤＲＡｎの内、レーザダイオードＬＤに供給する電流値に応じた所定の半導体レーザ駆動回路を選択、例えばレーザダイオードＬＤから得る所望の光量に応じた数の半導体レーザ駆動回路を選択して作動させる。
【００５４】
半導体レーザ駆動回路ＤＲＡ１〜ＤＲＡｎは同じ回路構成をなしていることから、任意の半導体レーザ駆動回路ＤＲＡｍ（ｍ＝１〜ｎ）を例にして説明する。半導体レーザ駆動回路ＤＲＡｍは、ＰＭＯＳトランジスタＰＡｍ，ＰＢｍ、スイッチＳＷｍ及び定電流源ＩＳｍ，ＩＳＡｍで構成されている。なお、定電流源ＩＳＡｍは第２の定電流源をなしている。ＰＭＯＳトランジスタＰＡｍ及びＰＢｍの各ゲートの接続部と接地電圧との間には、定電流源ＩＳＡｍが接続されている。なお、定電流源ＩＳＡｍは、図２又は図３で示した回路構成をなすようにしてもよい。
【００５５】
このような構成にすることにより、定電流源ＩＳＡｍによって任意の電流ｉＣｍを流すことによって、スイッチＳＷｍをオフした際のＰＭＯＳトランジスタＰＡｍのゲート電圧のセトリング速度を速くすることができ、スイッチＳＷｍがオフしたときのＰＭＯＳトランジスタＰＡｍのゲート電圧が一定になり安定した動作を得ることができる。
【００５６】
図８は、ｎ＝１０の場合において、半導体レーザ駆動回路ＤＲＡ１のＰＭＯＳトランジスタＰＡ１及びＰＢ１における各ゲートの接続部の信号波形例を示した図である。図８では、（Ａ）の特性は、半導体レーザ駆動回路ＤＲＡ１〜ＤＲＡ１０からそれぞれ３ｍＡの電流をレーザダイオードＬＤに出力させた場合を示しており、（Ｂ）の特性は、半導体レーザ駆動回路ＤＲＡ１の単独動作で３ｍＡの電流をレーザダイオードＬＤに出力させた場合を示している。
【００５７】
図９は、定電流源ＩＳＡ１〜ＩＳＡ１０によって流される電流ｉＣ１〜ｉＣ１０の合計が０ｍＡと１０ｍＡである各場合における出力電流ｉｏのそれぞれの特性例を示した図であり、ｎ＝１０である場合を示している。なお、図９では、実線で示した特性は、電流ｉＣ１〜ｉＣ１０の合計が１０ｍＡである場合の出力電流ｉｏの特性例を示しており、破線で示した特性は、電流ｉＣ１〜ｉＣ１０の合計が０ｍＡである場合の出力電流ｉｏの特性例を示している。
【００５８】
図９では、セトリング時間を比較しやすいように、電流ｉＣ１〜ｉＣ１０の合計が１０ｍＡの場合の特性は、実際の出力電流ｉｏからオフセット分の１０ｍＡを引いた特性にしている。図９から、電流ｉＣ１〜ｉＣ１０の合計が１０ｍＡの場合の方が、電流ｉＣ１〜ｉＣ１０の合計が０ｍＡの場合よりもセトリング時間が短いことが分かる。
【００５９】
また、図１０は、半導体レーザ駆動回路ＤＲＡ１だけを作動させた場合における出力電流ｉｏのそれぞれの特性例を示した図である。なお、図１０では、実線で示した特性は、電流ｉＣ１が１０ｍＡである場合の出力電流ｉｏの特性例を示しており、破線で示した特性は、電流ｉＣ１が０ｍＡである場合の出力電流ｉｏの特性例を示している。図１０から、電流ｉＣ１が１０ｍＡの場合の方が、電流ｉＣ１が０ｍＡの場合よりもセトリング時間が短いことが分かる。
【００６０】
一方、本第２の実施の形態において、スイッチＳＷ１〜ＳＷｎのオフ時にレーザダイオードＬＤに流れる電流を、例えば光ディスク装置では読み取り電流として有効利用したり、不要であればレーザダイオードＬＤのアノードと接地電圧との間に別途吸い込み型定電流源を設けて打ち消すようにしてもよい。
【００６１】
なお、前記第１及び第２の各実施の形態において、各半導体レーザ駆動回路におけるカレントミラー回路は、トランジスタサイズの比がそれぞれ所定値で一定になるように形成されており、例えば、カレントミラー回路における入力側のトランジスタのトランジスタサイズを１とすると、カレントミラー回路における出力側のトランジスタのトランジスタサイズは５〜１０である。この場合、カレントミラー回路において、入力側のトランジスタと出力側のトランジスタとのトランジスタサイズ比が１：５に近づくほど半導体レーザ駆動回路の消費電流が大きくなり、入力側のトランジスタと出力側のトランジスタとのトランジスタサイズ比が１：１０に近づくほど半導体レーザ駆動回路の動作速度は遅くなる。
【００６２】
また、前記第１及び第２の実施の形態では、各半導体レーザ駆動回路におけるカレントミラー回路をＰＭＯＳトランジスタで形成し、該ＰＭＯＳトランジスタによる電流吐き出し型となっているが、これは１例であり、電源電圧と接地電圧とを入れ替えると共にＰＭＯＳトランジスタをＮＭＯＳトランジスタに変えて電流吸い込み型のカレントミラー回路を使用するようにしてもよい。
【００６３】
【発明の効果】
上記の説明から明らかなように、本発明の半導体レーザ駆動装置によれば、半導体レーザから得る所望の光量に応じて各半導体レーザ駆動回路を選択して作動させるようにした。このことから、半導体レーザに供給する電流の立ち上がり及び立ち下がり時間を短くすることができ、カレントミラー回路を形成するトランジスタのしきい値電圧のばらつきによる半導体レーザに供給する電流のばらつきを小さくすることができる。
【００６４】
また、各半導体レーザ駆動回路は、前記カレントミラー回路の入力側トランジスタに対して、常時所定の電流を供給する第２の定電流源をそれぞれ備えるようにし、定常的なバイアス電流を流しているので半導体レーザに供給する電流の立ち上がり時間のばらつき低減や該立ち上がり反応時間を速くすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における半導体レーザ駆動装置の例を示した回路図である。
【図２】図１の定電流源ＩＳ１〜ＩＳｎの回路例を示した図である。
【図３】図１の定電流源ＩＳ１〜ＩＳｎの他の回路例を示した図である。
【図４】図１のＰＭＯＳトランジスタＰＡ１のソース・ゲート間電圧Ｖｇｓと電流ｉＡ１との関係例を示した図である。
【図５】ＰＭＯＳトランジスタＰＡ１のゲート電圧の波形をシミュレーションした結果の例を示した図である。
【図６】レーザダイオードＬＤに出力する電流特性例を示した図である。
【図７】本発明の第２の実施の形態における半導体レーザ駆動装置の例を示した回路図である。
【図８】図７における半導体レーザ駆動回路ＤＲＡ１のＰＭＯＳトランジスタＰＡ１及びＰＢ１における各ゲートの接続部の信号波形例を示した図である。
【図９】図１の出力電流ｉｏの特性例を示した図である。
【図１０】半導体レーザ駆動回路ＤＲＡ１だけを作動させた場合の出力電流ｉｏの特性例を示した図である。
【図１１】従来の半導体レーザ駆動装置の回路例を示した図である。
【図１２】図１１の各部の波形例を示した図である。
【符号の説明】
１，１ａ 半導体レーザ駆動装置
２ 制御回路
ＤＲ１〜ＤＲｎ，ＤＲＡ１〜ＤＲＡｎ 半導体レーザ駆動回路
ＬＤ レーザダイオード
ＰＡ１〜ＰＡｎ ＰＭＯＳトランジスタ
ＳＷ１〜ＳＷｎ スイッチ
ＩＳ１〜ＩＳｎ，ＩＳＡ１〜ＩＳＡｎ 定電流源
【発明の属する技術分野】
本発明は、レーザダイオード等の半導体レーザを駆動する装置に関し、特に高速で電流変化し、幅広い制御電流のレンジを必要とするカレントミラー回路で形成される、例えば、光ディスク読み書き用の半導体レーザ駆動装置に関する。
【０００２】
【従来の技術】
図１１は、従来の半導体レーザ駆動装置の回路例を示した図であり、図１１で示すように、従来の半導体レーザ駆動装置は、１組のカレントミラー回路で小電流から大電流までレーザダイオードＬＤに電流供給できるようにしていた。
図１１において、ＰＭＯＳトランジスタＰａ及びＰｂは、ソースが電源電圧ＶＤＤにそれぞれ接続され、ゲートが互いに接続され該接続部がＰＭＯＳトランジスタＰａのドレインに接続されてカレントミラー回路を形成している。
【０００３】
ＰＭＯＳトランジスタＰａのドレインには、スイッチＳＷａを介して定電流源ＩＳａが接続され、定電流ｉａが流れる。ＰＭＯＳトランジスタＰａ及びＰｂは、カレントミラー回路を形成していることから、ＰＭＯＳトランジスタＰａとＰＭＯＳトランジスタＰｂとのトランジスタサイズの比に応じて、ＰＭＯＳトランジスタＰｂからレーザダイオードＬＤに電流ｉｂが供給される。例えばＰＭＯＳトランジスタＰａとＰＭＯＳトランジスタＰｂとのトランジスタサイズ比が１：２である場合、電流比ｉａ：ｉｂも１：２になる。
【０００４】
一方、制御回路（図示せず）から入力された制御信号ＳａによってスイッチＳＷａは開閉され、該スイッチＳＷａの開閉に応じて電流ｉｂの供給制御が行われ、レーザダイオードＬＤが点灯又は消灯する。スイッチＳＷａがオンして閉じた瞬間に直ちに電流ｉｂが流れてレーザダイオードＬＤが発光するわけではない。最初に、ＰＭＯＳトランジスタＰａのゲート及びドレインの電圧は、スイッチＳＷａがオフして開いていることから電流が流れず（ＶＤＤ−Ｖｔｈ）以上に上昇している。なお、ＶｔｈはＰＭＯＳトランジスタＰａのしきい値電圧を示している。
【０００５】
この状態でスイッチＳＷａがオンした瞬間に、定電流源ＩＳａによって電流ｉａが流れることによりＰＭＯＳトランジスタＰａのゲート及びドレインの各電圧は低下し始める。しかし、ＰＭＯＳトランジスタＰａ，Ｐｂ、スイッチＳＷａ、及び配線等に寄生する容量Ｃａがあるため、該寄生容量Ｃａに蓄積された電荷の放電に時間を要し、スイッチＳＷａがオンしてから出力電流ｉｂが所望の電流値に達するまでに、図１２で示すような出力電流ｉｂの立ち上がり特性になまりが生じ、遅延時間Ｔｄｒが発生する。また、出力電流ｉｂの立ち下がり時も同様に、出力電流ｉｂが０になるまでに遅延時間Ｔｄｆが発生する。
【０００６】
【発明が解決しようとする課題】
このような、出力電流ｉｂの立ち上がり特性のなまりと遅延は、特に出力電流ｉｂが小さいとき、すなわち定電流源ＩＳａが流そうとする電流ｉａが小さいときには、寄生容量Ｃａを充放電するのに時間がかかるため大きくなって問題となる場合があった。また電流ｉａ及び出力電流ｉｂが小さい場合、ＰＭＯＳトランジスタＰａ及びＰｂの各ソース・ゲート間電圧Ｖｇｓが小さいため、ＰＭＯＳトランジスタＰａ及びＰｂの製造上のばらつきによるしきい値電圧の誤差ΔＶｔｈが、電流ｉａと出力電流ｉｂの電流比のばらつきとなって表れやすくなるという欠点も持っていた。
【０００７】
ここで、しきい値電圧の誤差ΔＶｔｈの影響について、もう少し詳細に説明する。一般に、ＰＭＯＳトランジスタは、飽和領域ではドレインに流れる電流Ｉｄｐは下記（ａ）式で示される。
Ｉｄｐ＝Ｋｐ・（Ｖｇｓ−Ｖｔｈ）２／２………………（ａ）
ただし、Ｋｐ＝μｐ・Ｃｏｘ・Ｗ／Ｌであり、μｐはチャネルキャリアの表面移動度を、ＣｏｘはＰＭＯＳトランジスタのゲート酸化膜容量を、ＷはＰＭＯＳトランジスタのチャネル幅を、ＬはＰＭＯＳトランジスタのチャネル長を、ＶｇｓはＰＭＯＳトランジスタのソース・ゲート間電圧（絶対値）を、ＶｔｈはＰＭＯＳトランジスタのしきい値電圧（絶対値）をそれぞれ示している。
【０００８】
製造上のばらつきによってＰＭＯＳトランジスタＰａ及びＰｂの各しきい値電圧Ｖｔｈの間にΔＶｔｈという微少な誤差が生じた場合、電流Ｉｄｐが大きいときはソース・ゲート間電圧Ｖｇｓの値が大きいため、しきい値電圧の誤差ΔＶｔｈの影響による電流の誤差は小さい。しかし、電流Ｉｄｐが小さい場合は、ソース・ゲート間電圧Ｖｇｓが小さいため、誤差ΔＶｔｈの影響が無視できなくなり、しかも前記（ａ）式の（Ｖｇｓ−Ｖｔｈ）は２乗されるため、ソース・ゲート間電圧Ｖｇｓが小さくなるほど電流Ｉｄｐの誤差は指数級数的に大きくなる。
【０００９】
すなわち、図１１の回路では、レーザダイオードＬＤに大電流を流す場合、ＰＭＯＳトランジスタＰａとＰｂとの間のしきい値電圧Ｖｔｈの誤差ΔＶｔｈが少々あっても問題にならないような場合においても、レーザダイオードＬＤに流す電流が小さい場合には、しきい値電圧ΔＶｔｈが出力電流ｉｂのばらつきとなり、カレントミラー回路としての電流制御の精度低下を起こすという問題があった。
【００１０】
本発明は、上記のような問題を解決するためになされたものであり、必要な出力電流範囲において、最適な出力トランジスタサイズを選択できるようにしたことから、半導体レーザに供給する電流の立ち上がり及び立ち下がり時間を短くすることができ、カレントミラー回路を形成するトランジスタのばらつきによる半導体レーザへの供給電流のばらつきを小さくすることができる半導体レーザ駆動装置を得ることを目的とする。
【００１１】
【課題を解決するための手段】
この発明に係る半導体レーザ駆動装置は、半導体レーザに供給する電流を制御して、所望の光量が得られるように該半導体レーザの駆動を行う半導体レーザ駆動装置において、
入力された制御信号に応じて、所定の電流を生成して前記半導体レーザに出力する複数の半導体レーザ駆動回路と、
該各半導体レーザ駆動回路の動作制御をそれぞれ行って前記半導体レーザに供給する電流の制御を行う制御回路と、
を備え、
前記制御回路は、前記半導体レーザから得る所望の光量に応じて、前記各半導体レーザ駆動回路を選択して作動させるものである。
【００１２】
具体的には、前記制御回路は、前記半導体レーザから得る所望の光量に応じた数の前記半導体レーザ駆動回路を作動させるようにした。
【００１３】
また、前記各半導体レーザ駆動回路は、
所定の電流を供給する第１の定電流源と、
該第１の定電流源から供給される電流に比例した電流を生成して前記半導体レーザに供給するカレントミラー回路と、
前記制御回路から入力された制御信号に応じて、該カレントミラー回路の入力側トランジスタに対する前記第１の定電流源からの定電流の供給制御を行うスイッチ回路と、
をそれぞれ備えるようにした。
【００１４】
この場合、前記各半導体レーザ駆動回路のカレントミラー回路は、入力側トランジスタと出力側トランジスタのトランジスタサイズの比がそれぞれ同じであるようにした。
【００１５】
一方、前記各半導体レーザ駆動回路は、前記カレントミラー回路の入力側トランジスタに対して、常時所定の電流を供給する第２の定電流源をそれぞれ備えるようにしてもよい。
【００１６】
また、前記各半導体レーザ駆動回路は１つのＩＣに集積され、前記制御回路は他の１つのＩＣに集積されるようにした。
【００１７】
前記各半導体レーザ駆動回路は１つの半導体チップに集積されると共に、前記制御回路は他の１つの半導体チップに集積され、該各半導体チップはマルチチップ構成をなすＩＣを形成するようにしてもよい。
【００１８】
また、前記第２の定電流源によって各半導体レーザ駆動回路から半導体レーザに出力される各電流の和電流をバイパスして、該和電流が半導体レーザに供給されることを防止するバイパス回路を備えるようにしてもよい。
【００１９】
この場合、前記各半導体レーザ駆動回路及びバイパス回路は１つのＩＣに集積され、前記制御回路は他の１つのＩＣに集積されるようにした。
【００２０】
また、前記各半導体レーザ駆動回路及びバイパス回路は１つの半導体チップに集積されると共に、前記制御回路は他の１つの半導体チップに集積され、該各半導体チップはマルチチップ構成をなすＩＣを形成するようにしてもよい。
【００２１】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における半導体レーザ駆動装置の例を示した回路図である。
【００２２】
図１において、半導体レーザ駆動装置１は、レーザダイオードＬＤに電流を供給する半導体レーザ駆動回路ＤＲ１〜ＤＲｎ（ｎは、ｎ＞１の整数）、及び半導体レーザ駆動回路ＤＲ１〜ＤＲｎの動作制御を行う制御回路２で構成されている。制御回路２は、半導体レーザ駆動回路ＤＲ１〜ＤＲｎに制御信号Ｓ１〜Ｓｎを対応させてそれぞれ出力し、該制御信号Ｓ１〜Ｓｎを用いて半導体レーザ駆動回路ＤＲ１〜ＤＲｎの内、レーザダイオードＬＤに供給する電流ｉｏの電流値に応じた所定の半導体レーザ駆動回路を選択、例えばレーザダイオードＬＤから得る所望の光量に応じた数の半導体レーザ駆動回路を選択して作動させる。
【００２３】
半導体レーザ駆動回路ＤＲ１〜ＤＲｎは１つのＩＣに集積されており、制御回路２は他の１つのＩＣに集積されている。更に、該２つのＩＣの半導体チップは１つのＩＣを形成するようにマルチチップを構成するようにしてもよい。また、半導体レーザ駆動回路ＤＲ１〜ＤＲｎ及び制御回路２は１つのＩＣに集積するようにしてもよいが、半導体レーザ駆動回路ＤＲ１〜ＤＲｎの電源電圧を大きくし、制御回路２の電源電圧を小さくするためにマルチチップ構成を採用するようにしている。半導体レーザ駆動回路ＤＲ１〜ＤＲｎの電源電圧を大きくする理由は、レーザダイオードＬＤへの供給電流を大きくしてレーザダイオードＬＤの発光量が大きくなるようにし、レーザダイオードＬＤの発光速度が速くなるようにするためである。また、制御回路２の電源電圧を小さくする理由は、高速動作を行わせるために微細化を行う必要があるためである。
【００２４】
半導体レーザ駆動回路ＤＲ１〜ＤＲｎは同じ回路構成をなしていることから、任意の半導体レーザ駆動回路ＤＲｍ（ｍ＝１〜ｎ）を例にして説明する。
半導体レーザ駆動回路ＤＲｍは、ＰＭＯＳトランジスタＰＡｍ，ＰＢｍ、スイッチＳＷｍ及び定電流源ＩＳｍで構成されている。なお、定電流源ＩＳｍは第１の定電流源をなす。ＰＭＯＳトランジスタＰＡｍ及びＰＢｍはカレントミラー回路を形成しており、ＰＭＯＳトランジスタＰＡｍ及びＰＢｍにおいて、各ソースは電源電圧ＶＤＤにそれぞれ接続され、各ゲートは接続されて該接続部がＰＭＯＳトランジスタＰＡｍのドレインに接続されている。更に、ＰＭＯＳトランジスタＰＡｍ及びＰＢｍの各ゲートの接続部と接地電圧との間には、ＰＭＯＳトランジスタＰＡｍ，ＰＢｍ、スイッチＳＷｍ及び配線等に寄生する容量Ｃｍが存在している。
【００２５】
ＰＭＯＳトランジスタＰＡｍのドレインと接地電圧との間には、スイッチＳＷｍと定電流源ＩＳｍが直列に接続されており、ＰＭＯＳトランジスタＰＢｍのドレインと接地電圧との間にレーザダイオードＬＤが接続されている。また、スイッチＳＷｍには、制御回路２からの制御信号Ｓｍが入力されており、制御信号Ｓｍに応じてスイッチＳＷｍは開閉する。スイッチＳＷｍがオンして閉じると、定電流源ＩＳｍによってＰＭＯＳトランジスタＰＡｍに電流ｉＡｍが流れ、該電流ｉＡｍに応じた電流ｉＢｍがＰＭＯＳトランジスタＰＢｍのドレインからレーザダイオードＬＤに出力される。
【００２６】
図２及び図３は、定電流源ＩＳｍの回路例を示した図であり、定電流源ＩＳｍは、図２又は図３のような回路構成にしてもよい。なお、図２及び図３で示した各回路は公知であり、ここではその詳細な説明は省略する。
図２における定電流源ＩＳｍは、抵抗Ｒ、演算増幅器ＡＭＰ及びＮＭＯＳトランジスタＱ１による電圧−電流変換回路を使用したものであり、図３における定電流源ＩＳｍは、定電流源ＩＳからの定電流ｉをＮＭＯＳトランジスタＱ２及びＱ３で形成されたカレントミラー回路で折り返す構成をなしている。図２及び図３以外に、定電流源ＩＳｍとして電流型Ｄ／Ａコンバータを使用してもよい。
【００２７】
このような構成において、図１１の従来回路と比較しながら図１の半導体レーザ駆動装置１の動作例について説明する。なお、ＰＭＯＳトランジスタＰＡ１〜ＰＡｎの各電流供給能力を加算すると図１１のＰＭＯＳトランジスタＰａの電流供給能力と同じになり、ＰＭＯＳトランジスタＰＢ１〜ＰＢｎの各電流供給能力を加算すると図１１のＰＭＯＳトランジスタＰｂの電流供給能力と同じになるようにする。
【００２８】
また、スイッチＳＷ１〜ＳＷｎの素子の合計がスイッチＳＷａと同じであり、定電流源ＩＳ１〜ＩＳｎの素子の合計が定電流源ＩＳａと同じであり、電流ｉＡ１〜ｉＡｎを加算した値が電流ｉａと同じであり、電流ｉＢ１〜ｉＢｎを加算した値が電流ｉｂと同じである。すなわち、スイッチＳＷ１〜ＳＷｎをすべてオンして閉じた場合にレーザダイオードＬＤに供給される電流は、図１１のスイッチＳＷａをオンさせて閉じたときにレーザダイオードＬＤに供給される電流値と同じである。
【００２９】
図４は、ＰＭＯＳトランジスタＰＡ１のソース・ゲート間電圧Ｖｇｓと電流ｉＡ１との関係例を示した図であり、ｎ＝１０の場合を例にして示している。なお、図４では、実線で示した特性がＰＭＯＳトランジスタＰＡ１の場合を示しており、破線で示した特性が従来のＰＭＯＳトランジスタＰａの場合を示している。
図４において、電流ｉＡ１〜ｉＡ１０を加算した値の最大値が３０ｍＡ程度になるように回路を設計した場合を例にして示しており、この場合、電流ｉＡ１を０〜４０ｍＡまで変化させるとＰＭＯＳトランジスタＰＡ１のソース・ゲート間電圧Ｖｇｓは実線で示した特性のようになる。
【００３０】
図１において、ｎ＝１０の場合、スイッチＳＷ１〜ＳＷ１０をすべてオンさせて閉じ、定電流源ＩＳ１〜ＩＳ１０を同一動作させながらかつ合計電流が図１１の場合の電流ｉａと同じように変化させると、各ＰＭＯＳトランジスタＰＡ１〜ＰＡ１０のソース・ゲート間電圧Ｖｇｓはそれぞれ図４の実線で示した特性のようになる。これは、ＰＭＯＳトランジスタＰＡ１〜ＰＡ１０が、それぞれ図１１におけるＰＭＯＳトランジスタＰａの１／１０のトランジスタサイズであるが、定電流源ＩＳ１〜ＩＳ１０が流す電流ｉＡ１〜ｉＡ１０も１０分の１になるため、単位素子あたりの動作条件が同じになっているためである。
【００３１】
図１１のＰＭＯＳトランジスタＰａに流す電流ｉａが１０ｍＡ程度以上であればＰＭＯＳトランジスタＰａは十分な電圧値のソース・ゲート間電圧Ｖｇｓであるため、仮にＰＭＯＳトランジスタＰａとＰｂとの間に多少のしきい値電圧ＶｔｈのばらつきΔＶｔｈが存在しても、出力電流ｉｂに与える影響は微少である。しかし、電流ｉａが数ｍＡ程度以下の小さい電流である場合、ＰＭＯＳトランジスタＰａのソース・ゲート間電圧Ｖｇｓが小さいため、しきい値電圧のばらつきΔＶｔｈによる出力電流ｉｂの変動が拡大されて問題になる可能性がある。
【００３２】
ここで、ＰＭＯＳトランジスタＰＡ１及びＰＢ１のしきい値電圧ＶｔｈのばらつきΔＶｔｈが５ｍＶである場合を例にして、レーザダイオードＬＤに供給する電流ｉｏの値がｉｏ１と該ｉｏ１よりも十分に小さいｉｏ２の場合で、半導体レーザ駆動装置１からレーザダイオードＬＤへの出力電流ｉｏに対する、しきい値電圧ＶｔｈのばらつきΔＶｔｈの影響をシミュレーションで考察する。ただし、ここでは、しきい値電圧Ｖｔｈは０．８Ｖとし、各カレントミラー回路の出力端は入力側のＰＭＯＳトランジスタにおけるソース・ゲート間電圧Ｖｇｓに連動して変化することから、カレントミラー回路の１次側の電流におけるばらつきを考察することとする。また、以下、説明を分かりやすくするために、ｎ＝１０の場合を例にして説明する。
【００３３】
まず、レーザダイオードＬＤに所定の電流ｉｏ１を供給する際の、電流ｉＡ１〜ｉＡ１０を加算した電流が３０ｍＡである場合について説明する。
各半導体レーザ駆動回路ＤＲ１〜ＤＲ１０において、定電流源ＩＳ１〜ＩＳ１０が流そうとする電流ｉＡ１〜ｉＡ１０はそれぞれ３ｍＡとなる。ここで、図４の実線の特性を参照すると、カレントミラー回路の１次側電流が３ｍＡのときの各ＰＭＯＳトランジスタＰＡ１〜ＰＡ１０のソース・ゲート間電圧Ｖｇｓはそれぞれ３．４０Ｖである。
【００３４】
このため、ＰＭＯＳトランジスタＰＡ１〜ＰＡ１０の各ドレイン電流ｉｄｐはそれぞれ同じであることから、該ドレイン電流ｉｄｐは、前記（ａ）式より、下記のようになる。
ここで、しきい値電圧ＶｔｈにばらつきΔＶｔｈ＝５ｍＶが発生すると前記ドレイン電流ｉｄｐは下記のようになる。
しきい値電圧ＶｔｈのばらつきΔＶｔｈ＝５ｍＶがなかった場合とあった場合とのＰＭＯＳトランジスタＰＡ１〜ＰＡ１０における各ドレイン電流ｉｄｐの和の比は、下記のように０．３％という小さな値になる。
（３３．８Ｋｐ−３３．７Ｋｐ）／（３３．８Ｋｐ）＝０．００３
【００３７】
次に、レーザダイオードＬＤに所定の電流ｉｏ２を供給する場合、半導体レーザ駆動回路ＤＲ１のみからレーザダイオードＬＤに電流を供給するものとする。この場合においても、しきい値電圧ＶｔｈのばらつきΔＶｔｈ＝５ｍＶがなかった場合とあった場合とのＰＭＯＳトランジスタＰＡ１のドレイン電流ｉｄｐの比は、下記のように０．３％という小さな値になる。
（３．３８Ｋｐ−３．３７Ｋｐ）／（３．３８Ｋｐ）＝０．００３
【００３８】
一方、図１１で示した従来の半導体レーザ駆動装置において、レーザダイオードＬＤに所定の電流ｉｏ１を供給する際の電流ｉａが３０ｍＡである場合、図４の破線の特性を参照すると、カレントミラー回路の１次側電流が３０ｍＡのときのＰＭＯＳトランジスタＰａのソース・ゲート間電圧Ｖｇｓは３．３３Ｖである。
【００３９】
このため、ＰＭＯＳトランジスタＰａのドレイン電流ｉｄｐは、前記（ａ）式より、下記のようになる。
ここで、しきい値電圧ＶｔｈにばらつきΔＶｔｈ＝５ｍＶが発生すると前記ドレイン電流ｉｄｐは下記のようになる。
ばらつきΔＶｔｈ＝５ｍＶがなかった場合とあった場合とのＰＭＯＳトランジスタＰａのドレイン電流ｉｄｐの比は、下記のように０．３１％という小さな値になる。
（３．２０Ｋｐ−３．１９Ｋｐ）／（３．２０Ｋｐ）＝０．００３１
【００４２】
これに対して、レーザダイオードＬＤに所定の電流ｉｏ２を供給する際の電流ｉａが３ｍＡである場合、図４の破線の特性を参照すると、カレントミラー回路の１次側電流が３ｍＡのときのＰＭＯＳトランジスタＰａのソース・ゲート間電圧Ｖｇｓは１．４５Ｖである。
【００４３】
このため、ＰＭＯＳトランジスタＰａのドレイン電流ｉｄｐは、前記（ａ）式より、下記のようになる。
ここで、しきい値電圧ＶｔｈにばらつきΔＶｔｈ＝５ｍＶが発生すると前記ドレイン電流ｉｄｐは下記のようになる。
ばらつきΔＶｔｈ＝５ｍＶがなかった場合とあった場合とのＰＭＯＳトランジスタＰａのドレイン電流ｉｄｐの比は、下記のように１．５３％と３０ｍＡのときの５倍の値となる。
（０．２１１２５Ｋｐ−０．２０８０１Ｋｐ）／（０．２１１２５Ｋｐ）＝０．０１５３
また、レーザダイオードＬＤに供給する電流を更に小さくすると、該ばらつき量は指数級数的に増加する。このことから、本第１の実施の形態における半導体レーザ駆動装置１は、ＰＭＯＳトランジスタのばらつきによって生じるレーザダイオードＬＤへの供給電流のばらつきを減少させることができる。
【００４６】
次に、レーザダイオードＬＤに供給する電流ｉｏの立ち上がり時間の影響について考える。
図１１の従来における半導体レーザ駆動装置は、レーザダイオードＬＤへの出力電流に関係なくカレントミラー回路をなすＰＭＯＳトランジスタＰａ及びＰｂのトランジスタサイズは一定であることから、寄生容量Ｃａは常に一定である。このため、レーザダイオードＬＤへの出力電流ｉｂが小さい場合は定電流源ＩＳａの電流ｉａも小さいことから、寄生容量Ｃａの電荷を放電してＰＭＯＳトランジスタＰａ及びＰｂの各ゲートの電圧を変化させるのに時間を要し、レーザダイオードＬＤに供給する電流の立ち上がり特性がなまってしまい遅延を生じていた。これは光ディスクに高速で書き込みを行う場合等には障害となる可能性があった。
【００４７】
これに対して、本第１の実施の形態における半導体レーザ駆動装置では、出力電流ｉｏが小さい場合には、作動させる半導体レーザ駆動回路の数を減らすことができるため、結果として定電流源ＩＳ１〜ＩＳｎが流す電流に対して相対的に寄生容量Ｃ１〜Ｃｎを小さくすることができ、出力電流ｉｏが小さい場合でも、出力電流ｉｏの立ち上がり特性のなまりや遅延時間を小さくすることができる。
【００４８】
図５は、電流ｉＡ１が３ｍＡのときのＰＭＯＳトランジスタＰＡ１のゲート電圧の波形をシミュレーションした結果の例を実線で示し、図１１における電流ｉａが３ｍＡのときのＰＭＯＳトランジスタＰａのゲート電圧の波形をシミュレーションした結果の例を破線で示している。図５では、制御信号Ｓ１のみをオン又はオフさせ、他の制御信号Ｓ２〜Ｓ１０は対応するスイッチＳＷ２〜ＳＷ１０をオフさせて開放させた状態にした場合を示している。図５では、どちらが速くセトリングしているのかはっきりしてしない。
【００４９】
図５から分かるように、例えば３ｍＡの電流をレーザダイオードＬＤに出力するためのカレントミラー回路を構成するトランジスタサイズが１０分の１であるため、ＰＭＯＳトランジスタＰＡ１のソース・ゲート間電圧Ｖｇｓが大きくなり、制御信号Ｓ１のオン又はオフによるＰＭＯＳトランジスタＰＡ１のゲート電圧の電圧振幅が大きい。しかし、図６は、レーザダイオードＬＤに出力する電流特性例を示した図であるが、図６では本第１の実施の形態の半導体レーザ駆動装置１の方が従来よりも出力電流のセトリングが速いことが分かる。なお、図６では、実線で示した波形が本第１の実施の形態における半導体レーザ駆動装置のシミュレーション結果を示しており、破線で示した波形が図１１の従来例のシミュレーション結果を示している。図６から分かるように、同じ電流を流す定電流源に対して寄生容量が１０分の１になった効果が現れている。
【００５０】
第２の実施の形態．
前記第１の実施の形態では、制御回路２からの制御信号Ｓ１〜Ｓｎによってスイッチがオフしてからカレントミラー回路の１次側のＰＭＯＳトランジスタ自らが流す電流によってゲート電圧を上昇させ、ゲート電圧が（ＶＣＣ−Ｖｔｈ）になるとカレントミラー回路を構成するＰＭＯＳトランジスタがオフして、レーザダイオードＬＤに出力される電流が０になる。しかし、該ゲート電圧が上昇、すなわちソース・ゲート間電圧Ｖｇｓが減少するにしたがって、カレントミラー回路の１次側のＰＭＯＳトランジスタ自らが流す電流も減少し、ゲート電圧が上昇する速度が急激に減少して、レーザダイオードＬＤに出力する電流の立ち下がり速度が遅くなる。
【００５１】
また、ゲート電圧が上昇してカレントミラー回路の入力側トランジスタがオフすると、該入力側トランジスタのゲートのノードは、ハイインピーダンス状態となり（ＶＣＣ−Ｖｔｈ）以上の高い電圧になることもありえる。このようになると、カレントミラー回路を形成するＰＭＯＳトランジスタのゲート電圧が場合によって異なり、制御回路２からの制御信号Ｓ１〜Ｓｎによってスイッチがオンしてから、レーザダイオードＬＤへの出力電流が立ち上がり始める時間にもばらつきが発生することもある。このような問題を解決するために、各半導体レーザ駆動回路ＤＲ１〜ＤＲｎのそれぞれのカレントミラー回路を形成するＰＭＯＳトランジスタの各ゲートに、定常的に電流を流す定電流源を付加するようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
【００５２】
図７は、本発明の第２の実施の形態における半導体レーザ駆動装置の例を示した回路図である。なお、図７では、図１と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略すると共に図１との相違点のみ説明する。図７における図１との相違点は、図１の半導体レーザ駆動回路ＤＲ１〜ＤＲｎに定電流源ＩＳＡ１〜ＩＳＡｎを設けたことにあり、これに伴って図１の半導体レーザ駆動回路ＤＲ１〜ＤＲｎを半導体レーザ駆動回路ＤＲＡ１〜ＤＲＡｎにし、図１の半導体レーザ駆動装置１を半導体レーザ駆動装置１ａにした。
【００５３】
図７において、半導体レーザ駆動装置１ａは、レーザダイオードＬＤに電流を供給する半導体レーザ駆動回路ＤＲＡ１〜ＤＲＡｎ（ｎは、ｎ＞１の整数）、及び半導体レーザ駆動回路ＤＲＡ１〜ＤＲＡｎの動作制御を行う制御回路２で構成されている。制御回路２は、半導体レーザ駆動回路ＤＲＡ１〜ＤＲＡｎに制御信号Ｓ１〜Ｓｎを対応させてそれぞれ出力し、該制御信号Ｓ１〜Ｓｎを用いて半導体レーザ駆動回路ＤＲＡ１〜ＤＲＡｎの内、レーザダイオードＬＤに供給する電流値に応じた所定の半導体レーザ駆動回路を選択、例えばレーザダイオードＬＤから得る所望の光量に応じた数の半導体レーザ駆動回路を選択して作動させる。
【００５４】
半導体レーザ駆動回路ＤＲＡ１〜ＤＲＡｎは同じ回路構成をなしていることから、任意の半導体レーザ駆動回路ＤＲＡｍ（ｍ＝１〜ｎ）を例にして説明する。半導体レーザ駆動回路ＤＲＡｍは、ＰＭＯＳトランジスタＰＡｍ，ＰＢｍ、スイッチＳＷｍ及び定電流源ＩＳｍ，ＩＳＡｍで構成されている。なお、定電流源ＩＳＡｍは第２の定電流源をなしている。ＰＭＯＳトランジスタＰＡｍ及びＰＢｍの各ゲートの接続部と接地電圧との間には、定電流源ＩＳＡｍが接続されている。なお、定電流源ＩＳＡｍは、図２又は図３で示した回路構成をなすようにしてもよい。
【００５５】
このような構成にすることにより、定電流源ＩＳＡｍによって任意の電流ｉＣｍを流すことによって、スイッチＳＷｍをオフした際のＰＭＯＳトランジスタＰＡｍのゲート電圧のセトリング速度を速くすることができ、スイッチＳＷｍがオフしたときのＰＭＯＳトランジスタＰＡｍのゲート電圧が一定になり安定した動作を得ることができる。
【００５６】
図８は、ｎ＝１０の場合において、半導体レーザ駆動回路ＤＲＡ１のＰＭＯＳトランジスタＰＡ１及びＰＢ１における各ゲートの接続部の信号波形例を示した図である。図８では、（Ａ）の特性は、半導体レーザ駆動回路ＤＲＡ１〜ＤＲＡ１０からそれぞれ３ｍＡの電流をレーザダイオードＬＤに出力させた場合を示しており、（Ｂ）の特性は、半導体レーザ駆動回路ＤＲＡ１の単独動作で３ｍＡの電流をレーザダイオードＬＤに出力させた場合を示している。
【００５７】
図９は、定電流源ＩＳＡ１〜ＩＳＡ１０によって流される電流ｉＣ１〜ｉＣ１０の合計が０ｍＡと１０ｍＡである各場合における出力電流ｉｏのそれぞれの特性例を示した図であり、ｎ＝１０である場合を示している。なお、図９では、実線で示した特性は、電流ｉＣ１〜ｉＣ１０の合計が１０ｍＡである場合の出力電流ｉｏの特性例を示しており、破線で示した特性は、電流ｉＣ１〜ｉＣ１０の合計が０ｍＡである場合の出力電流ｉｏの特性例を示している。
【００５８】
図９では、セトリング時間を比較しやすいように、電流ｉＣ１〜ｉＣ１０の合計が１０ｍＡの場合の特性は、実際の出力電流ｉｏからオフセット分の１０ｍＡを引いた特性にしている。図９から、電流ｉＣ１〜ｉＣ１０の合計が１０ｍＡの場合の方が、電流ｉＣ１〜ｉＣ１０の合計が０ｍＡの場合よりもセトリング時間が短いことが分かる。
【００５９】
また、図１０は、半導体レーザ駆動回路ＤＲＡ１だけを作動させた場合における出力電流ｉｏのそれぞれの特性例を示した図である。なお、図１０では、実線で示した特性は、電流ｉＣ１が１０ｍＡである場合の出力電流ｉｏの特性例を示しており、破線で示した特性は、電流ｉＣ１が０ｍＡである場合の出力電流ｉｏの特性例を示している。図１０から、電流ｉＣ１が１０ｍＡの場合の方が、電流ｉＣ１が０ｍＡの場合よりもセトリング時間が短いことが分かる。
【００６０】
一方、本第２の実施の形態において、スイッチＳＷ１〜ＳＷｎのオフ時にレーザダイオードＬＤに流れる電流を、例えば光ディスク装置では読み取り電流として有効利用したり、不要であればレーザダイオードＬＤのアノードと接地電圧との間に別途吸い込み型定電流源を設けて打ち消すようにしてもよい。
【００６１】
なお、前記第１及び第２の各実施の形態において、各半導体レーザ駆動回路におけるカレントミラー回路は、トランジスタサイズの比がそれぞれ所定値で一定になるように形成されており、例えば、カレントミラー回路における入力側のトランジスタのトランジスタサイズを１とすると、カレントミラー回路における出力側のトランジスタのトランジスタサイズは５〜１０である。この場合、カレントミラー回路において、入力側のトランジスタと出力側のトランジスタとのトランジスタサイズ比が１：５に近づくほど半導体レーザ駆動回路の消費電流が大きくなり、入力側のトランジスタと出力側のトランジスタとのトランジスタサイズ比が１：１０に近づくほど半導体レーザ駆動回路の動作速度は遅くなる。
【００６２】
また、前記第１及び第２の実施の形態では、各半導体レーザ駆動回路におけるカレントミラー回路をＰＭＯＳトランジスタで形成し、該ＰＭＯＳトランジスタによる電流吐き出し型となっているが、これは１例であり、電源電圧と接地電圧とを入れ替えると共にＰＭＯＳトランジスタをＮＭＯＳトランジスタに変えて電流吸い込み型のカレントミラー回路を使用するようにしてもよい。
【００６３】
【発明の効果】
上記の説明から明らかなように、本発明の半導体レーザ駆動装置によれば、半導体レーザから得る所望の光量に応じて各半導体レーザ駆動回路を選択して作動させるようにした。このことから、半導体レーザに供給する電流の立ち上がり及び立ち下がり時間を短くすることができ、カレントミラー回路を形成するトランジスタのしきい値電圧のばらつきによる半導体レーザに供給する電流のばらつきを小さくすることができる。
【００６４】
また、各半導体レーザ駆動回路は、前記カレントミラー回路の入力側トランジスタに対して、常時所定の電流を供給する第２の定電流源をそれぞれ備えるようにし、定常的なバイアス電流を流しているので半導体レーザに供給する電流の立ち上がり時間のばらつき低減や該立ち上がり反応時間を速くすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における半導体レーザ駆動装置の例を示した回路図である。
【図２】図１の定電流源ＩＳ１〜ＩＳｎの回路例を示した図である。
【図３】図１の定電流源ＩＳ１〜ＩＳｎの他の回路例を示した図である。
【図４】図１のＰＭＯＳトランジスタＰＡ１のソース・ゲート間電圧Ｖｇｓと電流ｉＡ１との関係例を示した図である。
【図５】ＰＭＯＳトランジスタＰＡ１のゲート電圧の波形をシミュレーションした結果の例を示した図である。
【図６】レーザダイオードＬＤに出力する電流特性例を示した図である。
【図７】本発明の第２の実施の形態における半導体レーザ駆動装置の例を示した回路図である。
【図８】図７における半導体レーザ駆動回路ＤＲＡ１のＰＭＯＳトランジスタＰＡ１及びＰＢ１における各ゲートの接続部の信号波形例を示した図である。
【図９】図１の出力電流ｉｏの特性例を示した図である。
【図１０】半導体レーザ駆動回路ＤＲＡ１だけを作動させた場合の出力電流ｉｏの特性例を示した図である。
【図１１】従来の半導体レーザ駆動装置の回路例を示した図である。
【図１２】図１１の各部の波形例を示した図である。
【符号の説明】
１，１ａ 半導体レーザ駆動装置
２ 制御回路
ＤＲ１〜ＤＲｎ，ＤＲＡ１〜ＤＲＡｎ 半導体レーザ駆動回路
ＬＤ レーザダイオード
ＰＡ１〜ＰＡｎ ＰＭＯＳトランジスタ
ＳＷ１〜ＳＷｎ スイッチ
ＩＳ１〜ＩＳｎ，ＩＳＡ１〜ＩＳＡｎ 定電流源
Claims (10)
- 半導体レーザに供給する電流を制御して、所望の光量が得られるように該半導体レーザの駆動を行う半導体レーザ駆動装置において、
入力された制御信号に応じて、所定の電流を生成して前記半導体レーザに出力する複数の半導体レーザ駆動回路と、
該各半導体レーザ駆動回路の動作制御をそれぞれ行って前記半導体レーザに供給する電流の制御を行う制御回路と、
を備え、
前記制御回路は、前記半導体レーザから得る所望の光量に応じて、前記各半導体レーザ駆動回路を選択して作動させることを特徴とする半導体レーザ駆動装置。 - 前記制御回路は、前記半導体レーザから得る所望の光量に応じた数の前記半導体レーザ駆動回路を作動させることを特徴とする請求項１記載の半導体レーザ駆動装置。
- 前記各半導体レーザ駆動回路は、
所定の電流を供給する第１の定電流源と、
該第１の定電流源から供給される電流に比例した電流を生成して前記半導体レーザに供給するカレントミラー回路と、
前記制御回路から入力された制御信号に応じて、該カレントミラー回路の入力側トランジスタに対する前記第１の定電流源からの定電流の供給制御を行うスイッチ回路と、
をそれぞれ備えることを特徴とする請求項１又は２記載の半導体レーザ駆動装置。 - 前記各半導体レーザ駆動回路のカレントミラー回路は、入力側トランジスタと出力側トランジスタのトランジスタサイズの比がそれぞれ同じであることを特徴とする請求項３記載の半導体レーザ駆動装置。
- 前記各半導体レーザ駆動回路は、前記カレントミラー回路の入力側トランジスタに対して、常時所定の電流を供給する第２の定電流源をそれぞれ備えることを特徴とする請求項３又は４記載の半導体レーザ駆動装置。
- 前記各半導体レーザ駆動回路は１つのＩＣに集積され、前記制御回路は他の１つのＩＣに集積されることを特徴とする請求項１、２、３、４又は５記載の半導体レーザ駆動装置。
- 前記各半導体レーザ駆動回路は１つの半導体チップに集積されると共に、前記制御回路は他の１つの半導体チップに集積され、該各半導体チップはマルチチップ構成をなすＩＣを形成することを特徴とする請求項１、２、３、４又は５記載の半導体レーザ駆動装置。
- 前記第２の定電流源によって各半導体レーザ駆動回路から半導体レーザに出力される各電流の和電流をバイパスして、該和電流が半導体レーザに供給されることを防止するバイパス回路を備えることを特徴とする請求項５記載の半導体レーザ駆動装置。
- 前記各半導体レーザ駆動回路及びバイパス回路は１つのＩＣに集積され、前記制御回路は他の１つのＩＣに集積されることを特徴とする請求項８記載の半導体レーザ駆動装置。
- 前記各半導体レーザ駆動回路及びバイパス回路は１つの半導体チップに集積されると共に、前記制御回路は他の１つの半導体チップに集積され、該各半導体チップはマルチチップ構成をなすＩＣを形成することを特徴とする請求項８記載の半導体レーザ駆動装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003189551A JP2005026410A (ja) | 2003-07-01 | 2003-07-01 | 半導体レーザ駆動装置 |
| US10/869,194 US7675951B2 (en) | 2003-07-01 | 2004-06-16 | Threshold voltage difference allowable semiconductor laser driving apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003189551A JP2005026410A (ja) | 2003-07-01 | 2003-07-01 | 半導体レーザ駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005026410A true JP2005026410A (ja) | 2005-01-27 |
Family
ID=33549788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003189551A Pending JP2005026410A (ja) | 2003-07-01 | 2003-07-01 | 半導体レーザ駆動装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7675951B2 (ja) |
| JP (1) | JP2005026410A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007149940A (ja) * | 2005-11-28 | 2007-06-14 | Nec Electronics Corp | 電流スイッチ回路 |
| JP2010066303A (ja) * | 2008-09-08 | 2010-03-25 | Funai Electric Co Ltd | レーザ駆動回路及びレーザディスプレイ |
| JP2010516012A (ja) * | 2007-01-05 | 2010-05-13 | シリコン・コア・テクノロジー・インコーポレーテッド | 高性能のｄｖｄライト電流回路 |
| WO2020129238A1 (ja) * | 2018-12-21 | 2020-06-25 | リコー電子デバイス株式会社 | レーザ駆動装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4123791B2 (ja) * | 2001-03-05 | 2008-07-23 | 富士ゼロックス株式会社 | 発光素子駆動装置および発光素子駆動システム |
| DE10323669A1 (de) * | 2003-05-14 | 2004-12-02 | Atmel Germany Gmbh | Treiberschaltung zum Betreiben eines elektronischen Bauteils |
| JP4809064B2 (ja) * | 2006-01-13 | 2011-11-02 | ルネサスエレクトロニクス株式会社 | 電流スイッチ回路 |
| EP2449637B1 (en) * | 2009-06-30 | 2013-04-10 | Trimble AB | Optical pulse transmitter |
| DE102009060873B4 (de) | 2009-12-30 | 2023-03-30 | Ic-Haus Gmbh | Integrierte Schaltung zum schnellen Schalten von hohen Strömen |
| JP6387743B2 (ja) | 2013-12-16 | 2018-09-12 | 株式会社リコー | 半導体装置および半導体装置の製造方法 |
| JP6519972B2 (ja) | 2014-02-07 | 2019-05-29 | 株式会社リコー | ハイパスフィルタ回路及びバンドパスフィルタ回路 |
| JP6354221B2 (ja) | 2014-03-12 | 2018-07-11 | 株式会社リコー | 撮像装置及び電子機器 |
| JP2016025261A (ja) | 2014-07-23 | 2016-02-08 | 株式会社リコー | 撮像装置、撮像装置の制御方法、画素構造 |
| JP2016092178A (ja) | 2014-11-04 | 2016-05-23 | 株式会社リコー | 固体撮像素子 |
| JP2016092348A (ja) | 2014-11-11 | 2016-05-23 | 株式会社リコー | 半導体デバイス及びその製造方法、撮像装置 |
| CN105811085B (zh) * | 2014-12-30 | 2020-09-08 | 上海伯乐电子有限公司 | 柔性rfid天线及应用其的pos机装置、电子设备 |
| CN109638636A (zh) * | 2017-10-09 | 2019-04-16 | 科大国盾量子技术股份有限公司 | 一种用于半导体激光器控制和状态监测装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6356161B1 (en) * | 1998-03-19 | 2002-03-12 | Microchip Technology Inc. | Calibration techniques for a precision relaxation oscillator integrated circuit with temperature compensation |
| US6532245B1 (en) * | 1999-10-28 | 2003-03-11 | International Business Machines Corporation | Vertical cavity surface emitting laser (VCSEL) driver with low duty cycle distortion and digital modulation adjustment |
| JP3959920B2 (ja) * | 2000-02-22 | 2007-08-15 | ヤマハ株式会社 | レーザダイオード駆動回路 |
| JP4754170B2 (ja) * | 2003-12-03 | 2011-08-24 | パナソニック株式会社 | レーザ駆動回路および光通信装置 |
| US7372882B2 (en) * | 2004-04-28 | 2008-05-13 | Renesas Technology Corp. | Driving circuit for and semiconductor device for driving laser diode |
-
2003
- 2003-07-01 JP JP2003189551A patent/JP2005026410A/ja active Pending
-
2004
- 2004-06-16 US US10/869,194 patent/US7675951B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007149940A (ja) * | 2005-11-28 | 2007-06-14 | Nec Electronics Corp | 電流スイッチ回路 |
| JP2010516012A (ja) * | 2007-01-05 | 2010-05-13 | シリコン・コア・テクノロジー・インコーポレーテッド | 高性能のｄｖｄライト電流回路 |
| JP2010066303A (ja) * | 2008-09-08 | 2010-03-25 | Funai Electric Co Ltd | レーザ駆動回路及びレーザディスプレイ |
| WO2020129238A1 (ja) * | 2018-12-21 | 2020-06-25 | リコー電子デバイス株式会社 | レーザ駆動装置 |
| JPWO2020129238A1 (ja) * | 2018-12-21 | 2021-11-18 | リコー電子デバイス株式会社 | レーザ駆動装置 |
| US11445154B2 (en) | 2018-12-21 | 2022-09-13 | Nisshinbo Micro Devices Inc. | Laser drive apparatus for semiconductor laser for video display apparatus |
| JP7203122B2 (ja) | 2018-12-21 | 2023-01-12 | 日清紡マイクロデバイス株式会社 | レーザ駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050002429A1 (en) | 2005-01-06 |
| US7675951B2 (en) | 2010-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005026410A (ja) | 半導体レーザ駆動装置 | |
| JP3562773B2 (ja) | ピーク検出回路 | |
| US7113026B2 (en) | Voltage generating circuit | |
| JP4212767B2 (ja) | 高速電流スイッチ回路および高周波電流源 | |
| US10715132B2 (en) | Gate driver circuit of power transistor, and motor driver circuit | |
| US6580326B2 (en) | High-bandwidth low-voltage gain cell and voltage follower having an enhanced transconductance | |
| US7498867B2 (en) | Current drive circuit | |
| US9081402B2 (en) | Semiconductor device having a complementary field effect transistor | |
| KR100192628B1 (ko) | 온도 보상 회로 | |
| US10554204B1 (en) | Load bypass slew control techniques | |
| US20060203569A1 (en) | Current mode output driver | |
| JP6914010B2 (ja) | 駆動装置 | |
| US20050225363A1 (en) | Output driver circuit | |
| US20050093581A1 (en) | Apparatus for generating internal voltage capable of compensating temperature variation | |
| JPH07142991A (ja) | 集積回路 | |
| JP3972414B2 (ja) | データ判定回路およびデータ判定方法 | |
| TWI418126B (zh) | 電流控制器及其方法 | |
| US8487648B2 (en) | Semiconductor integrated circuit | |
| US8222952B2 (en) | Semiconductor device having a complementary field effect transistor | |
| JP2005135366A (ja) | カレントミラー回路 | |
| JPH05129922A (ja) | 半導体集積回路装置 | |
| JP2005130020A (ja) | アナログレベルシフタ | |
| JP7283819B1 (ja) | 駆動回路、制御方法、およびプログラム | |
| SE444099B (sv) | Transistorkretsanordning | |
| JP2004180007A (ja) | カレントミラー回路及びカレントミラー回路を使用した半導体レーザ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051012 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090416 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090728 |