JP2002358604A - 磁気信号検出ヘッドの電流バイアス回路 - Google Patents
磁気信号検出ヘッドの電流バイアス回路Info
- Publication number
- JP2002358604A JP2002358604A JP2001167170A JP2001167170A JP2002358604A JP 2002358604 A JP2002358604 A JP 2002358604A JP 2001167170 A JP2001167170 A JP 2001167170A JP 2001167170 A JP2001167170 A JP 2001167170A JP 2002358604 A JP2002358604 A JP 2002358604A
- Authority
- JP
- Japan
- Prior art keywords
- current
- bias
- voltage
- low
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 29
- 239000003990 capacitor Substances 0.000 claims description 11
- 101100381996 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BRO1 gene Proteins 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 230000007704 transition Effects 0.000 description 8
- 101100454361 Arabidopsis thaliana LCB1 gene Proteins 0.000 description 5
- 101100171146 Oryza sativa subsp. japonica DREB2C gene Proteins 0.000 description 5
- 230000006378 damage Effects 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 101100116283 Arabidopsis thaliana DD11 gene Proteins 0.000 description 1
- 101710178035 Chorismate synthase 2 Proteins 0.000 description 1
- 101710152694 Cysteine synthase 2 Proteins 0.000 description 1
- 101100422881 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) swf-1 gene Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
- G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
- G11B2005/0018—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers by current biasing control or regulation
Abstract
(57)【要約】
【課題】 バイアス電流の復帰時、ヘッドの切替時、バ
イアス電流の設定値の切り替え時等にＭＲヘッドに一時
的に大きな電流が流れることを防止すること。 【解決手段】 バイアス電流を規定する基準電流Ｉｒｅ
ｆに基づいてバイアス電流制御電圧Ｖｏ１´を発生する
アンプＡＰ１を有し、制御電圧Ｖｏ１´によってＭＲヘ
ッドＨに流すバイアス電流Ｉを制御する電流バイアス回
路であって、制御電圧Ｖｏ１´の値を基準電流Ｉｒｅｆ
を変化させることなく変更させる制御電圧変更手段であ
る電圧源ＥおよびスイッチＳｗＡを備える。
イアス電流の設定値の切り替え時等にＭＲヘッドに一時
的に大きな電流が流れることを防止すること。 【解決手段】 バイアス電流を規定する基準電流Ｉｒｅ
ｆに基づいてバイアス電流制御電圧Ｖｏ１´を発生する
アンプＡＰ１を有し、制御電圧Ｖｏ１´によってＭＲヘ
ッドＨに流すバイアス電流Ｉを制御する電流バイアス回
路であって、制御電圧Ｖｏ１´の値を基準電流Ｉｒｅｆ
を変化させることなく変更させる制御電圧変更手段であ
る電圧源ＥおよびスイッチＳｗＡを備える。
Description
【０００１】
【発明の属する技術分野】この発明は、ハードディスク
ドライブ（以下、ＨＤＤという）、フロッピィーディス
クドライブ（以下、ＦＤＤという）等の磁気記憶装置に
適用される磁気信号検出ヘッドの電流バイアス回路に関
し、特に、過大過渡電流が該ヘッドに流れることを防止
する保護機能を有した磁気信号検出ヘッドの電流バイア
ス回路に関するものである。
ドライブ（以下、ＨＤＤという）、フロッピィーディス
クドライブ（以下、ＦＤＤという）等の磁気記憶装置に
適用される磁気信号検出ヘッドの電流バイアス回路に関
し、特に、過大過渡電流が該ヘッドに流れることを防止
する保護機能を有した磁気信号検出ヘッドの電流バイア
ス回路に関するものである。
【０００２】
【従来の技術】ＨＤＤ等の磁気信号検出ヘッド（以下、
ＭＲヘッドという）の電流バイアス回路として、図１３
に示すような回路が使用されている。この電流バイアス
回路において、アンプＡＰ１、電流源ＣＳ１、抵抗Ｒ
１，Ｒ２、および可変電流源ＣＳ２によって構成された
電流増幅アンプは、電流源ＣＳ１からの基準電流Ｉｒｅ
ｆを（Ｒ１／Ｒ２）倍したヘッドバイアス電流Ｉｓを出
力して、このバイアス電流ＩｓでＭＲヘッドＨをバイア
スする。
ＭＲヘッドという）の電流バイアス回路として、図１３
に示すような回路が使用されている。この電流バイアス
回路において、アンプＡＰ１、電流源ＣＳ１、抵抗Ｒ
１，Ｒ２、および可変電流源ＣＳ２によって構成された
電流増幅アンプは、電流源ＣＳ１からの基準電流Ｉｒｅ
ｆを（Ｒ１／Ｒ２）倍したヘッドバイアス電流Ｉｓを出
力して、このバイアス電流ＩｓでＭＲヘッドＨをバイア
スする。
【０００３】アンプＡＰ１は、基準電流Ｉｒｅｆとバイ
アス電流Ｉｓとを比較して、その差に対応する電圧Ｖｏ
１を出力するが、この基準電流Ｉｒｅｆには、高周波ノ
イズが含まれているので、アンプＡＰ１の出力電圧Ｖｏ
１にも高周波ノイズが含まれている。そこで、ローパス
フィルタＬＰＦ１は、出力電圧Ｖｏ１から高周波ノイズ
を除いた電圧Ｖｏ１´を出力して、可変電流源ＣＳ２を
ドライブする。なお、電流源ＣＳ２の出力電流Ｉｓによ
ってバイアスされたＭＲヘッドＨの出力は、リードアン
プＲａｍｐで増幅された後、次段に出力される。
アス電流Ｉｓとを比較して、その差に対応する電圧Ｖｏ
１を出力するが、この基準電流Ｉｒｅｆには、高周波ノ
イズが含まれているので、アンプＡＰ１の出力電圧Ｖｏ
１にも高周波ノイズが含まれている。そこで、ローパス
フィルタＬＰＦ１は、出力電圧Ｖｏ１から高周波ノイズ
を除いた電圧Ｖｏ１´を出力して、可変電流源ＣＳ２を
ドライブする。なお、電流源ＣＳ２の出力電流Ｉｓによ
ってバイアスされたＭＲヘッドＨの出力は、リードアン
プＲａｍｐで増幅された後、次段に出力される。
【０００４】アンプＡＰ２は、ＭＲヘッドＨに並列接続
された一対の抵抗Ｒｇによって得られるＭＲヘッドＨの
中点電位とＧＮＤ電位とを比較し、これらの電位の差に
対応する電圧Ｖｏ２を出力する。このアンプＡＰ２の出
力には、電圧Ｖｏ２に含まれた高周波ノイズをカットす
るためにローパスフィルタＬＰＦ２が接続されている。
このローパスフィルタＬＰＦ２の出力電圧Ｖｏ２´は、
可変電流源ＣＳ３をドライブするので、ＭＲヘッドＨの
中点電位がＧＮＤ電位に保持される。
された一対の抵抗Ｒｇによって得られるＭＲヘッドＨの
中点電位とＧＮＤ電位とを比較し、これらの電位の差に
対応する電圧Ｖｏ２を出力する。このアンプＡＰ２の出
力には、電圧Ｖｏ２に含まれた高周波ノイズをカットす
るためにローパスフィルタＬＰＦ２が接続されている。
このローパスフィルタＬＰＦ２の出力電圧Ｖｏ２´は、
可変電流源ＣＳ３をドライブするので、ＭＲヘッドＨの
中点電位がＧＮＤ電位に保持される。
【０００５】電流源ＣＳ２とＭＲヘッドＨの一端間に介
在されたスイッチＳｗ１１と、ＭＲヘッドＨの他端と電
流源ＣＳ３間に介在されたスイッチＳｗ１２は、バイア
ス電流Ｉｓをカットする必要のあるライト時や省電力時
にオフ（ＯＦＦ）される。しかし、バイアス電流Ｉｓが
カットされると、抵抗Ｒ２による電圧降下がなくなるの
で、この抵抗Ｒ２を介してアンプＡＰ１に高電圧が入力
され、その結果、このアンプＡＰ１の出力電圧Ｖｏ１が
振り切れることになる。
在されたスイッチＳｗ１１と、ＭＲヘッドＨの他端と電
流源ＣＳ３間に介在されたスイッチＳｗ１２は、バイア
ス電流Ｉｓをカットする必要のあるライト時や省電力時
にオフ（ＯＦＦ）される。しかし、バイアス電流Ｉｓが
カットされると、抵抗Ｒ２による電圧降下がなくなるの
で、この抵抗Ｒ２を介してアンプＡＰ１に高電圧が入力
され、その結果、このアンプＡＰ１の出力電圧Ｖｏ１が
振り切れることになる。
【０００６】そこで、スイッチＳｗ１１，Ｓｗ１２をＯ
ＦＦするときは、コントロールロジックによってアンプ
ＡＰ１をＯＦＦして、その出力電圧Ｖｏ１の変動を防止
する。スイッチＳｗ１１，Ｓｗ１２をＯＦＦすると、ア
ンプＡＰ２の出力電圧Ｖｏ２も変動する。従って、スイ
ッチＳｗ１１，Ｓｗ１２をＯＦＦするときは、コントロ
ールロジックによってアンプＡＰ２もＯＦＦして、その
出力電圧Ｖｏ２の変動を防止する。これにより、ローパ
スフィルタＬＰＦ１の出力電圧Ｖｏ１´およびローパス
フィルタＬＰＦ２の出力電圧Ｖｏ２´は、バイアス電流
Ｉｓがカットされている間においても、電流Ｉｓが流れ
ている時とほぼ同じ値に保持されることになる。
ＦＦするときは、コントロールロジックによってアンプ
ＡＰ１をＯＦＦして、その出力電圧Ｖｏ１の変動を防止
する。スイッチＳｗ１１，Ｓｗ１２をＯＦＦすると、ア
ンプＡＰ２の出力電圧Ｖｏ２も変動する。従って、スイ
ッチＳｗ１１，Ｓｗ１２をＯＦＦするときは、コントロ
ールロジックによってアンプＡＰ２もＯＦＦして、その
出力電圧Ｖｏ２の変動を防止する。これにより、ローパ
スフィルタＬＰＦ１の出力電圧Ｖｏ１´およびローパス
フィルタＬＰＦ２の出力電圧Ｖｏ２´は、バイアス電流
Ｉｓがカットされている間においても、電流Ｉｓが流れ
ている時とほぼ同じ値に保持されることになる。
【０００７】一方、バイアス電流Ｉｓを変化させるとき
は、基準電流Ｉｒｅｆの値を変化させる。このとき、ア
ンプＡＰ１の出力電圧Ｖｏ１の変化に伴って、アンプＡ
Ｐ１に電流源ＣＳ２の電流値を元の値にするような帰還
がかかるので、ローパスフィルタＬＰＦ１の時定数が大
きいままでは、このローパスフィルタＬＰＦ１の応答遅
れのために、その出力電圧Ｖｏ１´が所望の値になるま
でに時間がかかる。なお、アンプＡＰ２側においても、
ローパスフィルタＬＰＦ２の時定数に起因した応答遅れ
のために、その出力電圧Ｖｏ２´が所望の値になるまで
に時間がかかる。
は、基準電流Ｉｒｅｆの値を変化させる。このとき、ア
ンプＡＰ１の出力電圧Ｖｏ１の変化に伴って、アンプＡ
Ｐ１に電流源ＣＳ２の電流値を元の値にするような帰還
がかかるので、ローパスフィルタＬＰＦ１の時定数が大
きいままでは、このローパスフィルタＬＰＦ１の応答遅
れのために、その出力電圧Ｖｏ１´が所望の値になるま
でに時間がかかる。なお、アンプＡＰ２側においても、
ローパスフィルタＬＰＦ２の時定数に起因した応答遅れ
のために、その出力電圧Ｖｏ２´が所望の値になるまで
に時間がかかる。
【０００８】このような不都合を解決するには、基準電
流Ｉｒｅｆの値が変化された時点から一定の時間が経過
する間、ローパスフィルタＬＰＦ１，ＬＰＦ２の時定数
を小さくして、それらの出力電圧Ｖｏ１´，Ｖｏ２´の
値が確定されるまでの時間を短縮すれば良い。
流Ｉｒｅｆの値が変化された時点から一定の時間が経過
する間、ローパスフィルタＬＰＦ１，ＬＰＦ２の時定数
を小さくして、それらの出力電圧Ｖｏ１´，Ｖｏ２´の
値が確定されるまでの時間を短縮すれば良い。
【０００９】ところで、通常、ＨＤＤの磁気ヘッドは複
数個存在しており、図１４には、この複数の磁気ヘッド
に適用する電流バイアス回路が示されている。この電流
バイアス回路において、ＭＲヘッドＨ１を選択するとき
は、スイッチＳｗ１１〜Ｓｗ１５をオン（ＯＮ）させ
る。また、ＭＲヘッドＨ１に代えてＭＲヘッドＨ２を選
択するときには、スイッチＳｗ１１〜Ｓｗ１５をＯＦＦ
させるとともにＳｗ２１〜Ｓｗ２５をＯＮさせる。この
とき、可変電流源ＣＳ２の出力インビーダンスが有限の
値を有していることから、ＭＲヘッドＨ１，Ｈ２の抵抗
値Ｒｈ１，Ｒｈ２が相違している場合、それらのヘッド
の切替直後に電流源ＣＳ２の電流値が変化する。この電
流値の変化を抑制するためには、ヘッド切替時にバイア
ス電流Ｉｓが所定値に速やかに整定されるように、その
切替直後からの一定時間、ローパスフィルタＬＰＦ１，
ＬＰＦ２の時定数を小さくする。
数個存在しており、図１４には、この複数の磁気ヘッド
に適用する電流バイアス回路が示されている。この電流
バイアス回路において、ＭＲヘッドＨ１を選択するとき
は、スイッチＳｗ１１〜Ｓｗ１５をオン（ＯＮ）させ
る。また、ＭＲヘッドＨ１に代えてＭＲヘッドＨ２を選
択するときには、スイッチＳｗ１１〜Ｓｗ１５をＯＦＦ
させるとともにＳｗ２１〜Ｓｗ２５をＯＮさせる。この
とき、可変電流源ＣＳ２の出力インビーダンスが有限の
値を有していることから、ＭＲヘッドＨ１，Ｈ２の抵抗
値Ｒｈ１，Ｒｈ２が相違している場合、それらのヘッド
の切替直後に電流源ＣＳ２の電流値が変化する。この電
流値の変化を抑制するためには、ヘッド切替時にバイア
ス電流Ｉｓが所定値に速やかに整定されるように、その
切替直後からの一定時間、ローパスフィルタＬＰＦ１，
ＬＰＦ２の時定数を小さくする。
【００１０】
【発明が解決しようとする課題】上述したように、バイ
アス電流Ｉｓのカット時には、ローパスフィルタＬＰＦ
１の出力電圧Ｖｏ１´をバイアス電流Ｉｓのカット前の
値に保持させるべくコントロールロジックによってアン
プＡＰ１の動作がＯＦＦされる。バイアス電流Ｉｓがカ
ットされている間において、上記電圧Ｖｏ１´の値が全
く変化していないとすると、バイアス電流Ｉｓが復帰し
た直後の該電流Ｉｓの値は、カット前の値と同じにな
る。
アス電流Ｉｓのカット時には、ローパスフィルタＬＰＦ
１の出力電圧Ｖｏ１´をバイアス電流Ｉｓのカット前の
値に保持させるべくコントロールロジックによってアン
プＡＰ１の動作がＯＦＦされる。バイアス電流Ｉｓがカ
ットされている間において、上記電圧Ｖｏ１´の値が全
く変化していないとすると、バイアス電流Ｉｓが復帰し
た直後の該電流Ｉｓの値は、カット前の値と同じにな
る。
【００１１】しかし、出力電圧Ｖｏ１´は、アンプＡＰ
１におけるリーク電流、温度ドリフト等の影響のため
に、バイアス電流Ｉｓのカット中にその値がシフトして
いることがある。この場合、バイアス電流Ｉｓは、復帰
直後とカット前とでその値が相違することになる。
１におけるリーク電流、温度ドリフト等の影響のため
に、バイアス電流Ｉｓのカット中にその値がシフトして
いることがある。この場合、バイアス電流Ｉｓは、復帰
直後とカット前とでその値が相違することになる。
【００１２】上記シフトした出力電圧Ｖｏ１´は、バイ
アス電流Ｉｓを復帰させる操作（スイッチＳｗ１，Ｓｗ
２のＯＮ操作）に伴ってシフト前の値に復帰しようとす
るが、その復帰に長い時間を要すると、バイアス電流Ｉ
ｓがカット前の値に戻るまでの時間が長くなるという問
題が生じる。しかし、この問題は、ローパスフィルタＬ
ＰＦ１の時定数を下げて電圧Ｖｏ１の復帰変化に対する
電圧Ｖｏ１´の応答を早くすることで克服することがで
きる（ローパスフィルタＬＰＦ２の出力電圧Ｖｏ２´に
ついても同様である）。
アス電流Ｉｓを復帰させる操作（スイッチＳｗ１，Ｓｗ
２のＯＮ操作）に伴ってシフト前の値に復帰しようとす
るが、その復帰に長い時間を要すると、バイアス電流Ｉ
ｓがカット前の値に戻るまでの時間が長くなるという問
題が生じる。しかし、この問題は、ローパスフィルタＬ
ＰＦ１の時定数を下げて電圧Ｖｏ１の復帰変化に対する
電圧Ｖｏ１´の応答を早くすることで克服することがで
きる（ローパスフィルタＬＰＦ２の出力電圧Ｖｏ２´に
ついても同様である）。
【００１３】ところで、復帰直後のバイアス電流Ｉｓの
値は、電圧Ｖｏ１´のシフト方向、回路構成等によっ
て、カット前の値に対して大きくなるときもあれば小さ
くなるときもあるが、前者の場合には、以下のような問
題を生じる。すなわち、近年、磁気信号検出ヘッドに用
いられているＭＲヘッドは、その検出感度が向上の一途
をたどっている。これは、記録密度の上昇に伴って小さ
な磁気信号を検出し得ることが要求されているからであ
る。そのため、非常に短い時間であってもＭＲヘッドに
大きなバイアス電流を流すことは、このＭＲヘッドに劣
化や破壊を生じさせる可能性がある。
値は、電圧Ｖｏ１´のシフト方向、回路構成等によっ
て、カット前の値に対して大きくなるときもあれば小さ
くなるときもあるが、前者の場合には、以下のような問
題を生じる。すなわち、近年、磁気信号検出ヘッドに用
いられているＭＲヘッドは、その検出感度が向上の一途
をたどっている。これは、記録密度の上昇に伴って小さ
な磁気信号を検出し得ることが要求されているからであ
る。そのため、非常に短い時間であってもＭＲヘッドに
大きなバイアス電流を流すことは、このＭＲヘッドに劣
化や破壊を生じさせる可能性がある。
【００１４】一方、ヘッド切替時やバイアス電流の設定
値を切り替えるときなどにおいても、ＭＲヘッドに一時
的に大きな電流が流れることがあり、これも、ＭＲヘッ
ドにダメージを与える一因となり得る。そこで、ＭＲヘ
ッドを劣化・破壊させる可能性がある大きな電流が該ヘ
ッドに流れることを防止する保護回路が必要になってき
た。
値を切り替えるときなどにおいても、ＭＲヘッドに一時
的に大きな電流が流れることがあり、これも、ＭＲヘッ
ドにダメージを与える一因となり得る。そこで、ＭＲヘ
ッドを劣化・破壊させる可能性がある大きな電流が該ヘ
ッドに流れることを防止する保護回路が必要になってき
た。
【００１５】この発明は、上記問題に鑑みてなされたも
ので、バイアス電流の復帰時、ヘッドの切替時、バイア
ス電流の設定値の切り替え時等にＭＲヘッドに一時的に
大きな電流が流れることを防止することができる磁気信
号検出ヘッドの電流バイアス回路を得ることを目的とす
る。
ので、バイアス電流の復帰時、ヘッドの切替時、バイア
ス電流の設定値の切り替え時等にＭＲヘッドに一時的に
大きな電流が流れることを防止することができる磁気信
号検出ヘッドの電流バイアス回路を得ることを目的とす
る。
【００１６】
【課題を解決するための手段】このような目的を達成す
るため、この発明に係る磁気信号検出ヘッドの電流バイ
アス回路は、バイアス電流を規定する基準電流に基づい
てバイアス電流制御電圧を発生する制御電圧発生手段を
有し、前記制御電圧によって磁気信号検出ヘッドに流す
バイアス電流を制御する電流バイアス回路であって、前
記制御電圧の値を前記基準電流を変化させることなく変
更させる制御電圧変更手段を備えることを特徴とする。
るため、この発明に係る磁気信号検出ヘッドの電流バイ
アス回路は、バイアス電流を規定する基準電流に基づい
てバイアス電流制御電圧を発生する制御電圧発生手段を
有し、前記制御電圧によって磁気信号検出ヘッドに流す
バイアス電流を制御する電流バイアス回路であって、前
記制御電圧の値を前記基準電流を変化させることなく変
更させる制御電圧変更手段を備えることを特徴とする。
【００１７】この発明によれば、バイアス電流を制御す
る制御電圧をこのバイアス電流を規定する基準電流を変
化させることなく変更させることができる。
る制御電圧をこのバイアス電流を規定する基準電流を変
化させることなく変更させることができる。
【００１８】つぎの発明に係る磁気信号検出ヘッドの電
流バイアス回路は、上記の発明において、前記制御電圧
発生手段が、ローパスフィルタを介して前記制御電圧を
出力するように構成され、前記制御電圧変更手段が、前
記ローパスフィルタの出力に前記所定の電圧を印加する
スイッチ素子を含むことを特徴とする。
流バイアス回路は、上記の発明において、前記制御電圧
発生手段が、ローパスフィルタを介して前記制御電圧を
出力するように構成され、前記制御電圧変更手段が、前
記ローパスフィルタの出力に前記所定の電圧を印加する
スイッチ素子を含むことを特徴とする。
【００１９】この発明によれば、前記制御電圧発生手段
がローパスフィルタを介して前記制御電圧を出力し、制
御電圧変更手段がスイッチ素子を介して前記ローパスフ
ィルタの出力に所定の電圧を印加する。
がローパスフィルタを介して前記制御電圧を出力し、制
御電圧変更手段がスイッチ素子を介して前記ローパスフ
ィルタの出力に所定の電圧を印加する。
【００２０】つぎの発明に係る磁気信号検出ヘッドの電
流バイアス回路は、上記の発明において、前記ローパス
フィルタが時定数を変更する手段を備えることを特徴と
する。
流バイアス回路は、上記の発明において、前記ローパス
フィルタが時定数を変更する手段を備えることを特徴と
する。
【００２１】この発明によれば、前記ローパスフィルタ
の時定数を変更することが可能である。
の時定数を変更することが可能である。
【００２２】つぎの発明に係る磁気信号検出ヘッドの電
流バイアス回路は、上記の発明において、前記制御電圧
発生手段が、前記ローパスフィルタの構成要素として、
前記基準電流に対応する電圧と前記バイアス電流に対応
する電圧の差をコンダクタンス倍した電圧を出力するコ
ンダクタンスアンプと、このコンダクタンスアンプに接
続されて前記バイアス電流を前記磁気信号検出ヘッドに
流す反転増幅器と、このコンダクタンスアンプに接続さ
れて前記バイアス電流を前記磁気信号検出ヘッドに流す
反転増幅器と、前記コンダクタンスアンプの出力に接続
されたフィルタ用コンデンサとを含み、前記スイッチ素
子によって、前記コンダクタンスアンプの出力に前記所
定の電圧を印加するように構成したことを特徴とする。
流バイアス回路は、上記の発明において、前記制御電圧
発生手段が、前記ローパスフィルタの構成要素として、
前記基準電流に対応する電圧と前記バイアス電流に対応
する電圧の差をコンダクタンス倍した電圧を出力するコ
ンダクタンスアンプと、このコンダクタンスアンプに接
続されて前記バイアス電流を前記磁気信号検出ヘッドに
流す反転増幅器と、このコンダクタンスアンプに接続さ
れて前記バイアス電流を前記磁気信号検出ヘッドに流す
反転増幅器と、前記コンダクタンスアンプの出力に接続
されたフィルタ用コンデンサとを含み、前記スイッチ素
子によって、前記コンダクタンスアンプの出力に前記所
定の電圧を印加するように構成したことを特徴とする。
【００２３】この発明によれば、前記制御電圧発生手段
のコンダクタンスアンプ、反転増幅器、およびフィルタ
用コンデンサがローパスフィルタを構成し、前記スイッ
チ素子によって、前記コンダクタンスアンプの出力に前
記所定の電圧を印加する。
のコンダクタンスアンプ、反転増幅器、およびフィルタ
用コンデンサがローパスフィルタを構成し、前記スイッ
チ素子によって、前記コンダクタンスアンプの出力に前
記所定の電圧を印加する。
【００２４】つぎの発明に係る磁気信号検出ヘッドの電
流バイアス回路は、上記の発明において、前記コンダク
タンスアンプがコンダクタンス変更手段を備え、このコ
ンダクタンス変更手段によるコンダクタンスの変更によ
って前記ローパスフィルタの時定数を変更するようにし
たことを特徴とする。
流バイアス回路は、上記の発明において、前記コンダク
タンスアンプがコンダクタンス変更手段を備え、このコ
ンダクタンス変更手段によるコンダクタンスの変更によ
って前記ローパスフィルタの時定数を変更するようにし
たことを特徴とする。
【００２５】この発明によれば、前記コンダクタンスア
ンプに設けられたコンダクタンス変更手段がコンダクタ
ンスアンプのコンダクタンス変更して、前記ローパスフ
ィルタの時定数を変更する。
ンプに設けられたコンダクタンス変更手段がコンダクタ
ンスアンプのコンダクタンス変更して、前記ローパスフ
ィルタの時定数を変更する。
【００２６】つぎの発明に係る磁気信号検出ヘッドの電
流バイアス回路は、上記の発明において、前記磁気信号
検出ヘッドに抵抗を直列に接続したことを特徴とする。
流バイアス回路は、上記の発明において、前記磁気信号
検出ヘッドに抵抗を直列に接続したことを特徴とする。
【００２７】この発明によれば、バイアス電流の流路に
抵抗が介在されるので、磁気信号検出ヘッドの抵抗値に
よる上記ローパスフィルタの時定数への影響が抑制され
る。
抵抗が介在されるので、磁気信号検出ヘッドの抵抗値に
よる上記ローパスフィルタの時定数への影響が抑制され
る。
【００２８】つぎの発明に係る磁気信号検出ヘッドの電
流バイアス回路は、上記の発明において、前記スイッチ
によって印加される所定の電圧の値が、前記バイアス電
流が適正に流れている状態での前記ローパスフィルタの
出力電圧の値に設定されていることを特徴とする。
流バイアス回路は、上記の発明において、前記スイッチ
によって印加される所定の電圧の値が、前記バイアス電
流が適正に流れている状態での前記ローパスフィルタの
出力電圧の値に設定されていることを特徴とする。
【００２９】この発明によれば、前記スイッチによって
印加される所定の電圧の値が、前記バイアス電流が適正
に流れている状態での前記ローパスフィルタの出力電圧
の値に設定される。
印加される所定の電圧の値が、前記バイアス電流が適正
に流れている状態での前記ローパスフィルタの出力電圧
の値に設定される。
【００３０】つぎの発明に係る磁気信号検出ヘッドの電
流バイアス回路は、上記の発明において、前記制御電圧
発生手段が、前記磁気信号検出ヘッドをプシュプル駆動
する構成を有することを特徴とする。
流バイアス回路は、上記の発明において、前記制御電圧
発生手段が、前記磁気信号検出ヘッドをプシュプル駆動
する構成を有することを特徴とする。
【００３１】この発明によれば、前記制御電圧発生手段
によって前記磁気信号検出ヘッドがプシュプル駆動され
る。
によって前記磁気信号検出ヘッドがプシュプル駆動され
る。
【００３２】
【発明の実施の形態】以下に添付図面を参照して、この
発明にかかる磁気信号検出ヘッドの電流バイアス回路の
好適な実施の形態を詳細に説明する。
発明にかかる磁気信号検出ヘッドの電流バイアス回路の
好適な実施の形態を詳細に説明する。
【００３３】実施の形態１．図１および図２は、この発
明の実施の形態１に係る磁気信号検出ヘッドの電流バイ
アス回路を示している。なお、図１の電流バイアス回路
は単一のヘッドに適用するものであり、また、図２の電
流バイアス回路は、複数（この例では２つ）のヘッドに
適用するものである。
明の実施の形態１に係る磁気信号検出ヘッドの電流バイ
アス回路を示している。なお、図１の電流バイアス回路
は単一のヘッドに適用するものであり、また、図２の電
流バイアス回路は、複数（この例では２つ）のヘッドに
適用するものである。
【００３４】図１，図２に示す電流バイアス回路は、ス
イッチＳｗＡおよび電圧源Ｅを備える点を除き、それぞ
れ図１３，図１４に示した電流バイアス回路と共通する
構成を有する。そこで、以下、この共通する構成とその
作用についての説明を省略する。上記スイッチＳｗＡお
よび電圧源Ｅは、ローパスフィルタＬＰＦ１の出力とグ
ランド間に直列に介在されている。なお、この実施の形
態１におけるローパスフィルタＬＰＦ１，ＬＰＦ２は、
図３に示すように、抵抗Ｒｆ、コンデンサＣ、およびス
イッチＳｗｆを介して抵抗Ｒｆに並列接続される抵抗Ｒ
ｆ´を備えた構成を有し、スイッチＳｗｆの開閉操作に
よってその時定数を変化させることができる。
イッチＳｗＡおよび電圧源Ｅを備える点を除き、それぞ
れ図１３，図１４に示した電流バイアス回路と共通する
構成を有する。そこで、以下、この共通する構成とその
作用についての説明を省略する。上記スイッチＳｗＡお
よび電圧源Ｅは、ローパスフィルタＬＰＦ１の出力とグ
ランド間に直列に介在されている。なお、この実施の形
態１におけるローパスフィルタＬＰＦ１，ＬＰＦ２は、
図３に示すように、抵抗Ｒｆ、コンデンサＣ、およびス
イッチＳｗｆを介して抵抗Ｒｆに並列接続される抵抗Ｒ
ｆ´を備えた構成を有し、スイッチＳｗｆの開閉操作に
よってその時定数を変化させることができる。
【００３５】図１および図２に示すスイッチＳｗＡは、
図４の（ａ），（ｂ）に示すように、スイッチＳｗ１
１，Ｓｗ１２がＯＦＦしている間、継続してＯＮ状態に
置かれる。前述したように、スイッチＳｗ１１，Ｓｗ１
２をＯＦＦするときには、コントロールロジックによっ
てアンプＡＰ１をＯＦＦして、ローパスフィルタＬＰＦ
１の出力電圧Ｖｏ１´をバイアス電流Ｉｓが流れている
時とほぼ同じ値に保持させる。この状態においてスイッ
チＳｗＡがＯＮされると、電圧源Ｅがローパスフィルタ
ＬＰＦ１の出力に接続されるので、このローパスフィル
タＬＰＦ１の出力電圧Ｖｏ１´が強制的に電圧源Ｅの出
力電圧Ｖｏｆｆに変更されることになる。
図４の（ａ），（ｂ）に示すように、スイッチＳｗ１
１，Ｓｗ１２がＯＦＦしている間、継続してＯＮ状態に
置かれる。前述したように、スイッチＳｗ１１，Ｓｗ１
２をＯＦＦするときには、コントロールロジックによっ
てアンプＡＰ１をＯＦＦして、ローパスフィルタＬＰＦ
１の出力電圧Ｖｏ１´をバイアス電流Ｉｓが流れている
時とほぼ同じ値に保持させる。この状態においてスイッ
チＳｗＡがＯＮされると、電圧源Ｅがローパスフィルタ
ＬＰＦ１の出力に接続されるので、このローパスフィル
タＬＰＦ１の出力電圧Ｖｏ１´が強制的に電圧源Ｅの出
力電圧Ｖｏｆｆに変更されることになる。
【００３６】電圧源Ｅの出力電圧Ｖｏｆｆは、図４
（ｄ）に示すように、スイッチＳｗ１１，Ｓｗ１２がＯ
Ｎしている定常状態でのローパスフィルタＬＰＦ１の出
力電圧Ｖｏ１´の値よりも十分に低く設定される。スイ
ッチＳｗ１１，Ｓｗ１２がＯＮしている状態でのバイア
ス電流Ｉｓの値は、ローパスフィルタＬＰＦ１の出力電
圧Ｖｏ１´に依存する（図１および図２の例では、出力
電圧Ｖｏ１´の増加に伴なってバイアス電流Ｉｓが増大
する）ので、バイアス電流Ｉｓを復帰すべくスイッチＳ
ｗ１１，Ｓｗ１２をＯＮさせた時点では、図４（ｅ）に
示すように、電圧Ｖｏｆｆに対応するバイアス電流Ｉｓ
ｍｉｎ（カット前のバイアス電流Ｉｓの値に比して十分
小さい）がＭＲヘッドに流れることになる。
（ｄ）に示すように、スイッチＳｗ１１，Ｓｗ１２がＯ
Ｎしている定常状態でのローパスフィルタＬＰＦ１の出
力電圧Ｖｏ１´の値よりも十分に低く設定される。スイ
ッチＳｗ１１，Ｓｗ１２がＯＮしている状態でのバイア
ス電流Ｉｓの値は、ローパスフィルタＬＰＦ１の出力電
圧Ｖｏ１´に依存する（図１および図２の例では、出力
電圧Ｖｏ１´の増加に伴なってバイアス電流Ｉｓが増大
する）ので、バイアス電流Ｉｓを復帰すべくスイッチＳ
ｗ１１，Ｓｗ１２をＯＮさせた時点では、図４（ｅ）に
示すように、電圧Ｖｏｆｆに対応するバイアス電流Ｉｓ
ｍｉｎ（カット前のバイアス電流Ｉｓの値に比して十分
小さい）がＭＲヘッドに流れることになる。
【００３７】その後、ローパスフィルタＬＰＦ１の出力
電圧Ｖｏ１´は、バイアス電流Ｉｓがカットされる前の
値まで復帰しようとするが、その際、このローパスフィ
ルタＬＰＦ１の時定数が小さくなるように、図３に示す
時定数変更用のスイッチＳｗｆがＯＮされる。図４
（ｃ）には、このスイッチＳｗｆがＯＮされた場合の時
定数に基づく過渡期間が示されている。バイアス電流Ｉ
ｓは、このような小さな時定数に基づく過渡期間におい
てバイカット前の所望値まで速やかに復帰する。なお、
バイアス電流Ｉｓの復帰完了後においては、上記時定数
変更用スイッチＳｗｆがオフされる。
電圧Ｖｏ１´は、バイアス電流Ｉｓがカットされる前の
値まで復帰しようとするが、その際、このローパスフィ
ルタＬＰＦ１の時定数が小さくなるように、図３に示す
時定数変更用のスイッチＳｗｆがＯＮされる。図４
（ｃ）には、このスイッチＳｗｆがＯＮされた場合の時
定数に基づく過渡期間が示されている。バイアス電流Ｉ
ｓは、このような小さな時定数に基づく過渡期間におい
てバイカット前の所望値まで速やかに復帰する。なお、
バイアス電流Ｉｓの復帰完了後においては、上記時定数
変更用スイッチＳｗｆがオフされる。
【００３８】このように、この実施の形態１によれば、
バイアス電流Ｉｓのカット中におけるローパスフィルタ
ＬＰＦ１の出力電圧Ｖｏ１´が強制的に電圧源Ｅの出力
電圧Ｖｏｆｆに変更されるので、上記カット中に上記出
力電圧Ｖｏ１´がカット前の値よりも大きくなることが
ない。従って、バイアス電流Ｉｓの復帰直後にＭＲヘッ
ドＨ１（図２の回路では、ＭＲヘッドＨ１またはＲｈ
１）に過大電流が流れる虞はなく、その結果、この過大
電流によるヘッドの劣化や破壊を確実に回避することが
できる。なお、ローパスフィルタＬＰＦ２の時定数も、
ローパスフィルタＬＰＦ１の時定数低下と同じタイミン
グで低下される。
バイアス電流Ｉｓのカット中におけるローパスフィルタ
ＬＰＦ１の出力電圧Ｖｏ１´が強制的に電圧源Ｅの出力
電圧Ｖｏｆｆに変更されるので、上記カット中に上記出
力電圧Ｖｏ１´がカット前の値よりも大きくなることが
ない。従って、バイアス電流Ｉｓの復帰直後にＭＲヘッ
ドＨ１（図２の回路では、ＭＲヘッドＨ１またはＲｈ
１）に過大電流が流れる虞はなく、その結果、この過大
電流によるヘッドの劣化や破壊を確実に回避することが
できる。なお、ローパスフィルタＬＰＦ２の時定数も、
ローパスフィルタＬＰＦ１の時定数低下と同じタイミン
グで低下される。
【００３９】スイッチＳｗＡは、図２の電流バイアス回
路において、例えば、ＭＲヘッドＨ１に代えてＭＲヘッ
ドＨ２を選択するときにもＯＮされる。図１４を参照し
て既に述べたように、可変電流源ＣＳ２の出力インビー
ダンスが有限の値を持っていることから、ＭＲヘッドＨ
１，Ｈ２の抵抗値Ｒｈ１，Ｒｈ２が相違している場合、
それらのヘッドの切替直後に電流源ＣＳ２の電流値が変
化する。これは、例えば、ＭＲヘッドＨ１からＭＲヘッ
ドＨ２に切替えた直後に、このＭＲヘッドＨ２に過大電
流が流れる虞があることを意味している。
路において、例えば、ＭＲヘッドＨ１に代えてＭＲヘッ
ドＨ２を選択するときにもＯＮされる。図１４を参照し
て既に述べたように、可変電流源ＣＳ２の出力インビー
ダンスが有限の値を持っていることから、ＭＲヘッドＨ
１，Ｈ２の抵抗値Ｒｈ１，Ｒｈ２が相違している場合、
それらのヘッドの切替直後に電流源ＣＳ２の電流値が変
化する。これは、例えば、ＭＲヘッドＨ１からＭＲヘッ
ドＨ２に切替えた直後に、このＭＲヘッドＨ２に過大電
流が流れる虞があることを意味している。
【００４０】そこで、スイッチＳｗＡは、図５（ａ）に
示すように、例えばＭＲヘッドＨ１からＭＲヘッドＨ２
への切替時に所定時間ＯＮされる。なお、ヘッドの切替
時には、バイアス電流Ｉｓを所定値に速やかに整定する
ため、図５（ｂ）に示すように、その切替直後からの一
定時間、ローパスフィルタＬＰＦ１の時定数が低下され
る。上記スイッチＳｗＡは、この低下された時定数に基
づく過渡期間の初期にＯＮされる。
示すように、例えばＭＲヘッドＨ１からＭＲヘッドＨ２
への切替時に所定時間ＯＮされる。なお、ヘッドの切替
時には、バイアス電流Ｉｓを所定値に速やかに整定する
ため、図５（ｂ）に示すように、その切替直後からの一
定時間、ローパスフィルタＬＰＦ１の時定数が低下され
る。上記スイッチＳｗＡは、この低下された時定数に基
づく過渡期間の初期にＯＮされる。
【００４１】スイッチＳｗＡがＯＮされると、図５
（ｃ）に示すように、ローパスフィルタＬＰＦ１の出力
電圧Ｖｏ１´が電圧Ｖｏｆｆまたは電圧Ｖｏｆｆに近づ
く方向に変化されるので、図５（ｄ）に示すように、バ
イアス電流Ｉｓがこの電圧Ｖｏｆｆに対応する値Ｉｓｍ
ｉｎに近づく。そして、スイッチＳｗＡが再びＯＦＦさ
れると、残りの過渡期間においてバイアス電流Ｉｓが所
望の値まで速やかに変化することになる。
（ｃ）に示すように、ローパスフィルタＬＰＦ１の出力
電圧Ｖｏ１´が電圧Ｖｏｆｆまたは電圧Ｖｏｆｆに近づ
く方向に変化されるので、図５（ｄ）に示すように、バ
イアス電流Ｉｓがこの電圧Ｖｏｆｆに対応する値Ｉｓｍ
ｉｎに近づく。そして、スイッチＳｗＡが再びＯＦＦさ
れると、残りの過渡期間においてバイアス電流Ｉｓが所
望の値まで速やかに変化することになる。
【００４２】このように、この実施の形態１によれば、
ヘッド切替時の一定期間、ローパスフィルタＬＰＦ１の
出力電圧Ｖｏ１´が強制的に電圧源Ｅの出力電圧Ｖｏｆ
ｆに変更されるので、ヘッド切替直後において、選択さ
れたヘッド（上記の例では、ＭＲヘッドＨ２）に過大な
バイアスＩｓが流れる虞がなく、その結果、この過大電
流によるヘッドの劣化や破壊を確実に回避することがで
きる。
ヘッド切替時の一定期間、ローパスフィルタＬＰＦ１の
出力電圧Ｖｏ１´が強制的に電圧源Ｅの出力電圧Ｖｏｆ
ｆに変更されるので、ヘッド切替直後において、選択さ
れたヘッド（上記の例では、ＭＲヘッドＨ２）に過大な
バイアスＩｓが流れる虞がなく、その結果、この過大電
流によるヘッドの劣化や破壊を確実に回避することがで
きる。
【００４３】なお、バイアス電流の設定値を切り替える
ときにおいても、ＭＲヘッドに一時的に大きな電流が流
れることがあり、これもＭＲヘッドにダメージを与える
一因となり得る。そこで、基準電流Ｉｒｅｆの値を変化
させてバイアス電流Ｉｓを変化させるときにおいても、
上記ヘッドの切替時と同様に、上記過渡期間の初期にス
イッチＳｗＡをＯＮさせる。
ときにおいても、ＭＲヘッドに一時的に大きな電流が流
れることがあり、これもＭＲヘッドにダメージを与える
一因となり得る。そこで、基準電流Ｉｒｅｆの値を変化
させてバイアス電流Ｉｓを変化させるときにおいても、
上記ヘッドの切替時と同様に、上記過渡期間の初期にス
イッチＳｗＡをＯＮさせる。
【００４４】実施の形態２．図６は、実施の形態２に係
る電流バイアス回路を示している。この電流バイアス回
路においては、図１に示すアンプＡＰ１，ＡＰ２に代え
て、コンダクタンスアンプＡＰ１１，ＡＰ２２を使用す
るとともに、これらのコンダクタンスアンプＡＰ１１，
ＡＰ２２の出力とグランドライン間にフィルタ用コンデ
ンサＣｆ１，Ｃｆ２をそれぞれ介在させ、更に、ＭＲヘ
ッドＨの一端および他端にそれぞれ抵抗Ｒｍ（Ｒｍ＞Ｒ
ｈ）をそれぞれ直列接続してある。
る電流バイアス回路を示している。この電流バイアス回
路においては、図１に示すアンプＡＰ１，ＡＰ２に代え
て、コンダクタンスアンプＡＰ１１，ＡＰ２２を使用す
るとともに、これらのコンダクタンスアンプＡＰ１１，
ＡＰ２２の出力とグランドライン間にフィルタ用コンデ
ンサＣｆ１，Ｃｆ２をそれぞれ介在させ、更に、ＭＲヘ
ッドＨの一端および他端にそれぞれ抵抗Ｒｍ（Ｒｍ＞Ｒ
ｈ）をそれぞれ直列接続してある。
【００４５】図７は、上記トランスコンダクタンスアン
プＡＰ１１，ＡＰ２２の構成例を示している。この図７
において、差動回路を構成するトランジスタＴｒＡ，Ｔ
ｒＢには、入力電圧Ｖ+および入力電圧Ｖ-がそれぞれ加
えられる。これらのトランジスタｔｒＡ，ＴｒＢの共通
エミッタ接続点とグランド間には、トランジスタＴｒ
Ｃ，ＴｒＤが並列に介在されている。トランジスタＴｒ
Ｃのベースには、トランジスタＴrＥによって発生され
る定電圧が加えられ、また、トランジスタＴｒＤのベー
スにはこの定電圧がスイッチＳｗＴを介して加えられ
る。したがって、スイッチＳｗＴが開いた状態では、上
記共通エミッタ接続点からトランジスタＴｒＣを介して
Ｉｃ＝Ｉ２という電流が流出し、また、スイッチＳｗＴ
が閉じた状態では、上記共通エミッタ接続点からトラン
ジスタＴｒＣ，ＴｒＤを介してＩｃ＝Ｉ２＋Ｉ３という
電流が流出する。
プＡＰ１１，ＡＰ２２の構成例を示している。この図７
において、差動回路を構成するトランジスタＴｒＡ，Ｔ
ｒＢには、入力電圧Ｖ+および入力電圧Ｖ-がそれぞれ加
えられる。これらのトランジスタｔｒＡ，ＴｒＢの共通
エミッタ接続点とグランド間には、トランジスタＴｒ
Ｃ，ＴｒＤが並列に介在されている。トランジスタＴｒ
Ｃのベースには、トランジスタＴrＥによって発生され
る定電圧が加えられ、また、トランジスタＴｒＤのベー
スにはこの定電圧がスイッチＳｗＴを介して加えられ
る。したがって、スイッチＳｗＴが開いた状態では、上
記共通エミッタ接続点からトランジスタＴｒＣを介して
Ｉｃ＝Ｉ２という電流が流出し、また、スイッチＳｗＴ
が閉じた状態では、上記共通エミッタ接続点からトラン
ジスタＴｒＣ，ＴｒＤを介してＩｃ＝Ｉ２＋Ｉ３という
電流が流出する。
【００４６】ここで、上記入力電圧Ｖ+とＶ-の差をＶｉ
ｄとすると、このトランスコンダクタンスアンプＡＰ１
１，ＡＰ２２の出力電流Ｉｏｕｔは、コンダクタンスｇ
ｍを用いてＩｏｕｔ＝ｇｍ・Ｖｉｄと表される。そし
て、コンダクタンスｇｍは、下式によって与えられる。 ｇｍ＝Ｉｃ／ＶT （１） ただし、ＶT：熱電圧＝ｋＴ／ｑ（ｋはボルツマン定
数、Ｔは絶対温度、ｑは電荷）。このため、このトラン
スコンダクタンスアンプＡＰ１１，ＡＰ２２は、スイッ
チＳｗＴを開閉することによってコンダクタンスｇｍを
変化することができる。なお、図２に示すコンダクタン
スアンプは、バイポーラ型のトランジスタを用いて構成
されているが、ＣＭＯＳ型のトランジスタを用いて構成
することも可能である。
ｄとすると、このトランスコンダクタンスアンプＡＰ１
１，ＡＰ２２の出力電流Ｉｏｕｔは、コンダクタンスｇ
ｍを用いてＩｏｕｔ＝ｇｍ・Ｖｉｄと表される。そし
て、コンダクタンスｇｍは、下式によって与えられる。 ｇｍ＝Ｉｃ／ＶT （１） ただし、ＶT：熱電圧＝ｋＴ／ｑ（ｋはボルツマン定
数、Ｔは絶対温度、ｑは電荷）。このため、このトラン
スコンダクタンスアンプＡＰ１１，ＡＰ２２は、スイッ
チＳｗＴを開閉することによってコンダクタンスｇｍを
変化することができる。なお、図２に示すコンダクタン
スアンプは、バイポーラ型のトランジスタを用いて構成
されているが、ＣＭＯＳ型のトランジスタを用いて構成
することも可能である。
【００４７】一方、この実施の形態２の電流バイアス回
路は、電流源ＣＳ１としてＮチャンネルのＭＯＳ型トラ
ンジスタＴｒ１を使用するとともに、電流源ＣＳ２とし
てＰチャンネルのＭＯＳ型トランジスタＴｒ２を使用し
ている。また、スイッチＳＷ１１とＭＲヘッドＨ１間お
よびスイッチＳＷ１２とＭＲヘッドＨ１間にそれぞれ抵
抗Ｒｍを介在させてある。
路は、電流源ＣＳ１としてＮチャンネルのＭＯＳ型トラ
ンジスタＴｒ１を使用するとともに、電流源ＣＳ２とし
てＰチャンネルのＭＯＳ型トランジスタＴｒ２を使用し
ている。また、スイッチＳＷ１１とＭＲヘッドＨ１間お
よびスイッチＳＷ１２とＭＲヘッドＨ１間にそれぞれ抵
抗Ｒｍを介在させてある。
【００４８】トランジスタＴｒ１は、ローパスフィルタ
ＬＰＦ１（これについては後述する）の出力電圧Ｖｏ１
´の増大に伴ってヘッドバイアス電流Ｉｓを増加させ、
また、トランジスタＴｒ２は、ＭＲヘッドＨ１の中点電
圧がＧＮＤ電位になるようローパスフィルタＬＰＦ２の
出力電圧Ｖｏ２´に帰還をかける。ＭＲヘッドＨ１の中
点電位がほぼＧＮＤ電位に保たれていることから、トラ
ンジスタＴｒ１は、図８に示すような反転増幅器を構成
する。この反転増幅器の利得Ａは、下記のように表され
る。 Ａ＝Ｖｏｕｔ／Ｖｉｎ＝Ｒ２／｛Ｒｍ＋(Ｒｈ１／２）｝ （２） ただし、Ｖｉｎ：入力電圧 Ｖｏｕｔ：出力電圧
ＬＰＦ１（これについては後述する）の出力電圧Ｖｏ１
´の増大に伴ってヘッドバイアス電流Ｉｓを増加させ、
また、トランジスタＴｒ２は、ＭＲヘッドＨ１の中点電
圧がＧＮＤ電位になるようローパスフィルタＬＰＦ２の
出力電圧Ｖｏ２´に帰還をかける。ＭＲヘッドＨ１の中
点電位がほぼＧＮＤ電位に保たれていることから、トラ
ンジスタＴｒ１は、図８に示すような反転増幅器を構成
する。この反転増幅器の利得Ａは、下記のように表され
る。 Ａ＝Ｖｏｕｔ／Ｖｉｎ＝Ｒ２／｛Ｒｍ＋(Ｒｈ１／２）｝ （２） ただし、Ｖｉｎ：入力電圧 Ｖｏｕｔ：出力電圧
【００４９】図９に示すように、電圧入力電流出力アン
プであるコンダクタンスアンプＡＰの出力を利得Ａの反
転増幅器（利得Ａが１の場合は、バッファアンプとして
機能を持つ）の入力に接続するとともに、この反転増幅
器の出力をコンダクタンスアンプＡＰの一方の入力に接
続し、その反転増幅器の出力とグラウンドとの間にフィ
ルタ用コンデンサＣを介在させた回路を構成した場合、
アンプＡＰの入力電圧Ｖｉｎと反転増幅器の出力電圧Ｖ
ｏｕｔの関係は以下のように表される。Ｖｏｕｔ＝｛ｇ
ｍ・Ａ／（ｇｍ・Ａ＋ｊωＣ）｝/Ｖｉｎ （３）
ただし、ωは角周波数。つまり、この回路は、時定数が
Ｃ／（ｇｍ・Ａ）のローパスフィルタとしての機能を有
する。
プであるコンダクタンスアンプＡＰの出力を利得Ａの反
転増幅器（利得Ａが１の場合は、バッファアンプとして
機能を持つ）の入力に接続するとともに、この反転増幅
器の出力をコンダクタンスアンプＡＰの一方の入力に接
続し、その反転増幅器の出力とグラウンドとの間にフィ
ルタ用コンデンサＣを介在させた回路を構成した場合、
アンプＡＰの入力電圧Ｖｉｎと反転増幅器の出力電圧Ｖ
ｏｕｔの関係は以下のように表される。Ｖｏｕｔ＝｛ｇ
ｍ・Ａ／（ｇｍ・Ａ＋ｊωＣ）｝/Ｖｉｎ （３）
ただし、ωは角周波数。つまり、この回路は、時定数が
Ｃ／（ｇｍ・Ａ）のローパスフィルタとしての機能を有
する。
【００５０】従って、図６に示すコンダクタンスアンプ
ＡＰ１１、トランジスタＴｒ１を含む反転増幅器および
フィルタ用コンデンサＣｆ１は、ローパスフィルタを構
成している。そして、このローパスフィルタの時定数を
τ１は、以下のように表される。 τ１＝Ｃｆ１／（ｇｍ１・Ａ） ＝Ｃｆ１・｛Ｒｍ＋（Ｒｈ１／２）｝／（Ｒ２・ｇｍ１） （４） ただし、ｇｍ１：アンプＡＰ１１のコンダクタンス
ＡＰ１１、トランジスタＴｒ１を含む反転増幅器および
フィルタ用コンデンサＣｆ１は、ローパスフィルタを構
成している。そして、このローパスフィルタの時定数を
τ１は、以下のように表される。 τ１＝Ｃｆ１／（ｇｍ１・Ａ） ＝Ｃｆ１・｛Ｒｍ＋（Ｒｈ１／２）｝／（Ｒ２・ｇｍ１） （４） ただし、ｇｍ１：アンプＡＰ１１のコンダクタンス
【００５１】この（４）式から明らかなように、このロ
ーパスフィルタは、コンダクタンスアンプＡＰ１１のコ
ンダクタンスｇｍ１を変化させることにより、時定数が
変化する。従って、図４（ｂ）に示したスイッチＳｗＡ
のＯＦＦ時点から所定時間だけ時定数が低下するよう
に、コンダクタンスｇｍ１を変化させれば、バイアス電
流Ｉｓの復帰時間を短縮することができる。また、図５
（ａ）に示したスイッチＳｗＡのＯＮ時点から所定時間
だけ時定数が低下するように、コンダクタンスｇｍ１を
変化させれば、ヘッド切替時におけるバイアス電流Ｉｓ
の整定時間を短縮することができる。なお、（４）式か
ら明らかなように、バイアス電流Ｉｓの流路に前記抵抗
Ｒｍを介在させれば、ＭＲヘッドＨ１の抵抗値Ｒｈ１に
よる上記時定数への影響が抑制される。
ーパスフィルタは、コンダクタンスアンプＡＰ１１のコ
ンダクタンスｇｍ１を変化させることにより、時定数が
変化する。従って、図４（ｂ）に示したスイッチＳｗＡ
のＯＦＦ時点から所定時間だけ時定数が低下するよう
に、コンダクタンスｇｍ１を変化させれば、バイアス電
流Ｉｓの復帰時間を短縮することができる。また、図５
（ａ）に示したスイッチＳｗＡのＯＮ時点から所定時間
だけ時定数が低下するように、コンダクタンスｇｍ１を
変化させれば、ヘッド切替時におけるバイアス電流Ｉｓ
の整定時間を短縮することができる。なお、（４）式か
ら明らかなように、バイアス電流Ｉｓの流路に前記抵抗
Ｒｍを介在させれば、ＭＲヘッドＨ１の抵抗値Ｒｈ１に
よる上記時定数への影響が抑制される。
【００５２】上記実施の形態１，２に係る電流バイアス
回路は、いずれも差動入力タイプのリードアンプＲａｍ
ｐを使用しているが、図１０に示すように、シングルエ
ンド（Ｓｉｎｇｌｅ−ｅｎｄ）入力タイプのリードアン
プＲａｍｐ′を用いることもできる。
回路は、いずれも差動入力タイプのリードアンプＲａｍ
ｐを使用しているが、図１０に示すように、シングルエ
ンド（Ｓｉｎｇｌｅ−ｅｎｄ）入力タイプのリードアン
プＲａｍｐ′を用いることもできる。
【００５３】図１との対比から明らかなように、この電
流バイアス回路では、図１に示す抵抗Ｒｇ、アンプＡＰ
２、ローパスフィルタＬＰＦ２、スイッチＳｗ１２およ
び電流源ＣＳ２を用いてない。しかし、ローパスフィル
タＬＰＦ１の出力電圧Ｖｏ１′によってバイアス電流Ｉ
ｓの値が決定されること、およびバイアス電流Ｉｓのカ
ット時に上記出力電圧Ｖｏ１′を電圧Ｖｏｆｆに保持す
ることは、差動入力タイプのリードアンプＲａｍｐを使
用する場合と同様である。なお、図示していないが、上
記シングルエンド入力タイプのリードアンプＲａｍｐ′
を用いる場合においても、複数のＭＲヘッドのいずれか
に選択的にバイアス電流Iｓを流すように構成すること
ができる。また、アンプＡＰ１、ローパスフィルタＬＰ
Ｆ１および電流源ＣＳ２に代えて、図６に示すコンダク
タンスアンプＡＰ１１、コンデンサＣｆ１およびトラン
ジスタＴｒ１を用いることも可能である。
流バイアス回路では、図１に示す抵抗Ｒｇ、アンプＡＰ
２、ローパスフィルタＬＰＦ２、スイッチＳｗ１２およ
び電流源ＣＳ２を用いてない。しかし、ローパスフィル
タＬＰＦ１の出力電圧Ｖｏ１′によってバイアス電流Ｉ
ｓの値が決定されること、およびバイアス電流Ｉｓのカ
ット時に上記出力電圧Ｖｏ１′を電圧Ｖｏｆｆに保持す
ることは、差動入力タイプのリードアンプＲａｍｐを使
用する場合と同様である。なお、図示していないが、上
記シングルエンド入力タイプのリードアンプＲａｍｐ′
を用いる場合においても、複数のＭＲヘッドのいずれか
に選択的にバイアス電流Iｓを流すように構成すること
ができる。また、アンプＡＰ１、ローパスフィルタＬＰ
Ｆ１および電流源ＣＳ２に代えて、図６に示すコンダク
タンスアンプＡＰ１１、コンデンサＣｆ１およびトラン
ジスタＴｒ１を用いることも可能である。
【００５４】実施の形態３．この実施の形態３に係る電
流バイアス回路は、所定のバイアス電流Ｉｓの１／Ｂ
（Ｂは定数）の電流Ｉｓｂを発生する電流源ＣＳ３と、
ゲート幅がトランジスタＴｒ１のゲート幅の１／Ｂであ
るＭＯＳタイプのトランジスタＴｒと、抵抗ＲｍのＢ倍
の抵抗値を有する抵抗Ｒｍｂと、ＭＲヘッドＨの平均抵
抗ＲｈのＢ／２倍の抵抗値を有する抵抗Ｒｈｂとを直列
接続して、適正なバイアス電流Ｉｓが流れている時のロ
ーパスフィルタの出力電圧Ｖｏ１´の値とほぼ同じ値の
電圧Ｖｏｆｆを作り出している。したがって、バイアス
電流Ｉｓのカット時等にスイッチＳｗＡをＯＮすれば、
コンダクタンスアンプＡＰ１１の出力が上記電圧Ｖｏｆ
ｆに保持される。
流バイアス回路は、所定のバイアス電流Ｉｓの１／Ｂ
（Ｂは定数）の電流Ｉｓｂを発生する電流源ＣＳ３と、
ゲート幅がトランジスタＴｒ１のゲート幅の１／Ｂであ
るＭＯＳタイプのトランジスタＴｒと、抵抗ＲｍのＢ倍
の抵抗値を有する抵抗Ｒｍｂと、ＭＲヘッドＨの平均抵
抗ＲｈのＢ／２倍の抵抗値を有する抵抗Ｒｈｂとを直列
接続して、適正なバイアス電流Ｉｓが流れている時のロ
ーパスフィルタの出力電圧Ｖｏ１´の値とほぼ同じ値の
電圧Ｖｏｆｆを作り出している。したがって、バイアス
電流Ｉｓのカット時等にスイッチＳｗＡをＯＮすれば、
コンダクタンスアンプＡＰ１１の出力が上記電圧Ｖｏｆ
ｆに保持される。
【００５５】前述したように、バイアス電流Ｉｓの復帰
時の過渡期間およびヘッド切替時の過渡期間には、ロー
パスフィルタＬＰＦ１，ＬＰＦ２の時定数を下げてその
出力電圧Ｖｏ１′，Ｖｏ２′の追従速度を早めることが
実行されるが、電圧Ｖｏｆｆ，Ｖｏ１′の値が大きく異
なると、それだけ過渡期間を長くする必要がある。
時の過渡期間およびヘッド切替時の過渡期間には、ロー
パスフィルタＬＰＦ１，ＬＰＦ２の時定数を下げてその
出力電圧Ｖｏ１′，Ｖｏ２′の追従速度を早めることが
実行されるが、電圧Ｖｏｆｆ，Ｖｏ１′の値が大きく異
なると、それだけ過渡期間を長くする必要がある。
【００５６】この実施の形態３によれば、電圧Ｖｏｆｆ
が適正なバイアス電流Ｉｓが流れている時のローパスフ
ィルタの出力電圧Ｖｏ１´の値とほぼ同じ値に設定して
あるので、バイアス電流Ｉｓの復帰直後に該電流Ｉｓが
過剰に流れることを防止することができるとともに、上
記過渡期間を短縮して（時定数をより短く設定して）バ
イアス電流Ｉｓの復帰時およびヘッド切替時における該
バイアス電流の回復時間を一層早めることができる。ま
た、バイアス電流Ｉｓがカットされた状態下での電流切
替が可能であるという利点も得られる。なお、この実施
の形態３に係る技術は、図３に示す構成のローパスフィ
ルタＬＰＦ１，ＬＰＦ２を使用する図１，図２に示す電
流バイアス回路にも当然適用することができる。
が適正なバイアス電流Ｉｓが流れている時のローパスフ
ィルタの出力電圧Ｖｏ１´の値とほぼ同じ値に設定して
あるので、バイアス電流Ｉｓの復帰直後に該電流Ｉｓが
過剰に流れることを防止することができるとともに、上
記過渡期間を短縮して（時定数をより短く設定して）バ
イアス電流Ｉｓの復帰時およびヘッド切替時における該
バイアス電流の回復時間を一層早めることができる。ま
た、バイアス電流Ｉｓがカットされた状態下での電流切
替が可能であるという利点も得られる。なお、この実施
の形態３に係る技術は、図３に示す構成のローパスフィ
ルタＬＰＦ１，ＬＰＦ２を使用する図１，図２に示す電
流バイアス回路にも当然適用することができる。
【００５７】実施の形態４．図１２は、実施の形態４に
係る電流バイアス回路を示している。この電流バイアス
回路は、トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３と
トランジスタＴｒ１４，Ｔｒ１５とによってカレントミ
ラー回路を構成し、基準電流ｒｅｆに応じた電流Ｉｓを
ＭＲヘッドＨにバイアスするように構成されている。
係る電流バイアス回路を示している。この電流バイアス
回路は、トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３と
トランジスタＴｒ１４，Ｔｒ１５とによってカレントミ
ラー回路を構成し、基準電流ｒｅｆに応じた電流Ｉｓを
ＭＲヘッドＨにバイアスするように構成されている。
【００５８】すなわち、この電流バイアス回路におい
て、トランジスタＴｒ１３，Ｔｒ１２からは基準電流Ｉ
ｒｅｆに対応する電流が出力され、これらの電圧は、そ
れぞれローパスフィルタＬＰＦ１，ＬＰＦ２を介してト
ランジスタＴｒ１５，Ｔｒ１４をドライブする。また、
この電流バイアス回路では、ＭＲヘッドＨとトランジス
タＴｒ１４との接続点とグランド間に電流源ＣＳ３が介
在され、この電流源ＣＳ３をアンプＡＰ２の出力で制御
することによってＭＲヘッドＨの中点をグランド電位に
保つ。
て、トランジスタＴｒ１３，Ｔｒ１２からは基準電流Ｉ
ｒｅｆに対応する電流が出力され、これらの電圧は、そ
れぞれローパスフィルタＬＰＦ１，ＬＰＦ２を介してト
ランジスタＴｒ１５，Ｔｒ１４をドライブする。また、
この電流バイアス回路では、ＭＲヘッドＨとトランジス
タＴｒ１４との接続点とグランド間に電流源ＣＳ３が介
在され、この電流源ＣＳ３をアンプＡＰ２の出力で制御
することによってＭＲヘッドＨの中点をグランド電位に
保つ。
【００５９】なお、ローパスフィルタＬＰＦ１，ＬＰＦ
２は、図３に示す構成に準じた構成を有する。すなわ
ち、ローパスフィルタＬＰＦ１は、コンデンサＣｆ１、
抵抗Ｒｆ１、およびスイッチＳｗｆ１を介して抵抗Ｒｆ
１に並列接続される時定数変更用抵抗Ｒｆ１´によって
構成され、ローパスフィルタＬＰＦ２は、コンデンサＣ
ｆ２、抵抗Ｒｆ２、およびスイッチＳｗｆ２を介して抵
抗Ｒｆ２に並列接続される時定数変更用抵抗Ｒｆ２´に
よって構成されている。
２は、図３に示す構成に準じた構成を有する。すなわ
ち、ローパスフィルタＬＰＦ１は、コンデンサＣｆ１、
抵抗Ｒｆ１、およびスイッチＳｗｆ１を介して抵抗Ｒｆ
１に並列接続される時定数変更用抵抗Ｒｆ１´によって
構成され、ローパスフィルタＬＰＦ２は、コンデンサＣ
ｆ２、抵抗Ｒｆ２、およびスイッチＳｗｆ２を介して抵
抗Ｒｆ２に並列接続される時定数変更用抵抗Ｒｆ２´に
よって構成されている。
【００６０】この実施の形態４に係る電流バイアス回路
は、ＭＲヘッドＨがプシュプル駆動される。なお、この
電流バイアス回路では、ローパスフィルタＬＰＦ１の出
力電圧Ｖｏ１´がオープンループで設定される。もちろ
ん、この電流バイアス回路は、複数のＭＲヘッドに対し
て選択的にバイアス電流を流す場合にも適用することが
できる。
は、ＭＲヘッドＨがプシュプル駆動される。なお、この
電流バイアス回路では、ローパスフィルタＬＰＦ１の出
力電圧Ｖｏ１´がオープンループで設定される。もちろ
ん、この電流バイアス回路は、複数のＭＲヘッドに対し
て選択的にバイアス電流を流す場合にも適用することが
できる。
【００６１】以上、この発明の実施の形態について説明
したが、この発明は、特許請求の範囲に記載した技術的
思想の範囲内において上述した実施の形態以外の種々の
異なる形態にて実施可能である。
したが、この発明は、特許請求の範囲に記載した技術的
思想の範囲内において上述した実施の形態以外の種々の
異なる形態にて実施可能である。
【００６２】
【発明の効果】以上に説明したように、この発明によれ
ば、バイアス電流を制御する制御電圧をこのバイアス電
流を規定する基準電流を変化させることなく変更させる
ことができるので、バイアス電流のカット時、ＭＲヘッ
ドの切替時、バイアス電流の設定値の切り替え時等に上
記制御電圧を変更して、このＭＲヘッドに一時的に大き
な電流が流れることを防止することができる。
ば、バイアス電流を制御する制御電圧をこのバイアス電
流を規定する基準電流を変化させることなく変更させる
ことができるので、バイアス電流のカット時、ＭＲヘッ
ドの切替時、バイアス電流の設定値の切り替え時等に上
記制御電圧を変更して、このＭＲヘッドに一時的に大き
な電流が流れることを防止することができる。
【００６３】つぎの発明によれば、制御電圧発生手段が
ローパスフィルタを介して上記制御電圧を出力し、制御
電圧変更手段がスイッチ素子を介して上記ローパスフィ
ルタの出力に上記所定の電圧を印加するので、ノイズの
影響のないバイアス電流を得ることができる。
ローパスフィルタを介して上記制御電圧を出力し、制御
電圧変更手段がスイッチ素子を介して上記ローパスフィ
ルタの出力に上記所定の電圧を印加するので、ノイズの
影響のないバイアス電流を得ることができる。
【００６４】つぎの発明によれば、前記ローパスフィル
タの時定数を変更することが可能であるから、バイアス
電流のカット時、ＭＲヘッドの切替時、バイアス電流の
設定値の切り替え時等に上記時定数を変更することによ
って、バイアス電流の制定時間を早めることが可能にな
る。
タの時定数を変更することが可能であるから、バイアス
電流のカット時、ＭＲヘッドの切替時、バイアス電流の
設定値の切り替え時等に上記時定数を変更することによ
って、バイアス電流の制定時間を早めることが可能にな
る。
【００６５】つぎの発明によれば、制御電圧発生手段の
コンダクタンスアンプ、反転増幅器、およびフィルタ用
コンデンサがローパスフィルタを構成し、上記スイッチ
素子によって、上記コンダクタンスアンプの出力に前記
所定の電圧を印加するので、ノイズの影響のないバイア
ス電流を得ることができる。
コンダクタンスアンプ、反転増幅器、およびフィルタ用
コンデンサがローパスフィルタを構成し、上記スイッチ
素子によって、上記コンダクタンスアンプの出力に前記
所定の電圧を印加するので、ノイズの影響のないバイア
ス電流を得ることができる。
【００６６】つぎの発明によれば、上記コンダクタンス
アンプに設けられたコンダクタンス変更手段によりコン
ダクタンスアンプのコンダクタンスを変更して、上記ロ
ーパスフィルタの時定数を変更することができる。した
がって、バイアス電流のカット時、ＭＲヘッドの切替
時、バイアス電流の設定値の切り替え時等に上記時定数
を変更することによって、バイアス電流の制定時間を早
めることが可能になる。
アンプに設けられたコンダクタンス変更手段によりコン
ダクタンスアンプのコンダクタンスを変更して、上記ロ
ーパスフィルタの時定数を変更することができる。した
がって、バイアス電流のカット時、ＭＲヘッドの切替
時、バイアス電流の設定値の切り替え時等に上記時定数
を変更することによって、バイアス電流の制定時間を早
めることが可能になる。
【００６７】つぎの発明によれば、バイアス電流の流路
に抵抗が介在されるので、磁気信号検出ヘッドの抵抗値
による上記ローパスフィルタの時定数への影響を抑制す
ることができる。
に抵抗が介在されるので、磁気信号検出ヘッドの抵抗値
による上記ローパスフィルタの時定数への影響を抑制す
ることができる。
【００６８】つぎの発明によれば、前記スイッチによっ
て印加される所定の電圧の値が、前記バイアス電流が適
正に流れている状態での前記ローパスフィルタの出力電
圧の値に設定されるので、カットされたバイアス電流が
復帰する際、その復帰直後に該バイアス電流が過剰に流
れることを防止することができる。また、上記ローパス
フィルタの過渡期間を短縮して（時定数をより短く設定
して）バイアス電流の復帰時、ヘッド切替時等における
該バイアス電流の回復時間を一層早めることが可能にな
る。
て印加される所定の電圧の値が、前記バイアス電流が適
正に流れている状態での前記ローパスフィルタの出力電
圧の値に設定されるので、カットされたバイアス電流が
復帰する際、その復帰直後に該バイアス電流が過剰に流
れることを防止することができる。また、上記ローパス
フィルタの過渡期間を短縮して（時定数をより短く設定
して）バイアス電流の復帰時、ヘッド切替時等における
該バイアス電流の回復時間を一層早めることが可能にな
る。
【００６９】つぎの発明によれば、前記制御電圧発生手
段によって前記磁気信号検出ヘッドがプシュプル駆動さ
れ、歪みの少ない出力を得ることができる。
段によって前記磁気信号検出ヘッドがプシュプル駆動さ
れ、歪みの少ない出力を得ることができる。
【図１】 この発明に係る電流バイアス回路の実施の形
態１を示す回路図である。
態１を示す回路図である。
【図２】 複数のヘッドに適用する実施の形態１の電流
バイアス回路を示す回路図である。
バイアス回路を示す回路図である。
【図３】 ローパスフィルタの一例を示す回路図であ
る。
る。
【図４】 バイアス電流のオンオフさせた場合の動作波
形を例示したタイムチャートである。
形を例示したタイムチャートである。
【図５】 ヘッドを切替えた場合の動作波形を例示した
タイムチャートである。
タイムチャートである。
【図６】 この発明に係る電流バイアス回路の実施の形
態２を示す回路図である。
態２を示す回路図である。
【図７】 コンダクタンスアンプの構成例を示す回路図
である。
である。
【図８】 反転増幅器の構成を示す回路図である。
【図９】 コンダクタンスアンプと反転増幅器を含むロ
ーパスフィルタの構成を示す回路図である。
ーパスフィルタの構成を示す回路図である。
【図１０】 シングルエンド入力タイプのリードアンプ
を用いた電流バイアス回路の回路図である。
を用いた電流バイアス回路の回路図である。
【図１１】 この発明に係る電流バイアス回路の実施の
形態３を示す回路図である。
形態３を示す回路図である。
【図１２】 この発明に係る電流バイアス回路の実施の
形態４を示す回路図である。
形態４を示す回路図である。
【図１３】 従来の電流バイアス回路の一例を示す回路
図である。
図である。
【図１４】 従来の電流バイアス回路の他の例を示す回
路図である。
路図である。
Ｒ１，Ｒ２，Ｒｇ 抵抗、ＡＰ１，ＡＰ２ アンプ、Ｌ
ＰＦ１，ＬＰＦ２ ローパスフィルタ、ＣＳ１，ＣＳ
２，ＣＳ３ 電流源、Ｒａｍｐ リードアンプ、ＳＷ１
１〜ＳＷ１５，ＳＷ２１〜ＳＷ２５，ＳｗＡ，ＳｗＴ
スイッチ、Ｃ，Ｃｆ１，Ｃｆ２ コンデンサ、Ｔｒ１，
Ｔｒ１１〜Ｔｒ１５ トランジスタ。
ＰＦ１，ＬＰＦ２ ローパスフィルタ、ＣＳ１，ＣＳ
２，ＣＳ３ 電流源、Ｒａｍｐ リードアンプ、ＳＷ１
１〜ＳＷ１５，ＳＷ２１〜ＳＷ２５，ＳｗＡ，ＳｗＴ
スイッチ、Ｃ，Ｃｆ１，Ｃｆ２ コンデンサ、Ｔｒ１，
Ｔｒ１１〜Ｔｒ１５ トランジスタ。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5D031 AA04 DD11 HH16 5D034 BB14 CA08 5D091 AA08 DD04 DD07 HH13 HH20
Claims (8)
- 【請求項１】 バイアス電流を規定する基準電流に基づ
いてバイアス電流制御電圧を発生する制御電圧発生手段
を有し、前記制御電圧によって磁気信号検出ヘッドに流
すバイアス電流を制御する電流バイアス回路であって、 前記制御電圧の値を前記基準電流を変化させることなく
変更させる制御電圧変更手段を備えることを特徴とする
磁気信号検出ヘッドの電流バイアス回路。 - 【請求項２】 前記制御電圧発生手段が、ローパスフィ
ルタを介して前記制御電圧を出力するように構成され、
前記制御電圧変更手段が、前記ローパスフィルタの出力
に前記所定の電圧を印加するスイッチ素子を含むことを
特徴とする請求項１に記載の磁気信号検出ヘッドの電流
バイアス回路。 - 【請求項３】 前記ローパスフィルタが時定数を変更す
る手段を備えることを特徴とする請求項２に記載の磁気
信号検出ヘッドの電流バイアス回路。 - 【請求項４】 前記制御電圧発生手段が、前記ローパス
フィルタの構成要素として、前記基準電流に対応する電
圧と前記バイアス電流に対応する電圧の差をコンダクタ
ンス倍した電圧を出力するコンダクタンスアンプと、こ
のコンダクタンスアンプに接続されて前記バイアス電流
を前記磁気信号検出ヘッドに流す反転増幅器と、このコ
ンダクタンスアンプに接続されて前記バイアス電流を前
記磁気信号検出ヘッドに流す反転増幅器と、前記コンダ
クタンスアンプの出力に接続されたフィルタ用コンデン
サとを含み、前記スイッチ素子によって、前記コンダク
タンスアンプの出力に前記所定の電圧を印加するように
構成したことを特徴とする請求項２に記載の磁気信号検
出ヘッドの電流バイアス回路。 - 【請求項５】 前記コンダクタンスアンプがコンダクタ
ンス変更手段を備え、このコンダクタンス変更手段によ
るコンダクタンスの変更によって前記ローパスフィルタ
の時定数を変更するようにしたことを特徴とする請求項
４に記載の磁気信号検出ヘッドの電流バイアス回路。 - 【請求項６】 前記磁気信号検出ヘッドに抵抗を直列に
接続したことを特徴とする請求項４または５に記載の磁
気信号検出ヘッドの電流バイアス回路。 - 【請求項７】 前記スイッチによって印加される所定の
電圧の値が、前記バイアス電流が適正に流れている状態
での前記ローパスフィルタの出力電圧の値に設定されて
いることを特徴とする請求項２〜６のいずれか１つに記
載の磁気信号検出ヘッドの電流バイアス回路。 - 【請求項８】 前記制御電圧発生手段が、前記磁気信号
検出ヘッドをプシュプル駆動する構成を有することを特
徴とする請求項１〜７のいずれか１つに記載の磁気信号
検出ヘッドの電流バイアス回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001167170A JP2002358604A (ja) | 2001-06-01 | 2001-06-01 | 磁気信号検出ヘッドの電流バイアス回路 |
| US09/983,120 US20020181135A1 (en) | 2001-06-01 | 2001-10-23 | Current bias circuit used in magnetic-signal detection head |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001167170A JP2002358604A (ja) | 2001-06-01 | 2001-06-01 | 磁気信号検出ヘッドの電流バイアス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002358604A true JP2002358604A (ja) | 2002-12-13 |
Family
ID=19009597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001167170A Pending JP2002358604A (ja) | 2001-06-01 | 2001-06-01 | 磁気信号検出ヘッドの電流バイアス回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020181135A1 (ja) |
| JP (1) | JP2002358604A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102035264A (zh) * | 2009-09-28 | 2011-04-27 | 瑞萨电子株式会社 | 半导体器件和无线电通信设备 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007265582A (ja) * | 2006-03-30 | 2007-10-11 | Hitachi Ltd | 再生回路およびそれを用いた磁気ディスク装置 |
| US7839593B1 (en) * | 2006-09-08 | 2010-11-23 | Marvell International, Ltd. | Magneto-resistive biasing methods and systems |
| JP2008159205A (ja) * | 2006-12-26 | 2008-07-10 | Fujitsu Ltd | 記憶装置、記憶装置用ヘッドの異常検出方法、異常検出プログラム |
| US8279549B2 (en) * | 2009-04-29 | 2012-10-02 | Texas Instruments Incorporated | System and method for setting bias for MR head |
| US10461768B1 (en) * | 2018-12-04 | 2019-10-29 | Qualcomm Incorporated | Digital-to-analog converter (DAC) design with reduced settling time |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4271438A (en) * | 1977-09-28 | 1981-06-02 | Cornell William D | Recovery and demodulation of a pulse width modulation encoded signal recorded on magnetic tape |
| JP3109889B2 (ja) * | 1992-01-30 | 2000-11-20 | 株式会社日立製作所 | 磁気ヘッド用回路 |
| US5751191A (en) * | 1996-02-01 | 1998-05-12 | Matsushita Electric Industrial Co., Ltd. | Reproducing signal amplifier and central value signal generator |
| US6147828A (en) * | 1998-03-04 | 2000-11-14 | Texas Instruments Incorporated | Method and apparatus for reducing asymmetry in a signal from a magneto-resistive read head |
| US6111711A (en) * | 1998-08-24 | 2000-08-29 | International Business Machines Corp. | Fast charge and thermal asperity compensation circuit |
-
2001
- 2001-06-01 JP JP2001167170A patent/JP2002358604A/ja active Pending
- 2001-10-23 US US09/983,120 patent/US20020181135A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102035264A (zh) * | 2009-09-28 | 2011-04-27 | 瑞萨电子株式会社 | 半导体器件和无线电通信设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020181135A1 (en) | 2002-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3588136B2 (ja) | シーク及びトラックフォローモードにおける可変利得を有するボイスコイルドライバ | |
| JP2749729B2 (ja) | 磁気記録再生回路 | |
| JP3959920B2 (ja) | レーザダイオード駆動回路 | |
| US7417484B1 (en) | Level shifter with boost and attenuation programming | |
| JP3532365B2 (ja) | 増幅回路 | |
| JP2002358604A (ja) | 磁気信号検出ヘッドの電流バイアス回路 | |
| US6721117B2 (en) | Read/write system with reduced write-to-read transition recovery time independent from input voltage and input current offset | |
| JP2000182203A (ja) | ハ―ドディスク・ドライブ書込みヘッドの調節可能なライタ―・オ―バ―シュ―ト | |
| US20050007686A1 (en) | Hard disk drive preamplifier write driver | |
| US7068454B2 (en) | Hard disk storage system including a first transistor type and a second transistor type where a first voltage level pulls one of a first pair of transistors and a second voltage level pulls one of a second pair of transistors at substantially the same time | |
| US6373298B1 (en) | Enhanced voltage drive circuit for HDD write driver | |
| US8115550B2 (en) | Transmitter | |
| US6353298B1 (en) | Low distortion audio range class-AB full H-bridge pre-driver amplifier | |
| US9336803B1 (en) | Pseudo-differential shared-pin reader for two-dimensional magnetic recording | |
| US7218029B2 (en) | Adjustable compensation of a piezo drive amplifier depending on mode and number of elements driven | |
| JPH11317019A (ja) | Ｒｆ信号用ゲイン調整回路 | |
| JP2001209901A (ja) | 磁気ディスクメモリ装置 | |
| US6594097B1 (en) | Reproduction amplifier circuit of hard disk drive | |
| US6825590B2 (en) | Adjustable compensation of a piezo drive amplifier depending on mode and number of elements driven | |
| JP3771718B2 (ja) | パワーアンプ及びこれを用いたモータ駆動回路 | |
| US7773332B2 (en) | Long hold time sample and hold circuits | |
| JP2969146B2 (ja) | 磁気抵抗素子の出力検出回路 | |
| JP4250348B2 (ja) | 演算増幅器 | |
| JP3687046B2 (ja) | 電子装置 | |
| US7450329B2 (en) | Method to vary symmetry and coupling in symmetrical write drivers for disk driver preamplifiers |