JP3215166B2 - 光半導体素子の駆動回路 - Google Patents
光半導体素子の駆動回路Info
- Publication number
- JP3215166B2 JP3215166B2 JP16779492A JP16779492A JP3215166B2 JP 3215166 B2 JP3215166 B2 JP 3215166B2 JP 16779492 A JP16779492 A JP 16779492A JP 16779492 A JP16779492 A JP 16779492A JP 3215166 B2 JP3215166 B2 JP 3215166B2
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- circuit
- emitting diode
- differential amplifier
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Led Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、光半導体素子を高速
に、しかも、ジッタ量を抑えて駆動する光半導体素子の
駆動回路に関するものである。
に、しかも、ジッタ量を抑えて駆動する光半導体素子の
駆動回路に関するものである。
【０００２】
【従来の技術】従来、一般に、定電流の差動増幅回路に
よる駆動である光半導体素子の駆動回路は、図２に示す
ように、発光ダイオード２１、差動増幅回路２２、およ
び定電流回路２６から構成されている。これにより、制
御入力信号Ｖinに基づいて差動増幅回路２２を構成する
論理回路２３の各出力端子２３ａ・２３ｂからは、相互
にハイレベル／ローレベルの出力信号が出力される。そ
して、論理回路２３からの各出力信号に基づいて、差動
増幅回路２２を構成する各スイッチングトランジスタ２
４・２５が相互にＯＮ／ＯＦＦすることにより、発光ダ
イオード２１がＯＮ／ＯＦＦして光信号が伝送される。
よる駆動である光半導体素子の駆動回路は、図２に示す
ように、発光ダイオード２１、差動増幅回路２２、およ
び定電流回路２６から構成されている。これにより、制
御入力信号Ｖinに基づいて差動増幅回路２２を構成する
論理回路２３の各出力端子２３ａ・２３ｂからは、相互
にハイレベル／ローレベルの出力信号が出力される。そ
して、論理回路２３からの各出力信号に基づいて、差動
増幅回路２２を構成する各スイッチングトランジスタ２
４・２５が相互にＯＮ／ＯＦＦすることにより、発光ダ
イオード２１がＯＮ／ＯＦＦして光信号が伝送される。
【０００３】ここで、発光ダイオード２１がＯＮ状態の
時には、定電流回路２６の電流ＩＯは、スイッチングト
ランジスタ２５を通して発光ダイオード２１の順方向電
流ＩＦ として流れる。一方、発光ダイオード２１がＯ
ＦＦ状態の時には、定電流回路２６の電流ＩO は、スイ
ッチングトランジスタ２４を通して電源電圧＋ＶCCより
流れる。
時には、定電流回路２６の電流ＩＯは、スイッチングト
ランジスタ２５を通して発光ダイオード２１の順方向電
流ＩＦ として流れる。一方、発光ダイオード２１がＯ
ＦＦ状態の時には、定電流回路２６の電流ＩO は、スイ
ッチングトランジスタ２４を通して電源電圧＋ＶCCより
流れる。
【０００４】
【発明が解決しようとする課題】ところが、上記従来の
構成では、制御入力信号Ｖinの周波数が高い場合、即
ち、光半導体素子を高速に駆動する場合、入力信号Ｖin
の周波数の変化に伴って光のＯＮ時間、およびＯＦＦ時
間が変化する。また、上記従来の駆動回路では、光のＯ
Ｎ／ＯＦＦ、即ち、光の立ち上がり／立ち下がりは、差
動増幅回路２２の立ち上がり／立ち下がり時間による
が、光のＯＦＦ時には、発光ダイオード２１の順方向電
流ＩF が略０Ａとなると共に、スイッチングトランジス
タ２５のコレクタ電流が略０Ａとなるため、発光ダイオ
ード２１のカソード電位が高インピーダンスになり、駆
動周波数の変化に伴う光ＯＦＦ期間の変化が発光直前の
光ＯＦＦ状態の発光ダイオード２１の状態（バイアス電
圧・電流）に変化が生じ、光の立ち上がり、および遅延
時間が変化する。
構成では、制御入力信号Ｖinの周波数が高い場合、即
ち、光半導体素子を高速に駆動する場合、入力信号Ｖin
の周波数の変化に伴って光のＯＮ時間、およびＯＦＦ時
間が変化する。また、上記従来の駆動回路では、光のＯ
Ｎ／ＯＦＦ、即ち、光の立ち上がり／立ち下がりは、差
動増幅回路２２の立ち上がり／立ち下がり時間による
が、光のＯＦＦ時には、発光ダイオード２１の順方向電
流ＩF が略０Ａとなると共に、スイッチングトランジス
タ２５のコレクタ電流が略０Ａとなるため、発光ダイオ
ード２１のカソード電位が高インピーダンスになり、駆
動周波数の変化に伴う光ＯＦＦ期間の変化が発光直前の
光ＯＦＦ状態の発光ダイオード２１の状態（バイアス電
圧・電流）に変化が生じ、光の立ち上がり、および遅延
時間が変化する。
【０００５】この様子は、図３の信号波形で示される。
ここで、Ｖinがハイレベルで論理回路２３の出力に基づ
いて、発光ダイオード２１はＯＮ状態、逆に、Ｖinがロ
ーレベルで発光ダイオード２１がＯＦＦ状態として同図
に示す。ＶF は発光ダイオード２１の順方向電圧を表し
ている。上記のように光のＯＦＦ時には、光の立ち下が
りは差動増幅回路２２の立ち下がり時間により急峻に光
がＯＦＦする。即ち、ＶF が急峻に立ち下がる。しか
し、発光ダイオード２１の順方向電流ＩF が略０Ａにな
ると、これに伴って、急激にＶF の立ち下がりが鈍くな
り、光のＯＦＦ期間でＶF が除々に低下する。図３の実
線で示すある１つの周波数で駆動している場合は、発光
ダイオード２１の発光直前の順方向電圧はＶF で一定
で、光の遅延時間ｔp1および立ち上がり時間ｔr1は一定
で変化しないが、図３の破線で示す光ＯＦＦ期間の異な
る駆動信号が入った場合、発光ダイオード２１の発光直
前の順方向電圧はＶF3となり、ΔＶF ＝ＶF3−ＶF1の電
圧に相当する光の遅延時間ｔｐ２、および立ち上がり時
間ｔｒ２に変化を生じる。
ここで、Ｖinがハイレベルで論理回路２３の出力に基づ
いて、発光ダイオード２１はＯＮ状態、逆に、Ｖinがロ
ーレベルで発光ダイオード２１がＯＦＦ状態として同図
に示す。ＶF は発光ダイオード２１の順方向電圧を表し
ている。上記のように光のＯＦＦ時には、光の立ち下が
りは差動増幅回路２２の立ち下がり時間により急峻に光
がＯＦＦする。即ち、ＶF が急峻に立ち下がる。しか
し、発光ダイオード２１の順方向電流ＩF が略０Ａにな
ると、これに伴って、急激にＶF の立ち下がりが鈍くな
り、光のＯＦＦ期間でＶF が除々に低下する。図３の実
線で示すある１つの周波数で駆動している場合は、発光
ダイオード２１の発光直前の順方向電圧はＶF で一定
で、光の遅延時間ｔp1および立ち上がり時間ｔr1は一定
で変化しないが、図３の破線で示す光ＯＦＦ期間の異な
る駆動信号が入った場合、発光ダイオード２１の発光直
前の順方向電圧はＶF3となり、ΔＶF ＝ＶF3−ＶF1の電
圧に相当する光の遅延時間ｔｐ２、および立ち上がり時
間ｔｒ２に変化を生じる。
【０００６】以上のことから、光信号の伝送を光ファイ
バデータリンク等で行う際、従来の駆動回路では、入力
信号Ｖinに、高周波成分を含む周波数の異なる複数の信
号からなるランダムな信号が入力されると、駆動回路の
出力は前述の遅延時間（立ち上がり／立ち下がりに要す
る時間等）のバラツキ、即ち、ジッタ量が大きくなり、
高速、かつ正確な情報伝達が困難になるという問題を有
している。
バデータリンク等で行う際、従来の駆動回路では、入力
信号Ｖinに、高周波成分を含む周波数の異なる複数の信
号からなるランダムな信号が入力されると、駆動回路の
出力は前述の遅延時間（立ち上がり／立ち下がりに要す
る時間等）のバラツキ、即ち、ジッタ量が大きくなり、
高速、かつ正確な情報伝達が困難になるという問題を有
している。
【０００７】また、高速、かつ正確な情報伝達を招来す
るため、前述の図２に示す光半導体素子の駆動回路に加
えて、図４に示すように、ダイオード３１・３２、抵抗
３３、および電流源３４からなるバイアス手段３０を構
成部材として備えたものが提案されているが、このよう
な構成では、電流源３４に流れる電流値Ｉ34が比較的大
きな値をとるため、消費電流が増加するという問題を有
している。
るため、前述の図２に示す光半導体素子の駆動回路に加
えて、図４に示すように、ダイオード３１・３２、抵抗
３３、および電流源３４からなるバイアス手段３０を構
成部材として備えたものが提案されているが、このよう
な構成では、電流源３４に流れる電流値Ｉ34が比較的大
きな値をとるため、消費電流が増加するという問題を有
している。
【０００８】
【課題を解決するための手段】本発明の光半導体素子の
駆動回路は、上記の課題を解決するために、以下の手段
を講じている。
駆動回路は、上記の課題を解決するために、以下の手段
を講じている。
【０００９】即ち、制御入力信号に基づいて、差動増幅
回路がその正転出力端に接続される光半導体素子をＯＮ
／ＯＦＦ駆動し、バイアス手段が上記光半導体素子の両
端に順方向のプリバイアス電圧を印加するようにした光
半導体素子の駆動回路において、上記バイアス手段を、
ダイオード、ｐｎｐトランジスタから成る電流源および
抵抗を備えて構成し、上記差動増幅回路の反転出力端に
設ける。
回路がその正転出力端に接続される光半導体素子をＯＮ
／ＯＦＦ駆動し、バイアス手段が上記光半導体素子の両
端に順方向のプリバイアス電圧を印加するようにした光
半導体素子の駆動回路において、上記バイアス手段を、
ダイオード、ｐｎｐトランジスタから成る電流源および
抵抗を備えて構成し、上記差動増幅回路の反転出力端に
設ける。
【００１０】
【作用】上記の構成によれば、制御入力信号に基づいて
差動増幅回路はスイッチングされる。そして、差動増幅
回路の出力の変化に応じて、光半導体素子はバイアス手
段により順方向にバイアスされているので、光半導体素
子のスイッチングの応答特性が改善され、高速なスイッ
チングが行われる。従って、変化の激しい高周波成分を
含む信号に対しても、光半導体素子を高速に、しかも、
確実に駆動することができる。さらに、バイアス手段を
構成する電流源にｐｎｐトランジスタを使用すること
で、光半導体素子の順方向電流を流すのに必要な定電流
の値を小さくすることができ、結果として、消費電流の
低減を招来することができる。
差動増幅回路はスイッチングされる。そして、差動増幅
回路の出力の変化に応じて、光半導体素子はバイアス手
段により順方向にバイアスされているので、光半導体素
子のスイッチングの応答特性が改善され、高速なスイッ
チングが行われる。従って、変化の激しい高周波成分を
含む信号に対しても、光半導体素子を高速に、しかも、
確実に駆動することができる。さらに、バイアス手段を
構成する電流源にｐｎｐトランジスタを使用すること
で、光半導体素子の順方向電流を流すのに必要な定電流
の値を小さくすることができ、結果として、消費電流の
低減を招来することができる。
【００１１】
【実施例】本発明の一実施例について図１に基づいて説
明すれば、以下の通りである。尚、以下の説明では、説
明の便宜上、前述の図４を再度使用するものである。
明すれば、以下の通りである。尚、以下の説明では、説
明の便宜上、前述の図４を再度使用するものである。
【００１２】本実施例に係る光半導体素子の駆動回路
は、図１に示すように、光半導体素子としての発光ダイ
オード１と、差動増幅回路２と、定電流回路６と、バイ
アス手段１０とから構成されている。
は、図１に示すように、光半導体素子としての発光ダイ
オード１と、差動増幅回路２と、定電流回路６と、バイ
アス手段１０とから構成されている。
【００１３】上記発光ダイオード１は、アノードが電源
電圧＋ＶCCのプラス側に接続されており、カソードが差
動増幅回路２を構成する後述のスイッチングトランジス
タ５のコレクタに接続されている。
電圧＋ＶCCのプラス側に接続されており、カソードが差
動増幅回路２を構成する後述のスイッチングトランジス
タ５のコレクタに接続されている。
【００１４】上記差動増幅回路２は、ＴＴＬ（Transist
or-Transistor Logic)等からなる論理回路３と、ｎｐｎ
型のスイッチングトランジスタ４・５とからなり、論理
回路３の各出力端子３ａ・３ｂは、個々にスイッチング
トランジスタ４・５の各ベースに接続されている。スイ
ッチングトランジスタ４は、コレクタがバイアス手段１
０を構成する後述のダイオード１２のカソード、ｐｎｐ
型トランジスタ１５のベース、および抵抗１３の一端に
接続されており、エミッタが定電流回路６に接続されて
いる。スイッチングトランジスタ５は、コレクタが前述
のように発光ダイオード１のカソードに接続されてお
り、エミッタが定電流回路６に接続されている。尚、上
記定電流回路６は、ＧＮＤ端子が接地されているもので
ある。
or-Transistor Logic)等からなる論理回路３と、ｎｐｎ
型のスイッチングトランジスタ４・５とからなり、論理
回路３の各出力端子３ａ・３ｂは、個々にスイッチング
トランジスタ４・５の各ベースに接続されている。スイ
ッチングトランジスタ４は、コレクタがバイアス手段１
０を構成する後述のダイオード１２のカソード、ｐｎｐ
型トランジスタ１５のベース、および抵抗１３の一端に
接続されており、エミッタが定電流回路６に接続されて
いる。スイッチングトランジスタ５は、コレクタが前述
のように発光ダイオード１のカソードに接続されてお
り、エミッタが定電流回路６に接続されている。尚、上
記定電流回路６は、ＧＮＤ端子が接地されているもので
ある。
【００１５】そして、上記の差動増幅回路２を構成する
論理回路３は、入力端子からハイレベルの制御入力信号
Ｖinを入力すると、出力端子３ａからローレベルの出力
信号を出力すると共に、出力端子３ｂからハイレベルの
出力信号を出力する一方、入力端子からローレベルの制
御入力信号Ｖinを入力すると、出力端子３ａからハイレ
ベルの出力信号を出力すると共に、出力端子３ｂからロ
ーレベルの出力信号を出力するようになっている。
論理回路３は、入力端子からハイレベルの制御入力信号
Ｖinを入力すると、出力端子３ａからローレベルの出力
信号を出力すると共に、出力端子３ｂからハイレベルの
出力信号を出力する一方、入力端子からローレベルの制
御入力信号Ｖinを入力すると、出力端子３ａからハイレ
ベルの出力信号を出力すると共に、出力端子３ｂからロ
ーレベルの出力信号を出力するようになっている。
【００１６】上記バイアス手段１０は、ダイオード１１
・１２と、抵抗１３・１４と、電流源をなすｐｎｐ型ト
ランジスタ１５とからなり、各ダイオード１１・１２
は、ダイオード１１のカソードとダイオード１２のアノ
ードとを接続点として直列に接続されている。また、ダ
イオード１１のアノードは、電源電圧＋ＶCCに接続され
ており、ダイオード１２のカソードは、前述のように差
動増幅回路２を構成するスイッチングトランジスタ４の
コレクタに接続されている。
・１２と、抵抗１３・１４と、電流源をなすｐｎｐ型ト
ランジスタ１５とからなり、各ダイオード１１・１２
は、ダイオード１１のカソードとダイオード１２のアノ
ードとを接続点として直列に接続されている。また、ダ
イオード１１のアノードは、電源電圧＋ＶCCに接続され
ており、ダイオード１２のカソードは、前述のように差
動増幅回路２を構成するスイッチングトランジスタ４の
コレクタに接続されている。
【００１７】ｐｎｐ型トランジスタ１５は、前述のよう
にベースがダイオード１２のカソードに接続され、エミ
ッタが抵抗１４を介してダイオード１２のアノードに接
続され、また、コレクタが抵抗１３の他端と共に発光ダ
イオード１のカソードに接続点Ａで接続されている。
にベースがダイオード１２のカソードに接続され、エミ
ッタが抵抗１４を介してダイオード１２のアノードに接
続され、また、コレクタが抵抗１３の他端と共に発光ダ
イオード１のカソードに接続点Ａで接続されている。
【００１８】そして、上記のバイアス手段１０を構成す
るダイオード１１・１２、抵抗１３・１４、およびｐｎ
ｐ型トランジスタ１５は、発光ダイオード１の光ＯＦＦ
時に、出力インピーダンスを低く抑えながら、発光ダイ
オード１の両端に順方向に一定のバイアス電圧を印加す
るようになっている。
るダイオード１１・１２、抵抗１３・１４、およびｐｎ
ｐ型トランジスタ１５は、発光ダイオード１の光ＯＦＦ
時に、出力インピーダンスを低く抑えながら、発光ダイ
オード１の両端に順方向に一定のバイアス電圧を印加す
るようになっている。
【００１９】上記の構成により、制御入力信号Ｖinの変
化に伴う光半導体素子の駆動回路の各部の動作について
説明すると、以下の通りである。
化に伴う光半導体素子の駆動回路の各部の動作について
説明すると、以下の通りである。
【００２０】制御入力信号Ｖinがローレベルの場合に
は、差動増幅回路２を構成する論理回路３の出力端子３
ａからはハイレベルの出力信号が出力されて、スイッチ
ングトランジスタ４のベース電位はハイレベルとなる一
方、論理回路３の出力端子３ｂからはローレベルの出力
信号が出力されて、スイッチングトランジスタ５のベー
ス電位はローレベルとなる。このため、スイッチングト
ランジスタ４はＯＮ状態となる一方、スイッチングトラ
ンジスタ５はＯＦＦ状態となり、発光ダイオード１はＯ
ＦＦ状態となる。つまり、発光ダイオード１は光信号を
照射せず、光信号がＯＦＦ状態に対応する。
は、差動増幅回路２を構成する論理回路３の出力端子３
ａからはハイレベルの出力信号が出力されて、スイッチ
ングトランジスタ４のベース電位はハイレベルとなる一
方、論理回路３の出力端子３ｂからはローレベルの出力
信号が出力されて、スイッチングトランジスタ５のベー
ス電位はローレベルとなる。このため、スイッチングト
ランジスタ４はＯＮ状態となる一方、スイッチングトラ
ンジスタ５はＯＦＦ状態となり、発光ダイオード１はＯ
ＦＦ状態となる。つまり、発光ダイオード１は光信号を
照射せず、光信号がＯＦＦ状態に対応する。
【００２１】このとき、ダイオード１１・１２の各順方
向電圧をＶFDとすると、発光ダイオード１の両端に順方
向にかかるプリバイアス電圧ＶF1は、次式（１）で略近
似できる。
向電圧をＶFDとすると、発光ダイオード１の両端に順方
向にかかるプリバイアス電圧ＶF1は、次式（１）で略近
似できる。
【００２２】 ＶF1≒２×ＶFD−（ＶFD−ＶBEP ) ×Ｒ13／Ｒ14 …（１） ＶBEP ：ｐｎｐ型トランジスタ１５のベース−エミッタ
間電圧 ここで、制御入力信号Ｖinがローレベルから変化してハ
イレベルとなると、論理回路３の出力端子３ａからはロ
ーレベルの出力信号が出力されて、スイッチングトラン
ジスタ４のベース電位はハイレベルからローレベルへと
変化する一方、論理回路３の出力端子３ｂからはハイレ
ベルの出力信号が出力されて、スイッチングトランジス
タ５のベース電位はローレベルからハイレベルへと変化
する。このため、スイッチングトランジスタ４はＯＦＦ
状態となる一方、スイッチングトランジスタ５はＯＮ状
態となり、発光ダイオード１は光信号を照射するＯＮ状
態となる。
間電圧 ここで、制御入力信号Ｖinがローレベルから変化してハ
イレベルとなると、論理回路３の出力端子３ａからはロ
ーレベルの出力信号が出力されて、スイッチングトラン
ジスタ４のベース電位はハイレベルからローレベルへと
変化する一方、論理回路３の出力端子３ｂからはハイレ
ベルの出力信号が出力されて、スイッチングトランジス
タ５のベース電位はローレベルからハイレベルへと変化
する。このため、スイッチングトランジスタ４はＯＦＦ
状態となる一方、スイッチングトランジスタ５はＯＮ状
態となり、発光ダイオード１は光信号を照射するＯＮ状
態となる。
【００２３】このとき、発光ダイオード１の両端に順方
向にかかる順方向電圧をＶF2とし、ダイオード１１の順
方向電圧をＶFD2 とし、また、定電流回路６に流れる電
流をＩO とすると、発光ダイオード１に流れる順方向電
圧ＩF2は、近似的に次式（２）により決まる。
向にかかる順方向電圧をＶF2とし、ダイオード１１の順
方向電圧をＶFD2 とし、また、定電流回路６に流れる電
流をＩO とすると、発光ダイオード１に流れる順方向電
圧ＩF2は、近似的に次式（２）により決まる。
【００２４】ＩF2≒ＩO −Ｉ13−Ｉ14 …（２） ただし、Ｉ13＝（ＶF2−２×ＶFD2 ）／Ｒ13 Ｉ14＝（ＶFD2 −ＶBEP ）／Ｒ14 このとき、上記Ｒ13の値およびＶF1の値を、前記図４中
の抵抗３３の値Ｒ33およびＶF1の値と等しくすると、 Ｉ13＋Ｉ14≪Ｉ34 とすることができ、前記図４の駆動回路と同じ順電流Ｉ
F を流すために定電流ＩO の値を小さくでき、消費電流
を低減させられる。
の抵抗３３の値Ｒ33およびＶF1の値と等しくすると、 Ｉ13＋Ｉ14≪Ｉ34 とすることができ、前記図４の駆動回路と同じ順電流Ｉ
F を流すために定電流ＩO の値を小さくでき、消費電流
を低減させられる。
【００２５】次に、制御入力信号Ｖinがハイレベルから
ローレベルへ変化すると、スイッチングトランジスタ４
がＯＮ状態となる一方、スイッチングトランジスタ５が
ＯＦＦ状態となり、これに伴って、発光ダイオード１と
並列のダイオード１１・１２、抵抗１３・１４によりｐ
ｎｐ型トランジスタ１５がＯＮ状態となり、駆動回路の
出力インピーダンスを低く設定できる。
ローレベルへ変化すると、スイッチングトランジスタ４
がＯＮ状態となる一方、スイッチングトランジスタ５が
ＯＦＦ状態となり、これに伴って、発光ダイオード１と
並列のダイオード１１・１２、抵抗１３・１４によりｐ
ｎｐ型トランジスタ１５がＯＮ状態となり、駆動回路の
出力インピーダンスを低く設定できる。
【００２６】
【発明の効果】本発明の光半導体素子の駆動回路は、以
上のように、制御入力信号に基づいて、差動増幅回路が
その正転出力端に接続される光半導体素子をＯＮ／ＯＦ
Ｆ駆動し、バイアス手段が上記光半導体素子の両端に順
方向のプリバイアス電圧を印加するようにした光半導体
素子の駆動回路において、上記バイアス手段を、ダイオ
ード、ｐｎｐトランジスタから成る電流源および抵抗を
備えて構成し、上記差動増幅回路の反転出力端に設ける
構成である。
上のように、制御入力信号に基づいて、差動増幅回路が
その正転出力端に接続される光半導体素子をＯＮ／ＯＦ
Ｆ駆動し、バイアス手段が上記光半導体素子の両端に順
方向のプリバイアス電圧を印加するようにした光半導体
素子の駆動回路において、上記バイアス手段を、ダイオ
ード、ｐｎｐトランジスタから成る電流源および抵抗を
備えて構成し、上記差動増幅回路の反転出力端に設ける
構成である。
【００２７】これにより、ダイオードと抵抗と電流源と
を有する簡素なバイアス手段を設けるだけで、高周波成
分を含む変化の激しい信号に対しても、光半導体素子を
高速に、しかも、ジッタ量を抑えて駆動可能となる。さ
らには、バイアス手段を構成する電流源としてｐｎｐ型
のトランジスタを用いることで、光半導体素子の順方向
電流を流すのに必要な定電流の値を小さくすることがで
き、結果として、消費電流の低減を招来することができ
るという効果を奏する。
を有する簡素なバイアス手段を設けるだけで、高周波成
分を含む変化の激しい信号に対しても、光半導体素子を
高速に、しかも、ジッタ量を抑えて駆動可能となる。さ
らには、バイアス手段を構成する電流源としてｐｎｐ型
のトランジスタを用いることで、光半導体素子の順方向
電流を流すのに必要な定電流の値を小さくすることがで
き、結果として、消費電流の低減を招来することができ
るという効果を奏する。
【図１】本発明の一実施例における光半導体素子の駆動
回路を示す回路図である。
回路を示す回路図である。
【図２】従来例の光半導体素子の駆動回路を示す回路図
である。
である。
【図３】上記駆動回路の動作を示す信号波形図である。
【図４】従来例の他の光半導体素子の駆動回路を示す回
路図である。
路図である。
１ 発光ダイオード（光半導体素子） ２ 差動増幅回路 １０ バイアス手段 １１・１２ ダイオード １３・１４ 抵抗 １５ ｐｎｐ型トランジスタ Ｖin 制御入力信号 ＶF1 プリバイアス電圧
Claims (1)
- 【請求項１】制御入力信号に基づいて、差動増幅回路が
その正転出力端に接続される光半導体素子をＯＮ／ＯＦ
Ｆ駆動し、バイアス手段が上記光半導体素子の両端に順
方向のプリバイアス電圧を印加するようにした光半導体
素子の駆動回路において、上記バイアス手段を、ダイオ
ード、ｐｎｐトランジスタから成る電流源および抵抗を
備えて構成し、上記差動増幅回路の反転出力端に設ける
ことを特徴とする光半導体素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16779492A JP3215166B2 (ja) | 1992-06-25 | 1992-06-25 | 光半導体素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16779492A JP3215166B2 (ja) | 1992-06-25 | 1992-06-25 | 光半導体素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0613658A JPH0613658A (ja) | 1994-01-21 |
| JP3215166B2 true JP3215166B2 (ja) | 2001-10-02 |
Family
ID=15856234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16779492A Expired - Fee Related JP3215166B2 (ja) | 1992-06-25 | 1992-06-25 | 光半導体素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3215166B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103348544B (zh) | 2011-02-07 | 2015-02-11 | 三菱电机株式会社 | 激光二极管驱动电路 |
-
1992
- 1992-06-25 JP JP16779492A patent/JP3215166B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0613658A (ja) | 1994-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5140175A (en) | Light-emitting diode drive circuit with fast rise time and fall time | |
| US5315606A (en) | Laser diode driving circuit | |
| KR910005362B1 (ko) | 표시구동장치 | |
| EP0798828A2 (en) | Light emitting element driving circuit and light emitting device having the same | |
| JP2003100472A (ja) | 発光ダイオード用駆動装置 | |
| US5793786A (en) | Laser diode driving circuit | |
| JP3215166B2 (ja) | 光半導体素子の駆動回路 | |
| JPH11208017A (ja) | 発光素子駆動装置 | |
| JP2738598B2 (ja) | 光半導体素子の駆動回路 | |
| JP3468566B2 (ja) | 光半導体素子の駆動回路 | |
| JP3483721B2 (ja) | 発光ダイオード駆動回路 | |
| JPH0983442A (ja) | 発光素子駆動回路 | |
| JPH0537022A (ja) | 光半導体素子の駆動回路 | |
| JPH02205367A (ja) | 発光素子駆動回路 | |
| JP2842368B2 (ja) | レーザダイオード駆動回路 | |
| JPH02272778A (ja) | 光半導体素子の駆動回路 | |
| JP3788029B2 (ja) | レーザダイオード駆動回路 | |
| JPH05152662A (ja) | 半導体発光素子駆動回路 | |
| US5973314A (en) | Photoelectric converting device which prevents power source ripple from mixing into an output signal | |
| JPS62273787A (ja) | 発光素子駆動回路 | |
| JPH04267571A (ja) | レーザダイオード駆動回路 | |
| JP3042471B2 (ja) | インタフェイス回路 | |
| JPH06216410A (ja) | 発光素子ドライバ | |
| JPH01188024A (ja) | 論理レベル変換回路 | |
| JP2537290B2 (ja) | 半導体発光素子の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070727 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |