JPH01188024A - 論理レベル変換回路 - Google Patents
論理レベル変換回路Info
- Publication number
- JPH01188024A JPH01188024A JP63009589A JP958988A JPH01188024A JP H01188024 A JPH01188024 A JP H01188024A JP 63009589 A JP63009589 A JP 63009589A JP 958988 A JP958988 A JP 958988A JP H01188024 A JPH01188024 A JP H01188024A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- logic level
- current
- level signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 27
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
- H03K19/01812—Interface arrangements with at least one differential stage
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Electronic Switches (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、例えばレーザダイオード駆動回路の駆動制御
信号発生用として使用される論理レベル変換Ｈ路に関す
る。
信号発生用として使用される論理レベル変換Ｈ路に関す
る。
（従来の技術）
近年、光送信装置では発光素子としてレーザダイオード
（ＬＤ）が多く使用されるようになっている。このＬＤ
を発光駆動するための回路は、一般に第２図に示す如く
符号変換回路等の制御回路から出力されるＴＴＬレベル
信号を先ず論理レベル変換回路１により所定の内部論理
レベル信号に変換し、この内部論理レベル信号をレベル
シフト回路２で所定のレベルにレベルシフトしたのち電
圧電流変換回路３で電流に変換してＬＤモジュール４に
供給するように構成されている。
（ＬＤ）が多く使用されるようになっている。このＬＤ
を発光駆動するための回路は、一般に第２図に示す如く
符号変換回路等の制御回路から出力されるＴＴＬレベル
信号を先ず論理レベル変換回路１により所定の内部論理
レベル信号に変換し、この内部論理レベル信号をレベル
シフト回路２で所定のレベルにレベルシフトしたのち電
圧電流変換回路３で電流に変換してＬＤモジュール４に
供給するように構成されている。
ところで、ＬＤモジュール４はアノードをＬＤチップの
マウントと共通接続したものが多く、この場合の電圧電
流変換回路３は例えば第３図（ａ）に示す如くトランジ
スタＴｒ６．Ｔｒ７により差動回路を構成してこの差動
回路を負電源ＶＥＥで動作させるように構成されている
。すなわち、この電圧電流変換回路は負電圧の内部論理
レベル信号、例えばＥＣＬレベル信号により動作する。
マウントと共通接続したものが多く、この場合の電圧電
流変換回路３は例えば第３図（ａ）に示す如くトランジ
スタＴｒ６．Ｔｒ７により差動回路を構成してこの差動
回路を負電源ＶＥＥで動作させるように構成されている
。すなわち、この電圧電流変換回路は負電圧の内部論理
レベル信号、例えばＥＣＬレベル信号により動作する。
また論理レベル変換回路１は、上記電圧電流変換回路に
対応して、例えば第４図に示す如く接地電圧と負電源Ｖ
ＥＲとにより動作する内部論理レベル信号出力回路５を
有し、この回路５から負電圧のＥＣＬレベル信号を発生
するように構成されている。
対応して、例えば第４図に示す如く接地電圧と負電源Ｖ
ＥＲとにより動作する内部論理レベル信号出力回路５を
有し、この回路５から負電圧のＥＣＬレベル信号を発生
するように構成されている。
したがって、このような構成において、入力端子ＩＮに
“Ｌ”レベルのＴＴＬレベル信号、つまり接地レベルの
信号が供給されると、ダイオードＤ１が導通して電流が
流れ、これによりトランジスタＴｒｉのベース電位は約
０，７Ｖとなる。この電圧は、トランジスタＴｒｉのベ
ース・エミッタ間電圧Ｖ ＢＥ、ダイオードＤ２．Ｄ３
の順方向電圧、抵抗Ｒ４の電圧降下、トランジスタＴｒ
２のベース・エミッタ間電圧ＶＢＨによりレベルシフト
されてトランジスタＴｒ３のベースに供給される。この
ためトランジスタＴｒ３のベース電位は、このトランジ
スタＴｒ３と差動回路を構成するトランジス９Ｔｒ４の
ベース電位よりも低くなり、この結果トランジスタＴｒ
５のコレクタ拳エミッタ間のインピーダンスが増加して
出力端子ＯＵＴには′Ｌ”レベルのＥＣＬレベル信号が
出力される。
“Ｌ”レベルのＴＴＬレベル信号、つまり接地レベルの
信号が供給されると、ダイオードＤ１が導通して電流が
流れ、これによりトランジスタＴｒｉのベース電位は約
０，７Ｖとなる。この電圧は、トランジスタＴｒｉのベ
ース・エミッタ間電圧Ｖ ＢＥ、ダイオードＤ２．Ｄ３
の順方向電圧、抵抗Ｒ４の電圧降下、トランジスタＴｒ
２のベース・エミッタ間電圧ＶＢＨによりレベルシフト
されてトランジスタＴｒ３のベースに供給される。この
ためトランジスタＴｒ３のベース電位は、このトランジ
スタＴｒ３と差動回路を構成するトランジス９Ｔｒ４の
ベース電位よりも低くなり、この結果トランジスタＴｒ
５のコレクタ拳エミッタ間のインピーダンスが増加して
出力端子ＯＵＴには′Ｌ”レベルのＥＣＬレベル信号が
出力される。
一方、入力端子ＩＮに“Ｈ”レベルのＴＴＬレベル信号
、つまりトランジスタＴ「１のベース・エミッタ間電圧
ＶＩ３ＥおよびダイオードＤ２．Ｄ３゜Ｄ４の順方向電
圧を加算した電圧がらダイオードＤ１の順方向電圧を差
し引いた電圧よりも高い電圧が供給されると、ダイオー
ドＤ１は非導通状態になってこれによりトランジスタＴ
ｒ３のベース電圧がトランジスタＴｒ４のベース電圧よ
りも高くなり、この結果出力端子ＯＵＴには“Ｈ°レベ
ルのＥＣＬレベル信号が出力される。したがって、この
ようなＥＣＬレベル信号をレベルシフト回路２で所定の
電圧値にレベルシフトしたのち電圧電流変換回路３にＯ
（給すれば、前記ＴＴＬレベル信号の信号レベルに応じ
てＬＤモジユール４を発光制御することができる。
、つまりトランジスタＴ「１のベース・エミッタ間電圧
ＶＩ３ＥおよびダイオードＤ２．Ｄ３゜Ｄ４の順方向電
圧を加算した電圧がらダイオードＤ１の順方向電圧を差
し引いた電圧よりも高い電圧が供給されると、ダイオー
ドＤ１は非導通状態になってこれによりトランジスタＴ
ｒ３のベース電圧がトランジスタＴｒ４のベース電圧よ
りも高くなり、この結果出力端子ＯＵＴには“Ｈ°レベ
ルのＥＣＬレベル信号が出力される。したがって、この
ようなＥＣＬレベル信号をレベルシフト回路２で所定の
電圧値にレベルシフトしたのち電圧電流変換回路３にＯ
（給すれば、前記ＴＴＬレベル信号の信号レベルに応じ
てＬＤモジユール４を発光制御することができる。
ところが、ＬＤモジュール１こは上ｌ己したよう１こア
ノードとＬＤチップマウントとを共通接続したタイプの
他に、アノードとＬＤチップのマウントとを電気的に絶
縁したものもある。この種のタイプのＬＤモジュールを
駆動する場合、電圧電流変換回路は第３図（ｂ）に示す
如く差動回路の各トランジスタＴｒ６．Ｔｒ７を正電源
ＶＣＣにより動作させるように構成される。したがって
、この種の電圧電流変換回路に供給する内部論理レベル
信号は当然のことながら正電圧の信号でなければならず
、このため負電圧の内部論理レベル信号（ＥＣＬレベル
信号）を発生する従来の論理レベル変換回路では上記Ｌ
Ｄチップマウントとアノードとを絶縁したタイプのＬＤ
モジュールを駆動することができなかった。
ノードとＬＤチップマウントとを共通接続したタイプの
他に、アノードとＬＤチップのマウントとを電気的に絶
縁したものもある。この種のタイプのＬＤモジュールを
駆動する場合、電圧電流変換回路は第３図（ｂ）に示す
如く差動回路の各トランジスタＴｒ６．Ｔｒ７を正電源
ＶＣＣにより動作させるように構成される。したがって
、この種の電圧電流変換回路に供給する内部論理レベル
信号は当然のことながら正電圧の信号でなければならず
、このため負電圧の内部論理レベル信号（ＥＣＬレベル
信号）を発生する従来の論理レベル変換回路では上記Ｌ
Ｄチップマウントとアノードとを絶縁したタイプのＬＤ
モジュールを駆動することができなかった。
一方、この種のタイプのＬＤモジュールを駆動するには
正電圧の内部論理レベル信号を発生する論理レベル変換
回路を構成すればよいが、この種の回路は逆にＬＤチッ
プマウントとアノードとを共通接続したタイプのＬＤモ
ジュールを駆動ｔ ルことはできない。すなわち、従来
の回路はＬＤモジュールのタイプ毎に構成しなければな
らず、この結果回路の兼用が不可能だった。
正電圧の内部論理レベル信号を発生する論理レベル変換
回路を構成すればよいが、この種の回路は逆にＬＤチッ
プマウントとアノードとを共通接続したタイプのＬＤモ
ジュールを駆動ｔ ルことはできない。すなわち、従来
の回路はＬＤモジュールのタイプ毎に構成しなければな
らず、この結果回路の兼用が不可能だった。
（発明が解決しようとする課題）
以上のように従来の論理レベル変換回路は、後段の回路
のタイプに応じて各々用意しなければならないため回路
が高価になるという問題点を有するもので、本発明はこ
の点に告目し、後段の回路が如何なるタイプであっても
１種類の回路で対応できる論理レベル変換回路を提供し
ようとするものである。
のタイプに応じて各々用意しなければならないため回路
が高価になるという問題点を有するもので、本発明はこ
の点に告目し、後段の回路が如何なるタイプであっても
１種類の回路で対応できる論理レベル変換回路を提供し
ようとするものである。
［発明の構成］
（課題を解決するための手段）
本発明は、正電源または負電源により動作して入力電流
信号を後段の回路の動作論理レベルに対応する正電圧ま
たは負電圧に変換してこの電圧を内部論理レベル信号と
して後段の回路へ出力する内部論理レベル信号出力回路
と、ＰＮＰ形トランジスタを用いたカレントミラー回路
およびＮＰＮ形トランジスタを用いたカレントミラー回
路を備えた電流移送回路とを備え、この電流移送回路に
より、ＴＴＬレベル信号を電流信号に変換したのちこの
電流信号を上記各カレントミラー四路を経ることにより
電流値を保持して上記内部論理レベル信号出力回路に入
力電流信号として供給するようにしたものである。
信号を後段の回路の動作論理レベルに対応する正電圧ま
たは負電圧に変換してこの電圧を内部論理レベル信号と
して後段の回路へ出力する内部論理レベル信号出力回路
と、ＰＮＰ形トランジスタを用いたカレントミラー回路
およびＮＰＮ形トランジスタを用いたカレントミラー回
路を備えた電流移送回路とを備え、この電流移送回路に
より、ＴＴＬレベル信号を電流信号に変換したのちこの
電流信号を上記各カレントミラー四路を経ることにより
電流値を保持して上記内部論理レベル信号出力回路に入
力電流信号として供給するようにしたものである。
（作用）
この結果、内部論理レベル信号出力回路が正電源で動作
する場合でもまた負電源で動作する場合でも、その影響
を受けることなくＴＴＬレベル信号に対応する電流信号
を電流値を保持したまま内部論理レベル信号出力回路に
供給することができ、これにより常に正確に内部論理レ
ベル信号を発生することが可能となる。したがって、後
段の回路が正電源で動作するタイプであってもまた負電
源で動作するタイプであっても、これらの回路に対し１
種類の回路で対応することができる。すなわち、回路の
兼用が可能となる。
する場合でもまた負電源で動作する場合でも、その影響
を受けることなくＴＴＬレベル信号に対応する電流信号
を電流値を保持したまま内部論理レベル信号出力回路に
供給することができ、これにより常に正確に内部論理レ
ベル信号を発生することが可能となる。したがって、後
段の回路が正電源で動作するタイプであってもまた負電
源で動作するタイプであっても、これらの回路に対し１
種類の回路で対応することができる。すなわち、回路の
兼用が可能となる。
（実施ｆ＋１＞
第１図は、本発明の一実施例における論理レベル変換回
路の構成を示すものである。尚、同図において前記第４
図と同一部分には同一符号を付して詳しい説明は省略す
る。
路の構成を示すものである。尚、同図において前記第４
図と同一部分には同一符号を付して詳しい説明は省略す
る。
この回路は、入力ＴＴＬレベル信号に対応する電流信号
を電流値を保ったまま内部論理レベル信号出力回路３０
へ移送する第１および第２のカレントミラー回路１０．
２０を備えている。第１のカレントミラー回路１０は、
ダイオード接続のＰＮＰ形トランジスタＴ ｒ １０の
ベースとＰＮＰ形トランジスタＴｒｌｌのベースとを相
互に接続し、かつ各エミッタを電源ＶＣＣに接続したも
ので、トランジスタＴｒｌＯのコレクタにはＴＴＬレベ
ル信号を電流信号に変換するための抵抗ＲＩＯが接続さ
れている。−力筒２のカレントミラー回路２０は、ダイ
オード接続のＮＰＮ形トランジスタＴ「１２のベースと
ＮＰＮ形トランジスタＴｒ１３のベースとを相互に接続
し、かつ各エミッタを内部論理レベル信号出力回路３０
の第２の動作型［Ｖ２に接続したもので、トランジスタ
Ｔｒ１２のコレクタは前記第１のカレントミラー回路１
０のトランジスタＴ ｒ １１のコレクタに接続され、
またトランジスタＴｒ１３のコレクタは内部論理レベル
信号出力回路３０のトランジスタＴｒ２のベースに接続
されている。
を電流値を保ったまま内部論理レベル信号出力回路３０
へ移送する第１および第２のカレントミラー回路１０．
２０を備えている。第１のカレントミラー回路１０は、
ダイオード接続のＰＮＰ形トランジスタＴ ｒ １０の
ベースとＰＮＰ形トランジスタＴｒｌｌのベースとを相
互に接続し、かつ各エミッタを電源ＶＣＣに接続したも
ので、トランジスタＴｒｌＯのコレクタにはＴＴＬレベ
ル信号を電流信号に変換するための抵抗ＲＩＯが接続さ
れている。−力筒２のカレントミラー回路２０は、ダイ
オード接続のＮＰＮ形トランジスタＴ「１２のベースと
ＮＰＮ形トランジスタＴｒ１３のベースとを相互に接続
し、かつ各エミッタを内部論理レベル信号出力回路３０
の第２の動作型［Ｖ２に接続したもので、トランジスタ
Ｔｒ１２のコレクタは前記第１のカレントミラー回路１
０のトランジスタＴ ｒ １１のコレクタに接続され、
またトランジスタＴｒ１３のコレクタは内部論理レベル
信号出力回路３０のトランジスタＴｒ２のベースに接続
されている。
このような構成であるから、入力端子ＩＮにレベルのＴ
ＴＬレベル信号が入力されると、このＴＴＬレベル信号
は抵抗ＲＩＧにより先ず電流信号に変換される。そして
、この電流信号は第１のカレントミラー回路１０により
電流値を保ったまま第２のカレントミラー回路２０に移
され、さらにこの第２のカレントミラー囲路２０により
電流値を保ったまま内部論理レベル信号出力回路３０に
供給される。そして、この内部論理レベル信号出力回路
３０において、上記電流信号は抵抗Ｒ３で電圧信号に変
換されたのち、トランジスタＴ「３゜Ｔｒ４で構成され
る差動回路によりスイッチングされ、しかるのちトラン
ジスタＴｒ５で所定の内部論理レベル信号に変換されて
出力端子ＯＵＴから出力される。
ＴＬレベル信号が入力されると、このＴＴＬレベル信号
は抵抗ＲＩＧにより先ず電流信号に変換される。そして
、この電流信号は第１のカレントミラー回路１０により
電流値を保ったまま第２のカレントミラー回路２０に移
され、さらにこの第２のカレントミラー囲路２０により
電流値を保ったまま内部論理レベル信号出力回路３０に
供給される。そして、この内部論理レベル信号出力回路
３０において、上記電流信号は抵抗Ｒ３で電圧信号に変
換されたのち、トランジスタＴ「３゜Ｔｒ４で構成され
る差動回路によりスイッチングされ、しかるのちトラン
ジスタＴｒ５で所定の内部論理レベル信号に変換されて
出力端子ＯＵＴから出力される。
ところで、上記内部論理レベル信号出力回路３０の各電
源Ｖｌ、Ｖ２は、ＬＤモジュールが第３図（ａ）に示す
ようにＬＤチップマウントとアノードとが接続されたタ
イプであれば接地電位および負電位ＶＥＨにそれぞれ設
定され、またＬＤモジュールが第３図（ｂ）に示すよう
にＬＤチップマウントとアノードとが絶縁されたタイプ
であれば正電位ＶＣＣおよび接地電位にそれぞれ設定さ
れる。しかし、これらのＬＤモジュールのタイプの違い
による各電源Ｖｌ、Ｖ２の電圧差は、上記ＴＴＬレベル
信号に応じた電流信号を各カレントミラー回路を介して
内部論理レベル信号出力回路３０に供給する際に、トラ
ンジスタＴｒｌｌのコレクタ・エミッタ間電圧ｖＣＥの
変化として吸収される。このため、内部論理レベル信号
出力回路３０へは、その電源電圧Ｖ１．Ｖ２の影響を受
けずに、ＴＴＬレベル信号のレベルに応じた一定の電流
信号が供給されることになる。したがって、内部論理レ
ベル信号出力回路３０からは、常にＴＴＬしベル信号の
信号レベルに対応した正電圧または負電圧の内部論理レ
ベル信号が発生され、レベルシフト回路２を経て後段の
電圧電流変換回路３に供給されることになる。
源Ｖｌ、Ｖ２は、ＬＤモジュールが第３図（ａ）に示す
ようにＬＤチップマウントとアノードとが接続されたタ
イプであれば接地電位および負電位ＶＥＨにそれぞれ設
定され、またＬＤモジュールが第３図（ｂ）に示すよう
にＬＤチップマウントとアノードとが絶縁されたタイプ
であれば正電位ＶＣＣおよび接地電位にそれぞれ設定さ
れる。しかし、これらのＬＤモジュールのタイプの違い
による各電源Ｖｌ、Ｖ２の電圧差は、上記ＴＴＬレベル
信号に応じた電流信号を各カレントミラー回路を介して
内部論理レベル信号出力回路３０に供給する際に、トラ
ンジスタＴｒｌｌのコレクタ・エミッタ間電圧ｖＣＥの
変化として吸収される。このため、内部論理レベル信号
出力回路３０へは、その電源電圧Ｖ１．Ｖ２の影響を受
けずに、ＴＴＬレベル信号のレベルに応じた一定の電流
信号が供給されることになる。したがって、内部論理レ
ベル信号出力回路３０からは、常にＴＴＬしベル信号の
信号レベルに対応した正電圧または負電圧の内部論理レ
ベル信号が発生され、レベルシフト回路２を経て後段の
電圧電流変換回路３に供給されることになる。
このように本実施例であれば、人力信号であるＴＴ’Ｌ
レベル信号を電流信号に変換したのち第１および第２の
カレントミラー回路１０．２０を介して内部論理レベル
信号出力口路３ｏに供給するようにしたことによって、
内部論理レベル信号出力回路３０の電源がＬＤモジュー
ルのタイプに応じて正電圧または負電圧のいずれに設定
されていたとしても、これらの電源電圧の違いによる影
響を受けることなく、常に上記ＴＴＬレベル信号の信号
レベルに応じた所定の電圧レベルの内部論理レベル信号
を出力することができる。したがって、１種類の回路を
その電源電圧Ｖｌ、、Ｖ２を変えるだけで如何なるタイ
プのＬＤモジュールに対しても適用することができ、こ
れにより回路を安価にすることができる。
レベル信号を電流信号に変換したのち第１および第２の
カレントミラー回路１０．２０を介して内部論理レベル
信号出力口路３ｏに供給するようにしたことによって、
内部論理レベル信号出力回路３０の電源がＬＤモジュー
ルのタイプに応じて正電圧または負電圧のいずれに設定
されていたとしても、これらの電源電圧の違いによる影
響を受けることなく、常に上記ＴＴＬレベル信号の信号
レベルに応じた所定の電圧レベルの内部論理レベル信号
を出力することができる。したがって、１種類の回路を
その電源電圧Ｖｌ、、Ｖ２を変えるだけで如何なるタイ
プのＬＤモジュールに対しても適用することができ、こ
れにより回路を安価にすることができる。
尚、本発明は上記実施例に限定されるものではなく、例
えばカレントミラー回路の構成や電源電圧の値、内部論
理レベル信号出力回路３０の構成、後段の回路のｇ１類
（ＬＤモジュールの電圧電流変換回路以外でもよい）に
ついても、本発明の要旨を逸脱しない範囲で柾々変形し
て実施できる。
えばカレントミラー回路の構成や電源電圧の値、内部論
理レベル信号出力回路３０の構成、後段の回路のｇ１類
（ＬＤモジュールの電圧電流変換回路以外でもよい）に
ついても、本発明の要旨を逸脱しない範囲で柾々変形し
て実施できる。
［発明の効果］
以上詳述したように本発明によれば、正電源または負電
源により動作して入力電流信号を後段の回路の動作論理
レベルに対応する正電圧または負電圧に変換してこの電
圧を内部論理レベル信号として後段の回路へ出力する内
部論理レベル信号出力回路と、ＰＮＰ形トランジスタを
用いたカレントミラー回路およびＮＰＮ形トランジスタ
を用いたカレントミラー回路を備えた電流移送回路とを
備え、この電流移送回路により、ＴＴＬレベル信号を電
流信号に変換したのちこの電流信号を上記各カレントミ
ラー回路を経ることにより電流値を保持して上記内部論
理レベル信号出力回路に入力電流信号として供給するよ
うにしたことによって、後段の回路が如何なるタイプで
あってもＩＰＩ類の回路で対応できる論理レベル変換回
路を提供することができる。また本発明の回路を集積化
すれば、１種類の集積回路により２つのタイプのレーザ
ダイオードを駆動することが可能となる。
源により動作して入力電流信号を後段の回路の動作論理
レベルに対応する正電圧または負電圧に変換してこの電
圧を内部論理レベル信号として後段の回路へ出力する内
部論理レベル信号出力回路と、ＰＮＰ形トランジスタを
用いたカレントミラー回路およびＮＰＮ形トランジスタ
を用いたカレントミラー回路を備えた電流移送回路とを
備え、この電流移送回路により、ＴＴＬレベル信号を電
流信号に変換したのちこの電流信号を上記各カレントミ
ラー回路を経ることにより電流値を保持して上記内部論
理レベル信号出力回路に入力電流信号として供給するよ
うにしたことによって、後段の回路が如何なるタイプで
あってもＩＰＩ類の回路で対応できる論理レベル変換回
路を提供することができる。また本発明の回路を集積化
すれば、１種類の集積回路により２つのタイプのレーザ
ダイオードを駆動することが可能となる。
第１図は本発明の一実施例における論理レベル変換回路
の回路構成図、第２図は論理レベル変換回路が適用され
るＬＤ駆動回路の概略構成を示すブロック図、第３図は
ＬＤモジュールのタイプの違いによる電圧電流変換回路
の回路構成図、第４図は従来の論理レベル変換回路の回
路構成図である。 １・・・論理レベル変換回路、２・・・レベルシフト回
路、３・・・電圧電流変換回路、４・・・ＬＤモジュー
ル、１０・・・第１のカレントミラー回路、２０・・・
第２のカレントミラー回路、３０・・・内部論理レベル
信号出力回路。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 （ａ） （ｂ）
の回路構成図、第２図は論理レベル変換回路が適用され
るＬＤ駆動回路の概略構成を示すブロック図、第３図は
ＬＤモジュールのタイプの違いによる電圧電流変換回路
の回路構成図、第４図は従来の論理レベル変換回路の回
路構成図である。 １・・・論理レベル変換回路、２・・・レベルシフト回
路、３・・・電圧電流変換回路、４・・・ＬＤモジュー
ル、１０・・・第１のカレントミラー回路、２０・・・
第２のカレントミラー回路、３０・・・内部論理レベル
信号出力回路。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 （ａ） （ｂ）
Claims (1)
- ＴＴＬレベル信号を後段の回路の動作論理レベルに応じ
た所定の正電圧または負電圧の内部論理レベル信号に変
換する論理レベル変換回路において、正電源または負電
源により動作し入力電流信号を前記後段の回路の動作論
理レベルに対応する正電圧または負電圧に変換してこの
電圧を内部論理レベル信号として後段の回路へ出力する
内部論理レベル信号出力回路と、前記ＴＴＬレベル信号
を電流信号に変換したのちこの電流信号をＰＮＰ形トラ
ンジスタを用いたカントミラー回路およびＮＰＮ形トラ
ンジスタを用いたカレントミラー回路をそれぞれ経るこ
とにより電流値を保持して前記内部論理レベル信号出力
回路に入力電流信号として供給する電流移送回路とを具
備したことを特徴とする論理レベル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63009589A JP2577419B2 (ja) | 1988-01-21 | 1988-01-21 | 論理レベル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63009589A JP2577419B2 (ja) | 1988-01-21 | 1988-01-21 | 論理レベル変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01188024A true JPH01188024A (ja) | 1989-07-27 |
| JP2577419B2 JP2577419B2 (ja) | 1997-01-29 |
Family
ID=11724513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63009589A Expired - Fee Related JP2577419B2 (ja) | 1988-01-21 | 1988-01-21 | 論理レベル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2577419B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009159111A (ja) * | 2007-12-25 | 2009-07-16 | Sanyo Electric Co Ltd | レベルシフト回路 |
| JP2009207144A (ja) * | 2008-02-28 | 2009-09-10 | Semikron Elektronik Gmbh & Co Kg | パワー半導体スイッチのドライバ回路内部で信号電圧伝送するための回路と方法 |
-
1988
- 1988-01-21 JP JP63009589A patent/JP2577419B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009159111A (ja) * | 2007-12-25 | 2009-07-16 | Sanyo Electric Co Ltd | レベルシフト回路 |
| JP2009207144A (ja) * | 2008-02-28 | 2009-09-10 | Semikron Elektronik Gmbh & Co Kg | パワー半導体スイッチのドライバ回路内部で信号電圧伝送するための回路と方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2577419B2 (ja) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5140175A (en) | Light-emitting diode drive circuit with fast rise time and fall time | |
| JP3725235B2 (ja) | 発光素子駆動回路及びこれを有する発光装置 | |
| JP2735042B2 (ja) | 電圧制御型レーザダイオード駆動回路 | |
| US6587489B2 (en) | Electronic driver circuit for directly modulated semiconductor lasers | |
| US5966110A (en) | Led driver | |
| US7480463B2 (en) | LED drive circuit | |
| US6778569B2 (en) | Optical source driver with improved input stage | |
| US6765942B2 (en) | Optoelectronic circuit and control circuit | |
| JPH01188024A (ja) | 論理レベル変換回路 | |
| US6606177B1 (en) | Driver circuit and optical-transmission module | |
| US5844433A (en) | Sample/hold circuit with current mirror circuits | |
| JP3483721B2 (ja) | 発光ダイオード駆動回路 | |
| JP2610307B2 (ja) | 発光素子駆動回路 | |
| JPH06120809A (ja) | 電流切換型論理回路 | |
| JP3601998B2 (ja) | 発光ダイオード駆動回路 | |
| US5994941A (en) | Operating voltage point compensation circuit for a transistorized circuit | |
| JP2850659B2 (ja) | 半導体レーザ駆動回路 | |
| JP2537290B2 (ja) | 半導体発光素子の駆動回路 | |
| JP3215166B2 (ja) | 光半導体素子の駆動回路 | |
| JP3245857B2 (ja) | 信号レベル変換回路 | |
| US7656218B2 (en) | Signal output circuit and semiconductor integrated circuit | |
| JPH03228429A (ja) | Ｅｃｌ―ｃｍｏｓレベル変換回路 | |
| JP3042471B2 (ja) | インタフェイス回路 | |
| JP2723824B2 (ja) | Ｅｃｌ出力回路 | |
| JP3209172B2 (ja) | 発光素子駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |