JP4878096B2 - 発光素子の駆動回路 - Google Patents
発光素子の駆動回路 Download PDFInfo
- Publication number
- JP4878096B2 JP4878096B2 JP2001267008A JP2001267008A JP4878096B2 JP 4878096 B2 JP4878096 B2 JP 4878096B2 JP 2001267008 A JP2001267008 A JP 2001267008A JP 2001267008 A JP2001267008 A JP 2001267008A JP 4878096 B2 JP4878096 B2 JP 4878096B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- terminal
- switch
- light emitting
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
- G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、素子に流れる電流によって発光輝度が制御される電流制御型の発光素子の駆動回路に関する。
【０００２】
【従来の技術】
近年、発光素子を用いた自発光型のディスプレイ等が注目される中、素子に流れる電流によって発光輝度が制御される電流制御型の発光素子である有機エレクトロルミネッセンス素子（有機ＥＬ素子）の応用開発が活発に行われており、その駆動回路についても多くの提案がなされている。この駆動回路においては、所望の電流を正確に発光素子に供給する必要があり、これは有機エレクトロルミネッセンス素子に限らず電流制御型の発光素子の駆動回路一般についても同様である。
【０００３】
図１７は、発光素子を２次元平面上に配置して画像表示部に応用した、単一色画像表示パネルの概念図である。画像表示部４には発光素子を含む電流供給回路１が（ｘ）×（ｙ）個配置されている。したがって水平画素数がｘで垂直画素数がｙである。列駆動制御回路２ｉ〜２ｘは担当する電流供給回路（列）に接続され、接続されている列駆動信号Ａｉ〜Ａｘは各電流供給回路１において所望発光量に制御する為の注入電流を設定するものである。行選択信号発生部３ｉ〜３ｙは、列駆動制御回路２ｉ〜２ｘにおける注入電流を設定動作が常に１つの画素において行われるようにする為、出力信号が接続される該当の行の電流供給回路１に含まれる選択回路を制御する行制御信号Ｂｉ〜Ｂｙを出力するものである。駆動信号Ａｉ〜Ａｘ及び行制御信号Ｂｉ〜Ｂｙは各々１つおよび複数の信号でも良い。
【０００４】
（電流供給回路１の従来例１）
図１４は従来の発光素子の駆動回路に含まれる電流供給回路の一例である電流供給回路１ａを示している。電源ＶＣＣには電流を供給する供給トランジスタとしてのＰ型トランジスタＭ３のソース端子（Ｍ３S、本明細書中ではソース端子は添え字のＳで表す）が接続され、ゲート端子（Ｍ３G、本明細書中ではゲート端子は添え字のＧで表す）と電源ＶＣＣとの間にコンデンサＣ１が接続されている。Ｐ型トランジスタＭ３のドレイン端子（Ｍ３D、本明細書中ではドレイン端子は添え字のＤで表す）は、発光素子の第１端子に接続され、発光素子の第２端子は接地（ＧＮＤ）されている。Ｍ３Gは、ゲート端子電圧を制御するための制御スイッチとしてのトランジスタＭ１のドレイン端子（Ｍ１D）に接続され、ソース端子（Ｍ１S）にはトランジスタＭ３の電流値を設定する為の制御電圧Ｖｄが入力され、ゲート端子（Ｍ１G）には制御信号Ｓ７が入力される。図１７の場合、駆動信号Ａｉ〜Ａｘが制御電圧Ｖｄに相当し、行制御Ｂｉ〜ＢｙがＳ７に相当する。制御信号Ｓ７＝ＬのときＭ１＝ＯＮで制御電圧ＶｄによってコンデンサＣ１が充電され、Ｍ３は発光素子にゲート端子電圧Ｖｇ（＝Ｖｄ）による電流を注入して発光させる。Ｓ７＝ＨのときＭ１＝ＯＦＦでＭ３Gはゲート端子電圧Ｖｇにホールドされ、引き続き発光素子はゲート端子電圧Ｖｇによる発光を継続する。トランジスタＭ３及びＭ１は、薄膜トランジスタ（ＴＦＴ）で構成され、コンデンサＣ１も薄膜プロセスで作成される。コンデンサＣ１は、Ｍ３及びＭ１の寄生容量で構成されても良い。
【０００５】
（電流供給回路１の従来例２）
図１５は従来の発光素子の駆動回路に含まれる電流供給回路の一例である電流供給回路１ｂを示している。電流供給回路１ａとの違いについて説明する。Ｍ３Gには、トラジススタＭ３と電流駆動特性の揃えられたＰ型トランジスタＭ２５のゲート端子（Ｍ２５G）が接続され、Ｍ２５Sは電源ＶＣＣに接続され、Ｍ２５DとＭ２６Sは接続され、Ｍ２６DはＭ２５Gに接続され、Ｍ２６Gは制御信号Ｓ８が接続されている。加えてＭ２６SにはＭ１Dが接続され、Ｍ１Sには発光量を設定する制御電流Ｉｄが入力され、Ｍ１Gには制御信号Ｓ７が入力される。図１７の場合、駆動信号Ａｉ〜ＡｘがＩｄに相当し、行制御信号Ｂｉ〜Ｂｙが制御信号Ｓ８、Ｓ７に相当する。Ｓ７＝Ｌ及びＳ８＝Ｌにすると、Ｍ１＝ＯＮ及びＭ２６＝ＯＮになりトランジスタＭ２５及びＭ３から成るカレントミラー回路になる。このとき制御電流Ｉｄが供給されるとＭ２５に電流Ｉｄが流れてＭ２５の電流駆動特性によってＭ３Gは決まり、この電圧になるまでコンデンサＣ１は充電され、制御電流Ｉｄに関係した電流がＭ３に流れて発光素子にこの電流が注入され発光素子が発光する。Ｓ７＝Ｈ及びＳ８＝Ｈにすると、Ｍ１＝ＯＦＦ及びＭ２６＝ＯＦＦになると、コンデンサＣ１の充電電圧はホールドされ引き続き制御電流Ｉｄに関係した電流がＭ３に流れて、発光素子は設定された状態で発光を継続する。トランジスタＭ３、Ｍ１、Ｍ２５、Ｍ２６は、薄膜トランジスタ（ＴＦＴ）で構成され、コンデンサＣ１も薄膜プロセスで作成される。コンデンサＣ１は、Ｍ３、Ｍ２５及びＭ２６の寄生容量で構成されても良い。
【０００６】
（電流供給回路１の従来例３）
図１６は従来の発光素子の駆動回路に含まれる電流供給回路の一例である電流供給回路１ｃである。電流供給回路１ｂとの違いについて説明する。Ｍ３GはＭ２６Dと接続され、Ｍ３DはＭ２６Sと接続され、Ｍ２６Gには制御信号Ｓ８が入力される。Ｍ３DはＭ２７Sと接続され、Ｍ２７Dは発光素子の第１端子に接続され、Ｍ２７Gには制御信号Ｓ９が入力される。図１７の場合、駆動信号Ａｉ〜ＡｘがＩｄに相当し、行制御信号Ｂｉ〜Ｂｙが制御信号Ｓ７、Ｓ８、Ｓ９に相当する。Ｓ７＝Ｌ、Ｓ８＝Ｌ、Ｓ９＝Ｈのとき、Ｍ１＝ＯＮ、Ｍ２６＝ＯＮ、Ｍ２７＝ＯＦＦになりＭ３は制御電流Ｉｄを受けるバイアス電圧回路となり、発光素子は消灯する。Ｍ３G電圧はＭ３の電流駆動特性によって決まる電圧になるまでコンデンサＣ１が充電される。Ｓ１＝Ｈ、Ｓ８＝Ｈ、Ｓ９＝Ｌのとき、Ｍ１＝ＯＦＦ、Ｍ２６＝ＯＦＦ、Ｍ２７＝ＯＮになりＭ３G電圧はコンデンサＣ１の充電電圧にホールドされ、このときＭ３には引き続き制御電流Ｉｄに関係した電流が流れて発光素子を発光させる。トランジスタＭ１、Ｍ３、Ｍ２６、Ｍ２７は、薄膜トランジスタ（ＴＦＴ）で構成され、コンデンサＣ１も薄膜プロセスで作成される。コンデンサＣ１は、Ｍ１、Ｍ３及びＭ２６の寄生容量で構成されても良い。
【０００７】
以上説明した従来例において、トランジスタＭ１、Ｍ２６、Ｍ２７の構成は制御信号Ｓ７、Ｓ８、Ｓ９を適切に入力しスイッチ動作を行うことができれば構成を問わない。またＰ型トランジスタＭ３、Ｍ２５は、発光素子、電源ＶＣＣ、ＧＮＤ等との接続を変更すればＮ型トランジスタでも容易に構成できる。
【０００８】
図１８は図１７に示す形態の画像表示パネルの動作を説明するためのタイムチャートである。図１８ａはｎ行目の行制御信号Ｓ（ｎ）を示し、ここでは説明を簡単にする為にＬレベルのときｎ行目の電流供給回路１がｎ行目の注入電流Ｉｒ（ｎ）の設定モードになるとする。期間Ｔ（ｎ）において行制御信号Ｓ（ｎ）＝Ｌになり、図１８ｃに示すようにｎ行目の該当する電流供給回路１は発光素子に注入電流Ｉｒ（ｎ）を流す為の設定モードになる。期間Ｔ（ｎ）を経過すると行制御信号Ｓ（ｎ）はＨレベルに変化してｎ行目の電流供給回路１は、発光素子に注入電流Ｉｒ（ｎ）を流すことを継続する。余裕期間Ｔａ（ｎ）を経過後、期間Ｔ（ｎ＋１）において図１８ｂに示すように行制御信号Ｓ（ｎ＋１）＝Ｌになり、図１８ｄに示すように（ｎ＋１）行目の該当する電流供給回路１は発光素子に注入電流Ｉｒ（ｎ＋１）を流す為の設定モードになる。期間Ｔ（ｎ＋１）を経過すると行制御信号Ｓ（ｎ＋１）はＨレベルに変化してｎ行目の電流供給回路１は、発光素子に注入電流Ｉｒ（ｎ＋１）を流すことを継続する。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来の電流供給回路１ａ〜１ｃは以下に示す課題をもっている。
【００１０】
まず従来例１では、例えばＴＦＴを大面積に配置した画像表示部の各電流供給回路１ａにおいてトランジスタＭ３のＶｔｈを主とする電流駆動特性のバラツキにより各電流供給回路１ａにおける発光量はバラツキ安定した画像が表示パネルに再現できない。
【００１１】
従来例２、３においては、実際に制御電流Ｉｄを流すことにより得られるゲート端子電圧によって供給トランジスタを駆動することで、上記のバラツキの問題は改善されるが、制御電流Ｉｄによる電流設定時のＶｄｓと発光ホールド時のＶｄｓ（例えば２ｂにおいては、電流設定時のトランジスタＭ２５のＶｄｓと発光ホールド時のトランジスタＭ３のＶｄｓ）とが異なる為、アーリー効果によってトランジスタＭ３にＩｄと同じ電流が流れることが保証できない。
【００１２】
また、電源ＶＣＣの電圧値を、以下のような理由で大きなマージンをとって設定しなければならず、電源電圧ＶＣＣの変動（フレーム周期より長い）の影響も受け、安定した画像再現は保証されない。
【００１３】
（理由１）
トランジスタＭ３の電流駆動特性が大きく劣化する３極管領域を避けるため動作領域をドレイン−ソース間電圧Ｖｄｓによって電流駆動特性が変動する３極管特性領域〔Ｖｄｓ＜（Ｖｇｓ−Ｖｔｈ）〕を避けて動作させる必要がある。つまり５極管特性領域〔Ｖｄｓ＞（Ｖｇｓ−Ｖｔｈ）〕で少なくとも動作させなければならない。このためトランジスタＭ３のＶｄｓに制限がかかり電源ＶＣＣを発光素子の動作電圧に比べて大きくとる必要がある。
【００１４】
（理由２）
トランジスタＭ３を５極管特性領域で動作させても、Ｖｄｓ値によって電流駆動特性が変動するアーリー効果を避けるためトランジスタＭ３は更に大きなＶｄｓを必要とする、電源ＶＣＣは課題２に加えてさらに大きくとる必要がある。
【００１５】
（理由３）
有機ＥＬ素子は発光積算値に関連して劣化特性をもっている、発光動作電圧は上昇する傾向にあり、電源ＶＣＣは課題３に加えてさらに大きくとる必要がある。
【００１６】
さらに、電源電圧ＶＣＣを発光素子の動作電圧よりかなり大きくしなければならないため、ＴＦＴ回路部の消費電力による発生熱量が近接して配置（上下または左右）される発光素子に伝播されることになる。特に熱に弱い有機ＥＬ素子に対しては素子劣化を進行させることにもなる。
【００１７】
本発明は上記課題に鑑みなされたものであり、発光素子に流す電流をより正確に制御することができ、しかも電源電圧を極力低く抑えて安定した動作が可能となる発光素子の駆動回路を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記課題を解決するための第１の発明は、
素子に流れる電流によって発光輝度が制御される電流制御型の発光素子の駆動回路において、
少なくとも前記発光素子に電流を供給する電流供給回路と、該電流供給回路を制御する駆動制御回路とを備え、
前記電流供給回路は、供給トランジスタ、駆動スイッチ、参照スイッチ、制御スイッチ、コンデンサ、を少なくとも含み、
前記供給トランジスタの第１端子は第１電源に接続され、前記供給トランジスタの第２端子は前記駆動スイッチを介して前記発光素子の第１端子に接続され且つ前記参照スイッチを介して前記駆動制御回路に接続され、前記発光素子の第２端子は第２電源に接続され、前記供給トランジスタのゲート端子は前記制御スイッチを介して前記駆動制御回路に接続され且つ前記コンデンサの第１端子に接続され、前記コンデンサの第２端子は前記供給トランジスタの第１端子に接続され、
前記第１電源から前記供給トランジスタを介して供給される電流の流れる経路を前記駆動スイッチと前記参照スイッチとによって前記発光素子に注入電流として流す経路又は前記駆動制御回路に参照電流として流す経路に切り換え可能とし、また、前記供給トランジスタの第２端子の電圧である供給端子電圧を前記参照スイッチを介して前記駆動制御回路に入力可能とし、
前記駆動制御回路は、前記駆動スイッチがＯＦＦ且つ前記参照スイッチがＯＮ且つ前記制御スイッチがＯＦＦの期間である参照期間に前記参照スイッチを介して入力される参照電流及び供給端子電圧と、前記駆動スイッチがＯＮ且つ前記参照スイッチがＯＮ且つ前記制御スイッチがＯＦＦの状態にあり前記第１電源から前記供給トランジスタを介して供給される電流が前記注入電流として前記発光素子に流れている期間である駆動期間に前記参照スイッチを介して入力される供給端子電圧と、に基づいて、前記参照期間における参照電流が設定電流値に近づくように且つ前記参照期間における供給端子電圧と前記駆動期間における供給端子電圧とが近づくように、前記制御スイッチを介して前記供給トランジスタのゲート端子電圧を制御する機能を有することを特徴とする。
【００１９】
本発明は、上記第１の発明において、
前記参照スイッチの前記駆動制御回路との接続端子と、前記制御スイッチの前記駆動制御回路との接続端子とが短絡されていることを好ましい態様として含むものである。
【００２０】
上記課題を解決するための第２の発明は、
素子に流れる電流によって発光輝度が制御される電流制御型の発光素子の駆動回路において、
少なくとも前記発光素子に電流を供給する電流供給回路と、該電流供給回路を制御する駆動制御回路とを備え、
前記電流供給回路は、供給トランジスタ、参照トランジスタ、第１参照スイッチ、第２参照スイッチ、制御スイッチ、コンデンサ、を少なくとも含み、前記供給トランジスタと前記参照トランジスタとは電気的特性が揃えられて形成され、
前記供給トランジスタの第１端子は第１電源に接続され、前記供給トランジスタの第２端子は前記発光素子の第１端子に接続され且つ前記第２参照スイッチを介して前記駆動制御回路に接続され、前記発光素子の第２端子は第２電源に接続され、前記供給トランジスタのゲート端子は前記参照トランジスタのゲート端子に接続され且つ前記制御スイッチを介して前記駆動制御回路に接続され且つ前記コンデンサの第１端子に接続され、前記コンデンサの第２端子は前記供給トランジスタの第１端子に接続され、前記参照トランジスタの第１端子は前記第１電源に接続され、前記参照トランジスタの第２端子は前記第１参照スイッチを介して前記駆動制御回路に接続され、
前記第１電源から前記供給トランジスタを介して前記発光素子に供給される注入電流と同じ電流値の参照電流を前記参照トランジスタを介して前記駆動制御回路に入力可能とし、また、前記参照トランジスタの第２端子の電圧である参照端子電圧を前記第１参照スイッチを介して前記駆動制御回路に入力可能とし、前記供給トランジスタの第２端子の電圧である供給端子電圧を前記第２参照スイッチを介して前記駆動制御回路に入力可能とし、
前記駆動制御回路は、前記第１参照スイッチがＯＮ且つ前記第２参照スイッチがＯＦＦ且つ前記制御スイッチがＯＦＦの期間である参照期間に前記第１参照スイッチを介して入力される参照電流及び参照端子電圧と、前記第１参照スイッチがＯＦＦ且つ前記第２参照スイッチがＯＮ且つ前記制御スイッチがＯＦＦの状態にあり前記注入電流が前記発光素子に流れている期間である駆動期間に前記第２参照スイッチを介して入力される供給端子電圧と、に基づいて、前記参照期間における参照電流が設定電流値に近づくように且つ前記参照期間における参照端子電圧と前記駆動期間における供給端子電圧とが近づくように、前記制御スイッチを介して前記供給トランジスタのゲート端子電圧を制御する機能を有することを特徴とする。
【００２１】
本発明は、上記第２の発明において、
「前記第１参照スイッチの前記駆動制御回路との接続端子と、前記第２参照スイッチの前記駆動制御回路との接続端子とが短絡されていること」、
又は、
「前記第１参照スイッチの前記駆動制御回路との接続端子と、前記第２参照スイッチの前記駆動制御回路との接続端子と、前記制御スイッチの前記駆動制御回路との接続端子とが短絡されていること」、
を好ましい態様として含むものである。
【００２２】
また本発明は、上記本発明の発光素子の駆動回路が複数個少なくとも設けられていることを特徴とする表示パネルシステムをも含むものである。
【００２３】
【発明の実施の形態】
本発明において、トランジスタの第１端子、第２端子とは、ゲート端子以外の２端子、即ちソース端子とドレイン端子とのいずれかを表しており、回路を流れる電流の方向、トランジスタのＰ型、Ｎ型などの条件によって、第１、第２端子のどちらがソース端子、ドレイン端子となるかは異なるが、以下ではそのうちの一形態を示して説明する。また、発光素子の第１端子、第２端子や、コンデンサの第１端子、第２端子は、それぞれ２端子のうちのいずれかを表しており、これも上記トランジスタの説明と同様で具体的な回路構成によって適宜極性等を選択すればよい。
【００２４】
また、第１電源、第２電源の組み合わせとしては、例えばそれぞれ電源電位と接地電位とする、或いは両方とも電源電位とするなどが挙げられるが、これも設計によって適宜選択すればよい。
【００２５】
〔実施の形態１〕
図１は本発明の発光素子の駆動回路に含まれる電流供給回路の一実施形態である電流供給回路１ｌの回路図であり、図２は本発明の発光素子の駆動回路に含まれる駆動制御回路の一実施形態である駆動制御回路２ｖの回路図である。電流供給回路１ｌと駆動制御回路２ｖを使用して図１７の表示パネルシステムを構成する。
【００２６】
（電流供給回路１ｌの構成）
Ｐ型トランジスタＭ３は、ソース端子（Ｍ３S）が電源ＶＣＣに接続され、ゲート端子（Ｍ３G）はコンデンサＣ１に接続されコンデンサＣ１の他端子は電源ＶＣＣに接続され、ドレイン端子（Ｍ３D）はＭ４Sに接続されＭ４Dは発光素子の注入電流端子に接続され、発光素子の他端子は接地され、Ｍ４Gには制御信号Ｓ３が入力される。Ｍ３GにＭ１Dが接続され、Ｍ１Sには誤差電流Ｄが入力され、Ｍ１Gには制御信号Ｓ１が入力される。更にＭ３DにはＭ２Sが接続され、Ｍ２Dには信号ＳＲが出力され、Ｍ２Gには制御信号Ｓ２が入力される。なお、Ｍ１を流れる電流の向きは、Ｍ３のゲート端子電圧Ｖｇを上昇あるいは下降させる制御によって変わるため、Ｍ１のソース、ドレインは入れ替わることになるが、本実施形態、及び以後の実施形態においても、Ｍ３のゲート端子Ｍ３Gに接続された側をドレインと呼ぶこととする。
【００２７】
（列駆動制御回路２ｖの構成）
信号ＳＲはＭ１６Sに接続され、Ｍ１６Gには制御信号Ｓ４が接続され、Ｍ１６Dは電圧サンプリングホールド回路ＳＨ１に入力され、ＳＨ１の出力はＭ１２Gに入力される。一方、信号ＳＲはＭ１７Sに接続され、Ｍ１７Gには制御信号Ｓ５が入力され、Ｍ１７Dは電圧サンプリングホールド回路ＳＨ２に入力され、ＳＨ２の出力はＭ９Gに入力される。ＳＨ１とＳＨ２は、各々サンプリング信号ＳＰ１とＳＰ２によって制御される。設定信号ＶＢはＭ１０Gに入力され、Ｍ１０Sは電源ＶＥＥに接続され、Ｍ１０DはＭ９SとＭ１２Sとに接続される。Ｍ１０には設定電流Ｉｄｒｖの２倍の電流２Ｉｄｒｖが流れる。Ｍ９Dは電源ＶＤＤに接続され、Ｍ１２Dはドレインとゲートが短絡されたＭ１１に接続され、Ｍ１１Gはソースが電源ＶＤＤに接続されたＭ１３Gに接続される。Ｍ１３Dはドレインとゲートが接続されたＭ１４に接続され、Ｍ１４Sは電源ＶＥＥに接続されている。Ｍ１４Gはソースが電源ＶＥＥに接続されたＭ１５Gに接続されＭ１５DはＭ１６Dに接続される。Ｍ１４Gはソースが電源ＶＥＥに接続されたＭ８Gに接続される。Ｍ８Dはドレインとゲートが接続されたＭ７Dに接続され、Ｍ８Sは電源ＶＥＥに接続される。Ｍ７Gはソースが電源ＶＤＤに接続されたＭ６のＭ６Gに接続され、Ｍ６Dはソースが電源ＶＥＥに接続されたＭ５Dに接続され、誤差電流Ｄを出力する。Ｍ５Gには設定信号ＶＢが入力され設定電流ＩｄｒｖがＭ５に流れる。
【００２８】
（電圧サンプリングホールド回路の構成と動作説明）
電圧サンプリングホールド回路ＳＨ１、ＳＨ２の一例を図３に示す。入力信号ＶｉはＭ２２Gに入力され、Ｍ２２Dはドレインとゲートが短絡され、ソースが電源ＶＤＤに接続されたトランジスタＭ２１に接続される。Ｍ２１GはＭ１９Gに接続され、Ｍ１９Sは電源ＶＤＤに接続され、Ｍ１９Dはドレインとゲートが短絡されたトランジスタＭ１８に接続される。Ｍ１８SとＭ２２Sは短絡され、Ｍ２０Dに接続されＭ２０SはＬＳＩとして構成される列駆動制御回路の内部ＧＮＤである電源ＶＥＥに接続されている。Ｍ２０Gにはサンプリング制御信号ＳＰが入力され、信号ＳＰはＨレベルでＭ２０にサンプリング電流Ｉｓｐを流し、信号ＳＰをＬレベルにするとＭ２０はＯＦＦ状態になる。Ｍ１８Gには電源ＶＥＥに接続された容量Ｃ２が接続されるとともに出力信号Ｖｏを出力する。信号ＳＰがＨレベルの期間、図３の回路は電圧バッファの構成になりＶｏ＝Ｖｉになるまで容量Ｃ２は充電される。信号ＳＰがＬレベルになると、Ｍ１８に電流の供給源が無くなり信号ＳＰがＨレベルのときに発生した電圧Ｖｏがそのまま保持され電圧サンプリング動作が完成する。
【００２９】
（動作の説明）
図４は本発明の発光素子の駆動回路の発光継続動作を説明するための回路図であり、図５は本発明の発光素子の駆動回路に含まれる電流供給回路の発光継続動作を説明するための動作回路図であり、図６は図４に示す形態の本発明の発光素子の駆動回路の動作を説明するためのタイムチャートである。
【００３０】
図４〜図６を使用して、該当行の駆動制御回路２ｖと該当する画素の電流供給回路１ｌによって行われる該当発光素子の発光制御の動作について説明する。
【００３１】
《前提》
ここでは説明を容易にするために各トランジスタ間の電流駆動特性が比例して決まるサイズ比を、Ｍ１０＝２×Ｍ５＝２×Ｍ１５、Ｍ６＝Ｍ７、Ｍ９＝Ｍ１２、Ｍ１１＝Ｍ１３、また、Ｍ１、Ｍ２、Ｍ４、Ｍ１６、Ｍ１７は各ゲート電圧がＬレベルのとき十分ＯＮ抵抗が小さいとする。
【００３２】
（１）ｎ行目制御期間Ｔ（ｎ）以前において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００３３】
このとき列駆動制御回路２ｖは該当の電流供給回路１ｌに対しての接続が無くなり、電流供給回路１ｌが図５に示すようになっている。つまり前回（直前のフレーム期間）において設定された発光素子の発光量を決める注入電流Ｉｒを流す為に設定されたゲート端子電圧Ｖｇによって所定の発光が行われている。
【００３４】
（２）期間Ｔｓ（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００３５】
このとき、Ｍ３Dは列駆動制御回路２ｖに接続され、設定信号ＶＢによって設定電流Ｉｄｒｖ（ｎ）の再設定が行われる。図６ｈの例では、Ｉｄｒｖは減少した値に設定された場合である。
【００３６】
（３）期間Ｔ１１（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｈ → Ｍ４＝ＯＦＦ
Ｓ４（ｎ）＝Ｌ → Ｍ１６＝ＯＮ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
ＳＰ１（ｎ）＝Ｈ → ＳＨ１：サンプルモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
ここで以下の仮定を行う。
【００３７】
《仮定》
Ｔ（ｎ）以前においてＳＨ１出力（Ｍ１２G）及びＳＨ２出力（Ｍ９G）が共に前回設定された注入電流によって動作している発光素子の動作電圧Ｖｄｒｖにホールドされていると仮定する。
【００３８】
このとき、Ｍ３を流れる電流は期間Ｔ（ｎ）以前に設定された電流であり設定電流Ｉｄｒｖが減少しているこの期間において電圧Ｖｓは上昇する。このためＭ１２Gも上昇した状態でホールドされる。したがって列駆動制御回路２ｖの誤差電流Ｄはアップ電流となる。
【００３９】
（４）期間Ｔ１２（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｌ → Ｍ１７＝ＯＮ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｈ → ＳＨ２：サンプルモード
【００４０】
このときＭ３の電流は発光素子に注入され、ＳＨ２によってこのときの動作電圧ＶｄｒｖがＭ９Gに入力される。しかしＭ３の電流は前回の注入電流Ｉｒと等しいのでＭ９Gは以前にホールドされていた電圧と等しい。したがって列駆動制御回路２ｖの誤差電流Ｄはアップ電流となる。
【００４１】
（５）期間Ｔ１３（ｎ）において、
Ｓ１（ｎ）＝Ｌ → Ｍ１＝ＯＮ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００４２】
このとき列駆動制御回路２ｖの誤差電流Ｄは引き続きアップ電流であり、電流供給回路１ｌのＭ３Gに供給されこの端子を上昇させ電流Ｉｒ（ｎ）が減少する（図６ｈ）。
【００４３】
（６）期間Ｔ２１（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｈ → Ｍ４＝ＯＦＦ
Ｓ４（ｎ）＝Ｌ → Ｍ１６＝ＯＮ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
ＳＰ１（ｎ）＝Ｈ → ＳＨ１：サンプルモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００４４】
このとき、Ｍ３を流れる電流Ｉｒ（ｎ）は期間Ｔ１１（ｎ）のときの電流より小さい為、電圧Ｖｓは期間Ｔ１１（ｎ）に比べて下降する。このためＭ１２Gも期間Ｔ１１（ｎ）に比べて下降した状態でホールドされる。したがって列駆動制御回路２ｖの誤差電流Ｄはアップ電流のままであるがその電流値は期間Ｔ１１（ｎ）より小さくなる。
【００４５】
（７）期間Ｔ２２（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｌ → Ｍ１７＝ＯＮ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｈ → ＳＨ２：サンプルモード
【００４６】
このときＭ３の電流は発光素子に注入され、ＳＨ２によってこのときの動作電圧ＶｄｒｖがＭ９Gに入力される。しかしＭ３の電流は期間Ｔ１２（ｎ）より小さくなるので期間Ｔ１２（ｎ）のときにホールドした電圧より上昇する。したがって列駆動制御回路２ｖの誤差電流Ｄはアップ電流のままであるが期間Ｔ１２（ｎ）のときより小さくなる。
【００４７】
（８）期間Ｔ２３（ｎ）において、
Ｓ１（ｎ）＝Ｌ → Ｍ１＝ＯＮ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００４８】
このとき列駆動制御回路２ｖの誤差電流Ｄは引き続きアップ電流であり、電流供給回路１ｌのＭ３Gに供給されこの端子を上昇させ電流Ｉｒ（ｎ）が減少する（図６ｈ）。しかしアップ電流は期間Ｔ１３（ｎ）のときより小さくなっているので電流Ｉｒ（ｎ）の下降速度は期間Ｔ１３（ｎ）のときより小さくなる（図６ｈ）。
【００４９】
（９）期間Ｔ３１（ｎ）、期間Ｔ３２（ｎ）、期間Ｔ３３（ｎ）、のときにおいても同様な動作を繰り返し、発光素子への注入電流Ｉｒ（ｎ）はさらに設定電流Ｉｄｒｖに漸近しながら近づき、このシーケンスをさらに繰り返すと最終的に注入電流Ｉｒ（ｎ）は設定電流Ｉｄｒｖと等しくなる。この繰り返し回数はシステム上許されるだけ回数を増やした方がよいがその回数を限定するものでは無い。このとき電圧Ｖｓと電圧Ｖｒとも等しくなる。これは前述した仮定が成り立つ条件であり、今までの説明が論理的に成り立つことを意味する。
【００５０】
（１０）次の過程において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００５１】
このとき、列駆動制御回路２ｖはｎ行目の電流供給回路には接続されない為、該当する電流供給回路１ｌは図５に示す回路構成になる。Ｍ３を流れる電流Ｉｒは引き続き設定電流Ｉｄｒｖ（ｎ）に等しい注入電流Ｉｒ（ｎ）を継続し発光素子は所望の発光を継続する。
【００５２】
以上説明した注入電流Ｉｒを設定電流に設定する動作と設定された注入電流Ｉｒによる発光素子の発光動作において、電流供給回路１ｌにおけるトランジスタ特性に基本的に影響され無い。即ち、実際にＭ３を介して流れる参照電流Ｉｓにより駆動制御回路側でゲート端子電圧Ｖｇを決めるために発光素子のばらつきに影響されず、且つ、参照電流Ｉｓにより駆動制御回路側でゲート端子電圧Ｖｇを決めるための情報を入力している時と、注入電流Ｉｒが発光素子ＥＬを流れている時とにおいて、供給トランジスタであるＭ３のドレイン端子電圧が等しい事を安定化条件として加えることでＭ３のソース・ドレイン端子間電圧の変化によるアーリー効果の影響を受けず、ＩｄｒｖによってＩｒを正確に制御することが可能となる。これにより、発光素子ＥＬとして有機ＥＬ素子を用いた際に発光素子の経時劣化によって動作電圧Ｖｄｒｖが変化しても安定してＩｒを制御できる。そして、電源ＶＣＣの電位を少ないマージンで設定できることにもなる。
【００５３】
電流供給回路１ｌのトランジスタＭ１、Ｍ２、Ｍ４はスイッチ動作をする如何なる回路構成でも応じた制御信号Ｓ１、Ｓ２、Ｓ３を入力することによって実現できるし、Ｐ型トランジスタＭ３は発光素子との接続を考慮しかつ列駆動制御回路２ｖの構成を対応させると容易にＮ型トランジスタでも実現できることは明確である。加えてコンデンサＣ１はこれに接続されているトランジスタの寄生容量によって実現してもよい。
【００５４】
〔実施の形態２〕
図７は本発明の発光素子の駆動回路に含まれる電流供給回路の一実施形態である電流供給回路１ｍの回路図であり、図８は本発明の発光素子の駆動回路に含まれる駆動制御回路の一実施形態である駆動制御回路２ｗの回路図である。電流供給回路１ｍと列駆動制御回路２ｗを使用して図１７の表示パネルシステムを構成する。
【００５５】
（電流供給回路１ｍの構成）
Ｐ型トランジスタＭ３は、ソース端子（Ｍ３S）が電源ＶＣＣに接続され、ゲート端子（Ｍ３G）はコンデンサＣ１に接続されコンデンサＣ１の他端子は電源ＶＣＣに接続され、ドレイン端子（Ｍ３D）はＭ４Sに接続されＭ４Dは発光素子の注入電流端子に接続され、発光素子の他端子は接地され、Ｍ４Gには制御信号Ｓ３が入力される。Ｍ３GにＭ１Dが接続され、Ｍ１Gには制御信号Ｓ１が入力される。更にＭ３DにはＭ２Sが接続され、Ｍ２Gには制御信号Ｓ２が入力される。Ｍ１SとＭ２Dは短絡され信号ＳＲＤが接続される。
【００５６】
（列駆動制御回路２ｗの構成）
信号ＳＲＤはＭ１６Sに接続され、Ｍ１６Gには制御信号Ｓ４が接続され、Ｍ１６Dは電圧サンプリングホールド回路ＳＨ１に入力され、ＳＨ１の出力はＭ１２Gに入力される。一方、信号ＳＲＤはＭ１７Sに接続され、Ｍ１７Gには制御信号Ｓ５が入力され、Ｍ１７Dは電圧サンプリングホールド回路ＳＨ２に入力され、ＳＨ２の出力はＭ９Gに入力される。ＳＨ１とＳＨ２は、各々サンプリング信号ＳＰ１とＳＰ２によって制御される。設定信号ＶＢはＭ１０Gに入力され、Ｍ１０Sは電源ＶＥＥに接続され、Ｍ１０DはＭ９SとＭ１２Sとに接続される。Ｍ１０には設定電流Ｉｄｒｖの２倍の電流２Ｉｄｒｖが流れる。Ｍ９Dは電源ＶＤＤに接続され、Ｍ１２Dはドレインとゲートが短絡されたＭ１１に接続され、Ｍ１１Gはソースが電源ＶＤＤに接続されたＭ１３Gに接続される。Ｍ１３Dはドレインとゲートが接続されたＭ１４に接続され、Ｍ１４Sは電源ＶＥＥに接続されている。Ｍ１４Gはソースが電源ＶＥＥに接続されたＭ１５Gに接続されＭ１５DはＭ１６Dに接続される。Ｍ１４Gはソースが電源ＶＥＥに接続されたＭ８Gに接続される。Ｍ８Dはドレインとゲートが接続されたＭ７Dに接続され、Ｍ８Sは電源ＶＥＥに接続される。Ｍ７Gはソースが電源ＶＤＤに接続されたＭ６のＭ６Gに接続され、Ｍ６Dはソースが電源ＶＥＥに接続されたＭ５Dに接続され、誤差電流Ｄを出力する。Ｍ５Gには設定信号ＶＢが入力され設定電流ＩｄｒｖがＭ５に流れる。誤差電流ＤはＭ２３Sに接続され、Ｍ２３Gには制御信号Ｓ６が入力され、Ｍ２３DはＭ１６S及びＭ１７Sに接続される。
【００５７】
なお、電圧サンプリングホールド回路には、実施の形態１において説明したものと同じ物を用いる。
【００５８】
（動作の説明）
図９は本発明の発光素子の駆動回路の発光継続動作を説明するための回路図であり、図１０は図９に示す形態の本発明の発光素子の駆動回路の動作を説明するためのタイムチャートである。
【００５９】
図５、図９、図１０を使用して、該当行の駆動制御回路２ｗと該当する画素の電流供給回路１ｍによって行われる該当発光素子の発光制御の動作について説明する。
【００６０】
《前提》
ここでは説明を容易にするために各トランジスタ間の電流駆動特性が比例して決まるサイズ比を、Ｍ１０＝２×Ｍ５＝２×Ｍ１５、Ｍ６＝Ｍ７、Ｍ９＝Ｍ１２、Ｍ１１＝Ｍ１３、また、Ｍ１、Ｍ２、Ｍ４、Ｍ１６、Ｍ１７は各ゲート電圧がＬレベルのとき十分ＯＮ抵抗が小さいとする。
【００６１】
（１）ｎ行目制御期間Ｔ（ｎ）以前において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００６２】
このとき列駆動制御回路２ｗは該当の電流供給回路１ｍに対しての接続が無くなり、電流供給回路１ｍが図５に示すようになっている。つまり前回（直前のフレーム期間）において設定された発光素子の発光量を決める注入電流Ｉｒを流す為に設定されたゲート端子電圧Ｖｇによって所定の発光が行われている。
【００６３】
（２）期間Ｔｓ（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００６４】
このとき、設定信号ＶＢによって設定電流Ｉｄｒｖ（ｎ）の再設定が行われる。図１０ｉの例では、Ｉｄｒｖは減少した値に設定された場合である。
【００６５】
（３）期間Ｔ１１（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｈ → Ｍ４＝ＯＦＦ
Ｓ４（ｎ）＝Ｌ → Ｍ１６＝ＯＮ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｈ → ＳＨ１：サンプルモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００６６】
ここで以下の仮定を行う。
【００６７】
《仮定》
Ｔ（ｎ）以前においてＳＨ１出力（Ｍ１２G）及びＳＨ２出力（Ｍ９G）が共に前回設定された注入電流によって動作している発光素子の動作電圧Ｖｄｒｖにホールドされていると仮定する。
【００６８】
このとき、Ｍ３を流れる電流は期間Ｔ（ｎ）以前に設定された電流であり設定電流Ｉｄｒｖが減少しているこの期間において電圧Ｖｓは上昇する。このためＭ１２Gも上昇した状態でホールドされる。したがって列駆動制御回路２ｗの誤差電流Ｄはアップ電流となる。
【００６９】
（４）期間Ｔ１２（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｌ → Ｍ１７＝ＯＮ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｈ → ＳＨ２：サンプルモード
【００７０】
このときＭ３の電流は発光素子に注入され、ＳＨ２によってこのときの動作電圧ＶｄｒｖがＭ９Gに入力される。しかしＭ３の電流は前回の注入電流Ｉｒと等しいのでＭ９Gは以前にホールドされていた電圧と等しい。したがって列駆動制御回路２ｗの誤差電流Ｄはアップ電流となる。
【００７１】
（５）期間Ｔ１３（ｎ）において、
Ｓ１（ｎ）＝Ｌ → Ｍ１＝ＯＮ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｌ → Ｍ２３＝ＯＮ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００７２】
このとき列駆動制御回路２ｗの誤差電流Ｄは引き続きアップ電流であり、電流供給回路１ｍのＭ３Gに供給されこの端子を上昇させ電流Ｉｒ（ｎ）が減少する（図１０ｉ）。
【００７３】
（６）期間Ｔ２１（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｈ → Ｍ４＝ＯＦＦ
Ｓ４（ｎ）＝Ｌ → Ｍ１６＝ＯＮ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｈ → ＳＨ１：サンプルモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００７４】
このとき、Ｍ３を流れる電流Ｉｒ（ｎ）は期間Ｔ１１（ｎ）のときの電流より小さい為、電圧Ｖｓは期間Ｔ１１（ｎ）に比べて下降する。このためＭ１２Gも期間Ｔ１１（ｎ）に比べて下降した状態でホールドされる。したがって列駆動制御回路２ｗの誤差電流Ｄはアップ電流のままであるがその電流値は期間Ｔ１１（ｎ）より小さくなる。
【００７５】
（７）期間Ｔ２２（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｌ → Ｍ１７＝ＯＮ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｈ → ＳＨ２：サンプルモード
【００７６】
このときＭ３の電流は発光素子に注入され、ＳＨ２によってこのときの動作電圧ＶｄｒｖがＭ９Gに入力される。しかしＭ３の電流は期間Ｔ１２（ｎ）より小さくなるので期間Ｔ１２（ｎ）のときにホールドした電圧より上昇する。したがって列駆動制御回路２ｗの誤差電流Ｄはアップ電流のままであるが期間Ｔ１２（ｎ）のときより小さくなる。
【００７７】
（８）期間Ｔ２３（ｎ）において、
Ｓ１（ｎ）＝Ｌ → Ｍ１＝ＯＮ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｌ → Ｍ２３＝ＯＮ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００７８】
このとき列駆動制御回路２ｗの誤差電流Ｄは引き続きアップ電流であり、電流供給回路１ｍのＭ３Gに供給されこの端子を上昇させ電流Ｉｒ（ｎ）が減少する（図１０ｉ）。しかしアップ電流は期間Ｔ１３（ｎ）のときより小さくなっているので電流Ｉｒ（ｎ）の下降速度は期間Ｔ１３（ｎ）のときより小さくなる（図１０ｉ）
【００７９】
（９）期間Ｔ３１（ｎ）、期間Ｔ３２（ｎ）、期間Ｔ３３（ｎ）、のときにおいても同様な動作を繰り返し、発光素子への注入電流Ｉｒ（ｎ）はさらに設定電流Ｉｄｒｖに漸近しながら近づき、このシーケンスをさらに繰り返すと最終的に注入電流Ｉｒ（ｎ）は設定電流Ｉｄｒｖと等しくなる。この繰り返し回数はシステム上許されるだけ回数を増やした方がよいがその回数を限定するものでは無い。このとき電圧Ｖｓと電圧Ｖｒとも等しくなる。これは前述した仮定が成り立つ条件であり、今までの説明が論理的に成り立つことを意味する。
【００８０】
（１０）次の過程において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００８１】
このとき、列駆動制御回路２ｗはｎ行目の電流供給回路には接続されない為、該当する電流供給回路１ｍは図５に示す回路構成になる。Ｍ３を流れる電流Ｉｒは引き続き設定電流Ｉｄｒｖ（ｎ）に等しい注入電流Ｉｒ（ｎ）を継続し発光素子は所望の発光を継続する。
【００８２】
以上説明した注入電流Ｉｒを設定電流に設定する動作と設定された注入電流Ｉｒによる発光素子の発光動作において、実施の形態１と同様に、電流供給回路１ｍにおけるトランジスタ特性に基本的に影響され無い。
【００８３】
また、実施の形態１の効果に加えて、本実施形態によれば、電流供給回路と駆動制御回路とを接続する配線数を減少させることができ、画素数の多いディスプレイなどに適用する際に大きな効果を発揮する。
【００８４】
電流供給回路１ｍのトランジスタＭ１、Ｍ２、Ｍ４はスイッチ動作をする如何なる回路構成でも応じた制御信号Ｓ１、Ｓ２、Ｓ３を入力することによって実現できるし、Ｐ型トランジスタＭ３は発光素子との接続を考慮しかつ列駆動制御回路２ｗの構成を対応させると容易にＮ型トランジスタでも実現できることは明確である。加えてコンデンサＣ１はこれに接続されているトランジスタの寄生容量によって実現してもよい。
【００８５】
画像表示部４がカラー化されると図１９に示すように画素内はさらに赤画素の電流供給回路１Ｒ、緑画素の電流供給回路１Ｇ、青画素の電流供給回路１Ｂに分割される。したがって列制御信号Ａｉ〜Ａｘの信号線数は図１７の単一色画像表示パネルに比べると３倍になり表示パネル上の配線レイアウトを考えると、各電流供給回路１ｍと接続される列制御信号Ａｉ〜Ａｘが最小本数に収めることが望ましい。この点本実施例の電流供給回路１ｍと列駆動制御回路２ｗの接続信号線数は１本であり非常に好都合である。
【００８６】
〔実施の形態３〕
図１１は本発明の発光素子の駆動回路に含まれる電流供給回路の一実施形態である電流供給回路１ｎの回路図である。電流供給回路１ｎと列駆動制御回路２ｗを使用して図１７の表示パネルシステムを構成する。
【００８７】
（電流供給回路１ｎの構成）
Ｐ型トランジスタＭ３は、Ｍ３Sが電源ＶＣＣに接続され、Ｍ３GはコンデンサＣ１に接続されコンデンサＣ１の他端子は電源ＶＣＣに接続され、Ｍ３Dは一方が接地された発光素子の第１端子に接続される。Ｍ３GにＭ１Dとソースが電源ＶＣＣに接続されたＭ２４Gに接続され、Ｍ１Gには制御信号Ｓ１が入力される。Ｍ２４DはＭ２Sに接続され、Ｍ２Gには制御信号Ｓ２が入力される。Ｍ３DにはＭ４Sが接続され、Ｍ４Gには制御信号Ｓ３が入力される。Ｍ１D、Ｍ２D及びＭ４Dは互いに接続され信号ＳＲＤとなる。
【００８８】
列駆動制御回路には実施の形態２において説明した列駆動制御回路２ｗを用い、電圧サンプリングホールド回路には実施の形態１において説明した物と同じ物を用いる。
【００８９】
（動作の説明）
図１２は本発明の発光素子の駆動回路の発光継続動作を説明するための回路図であり、図１３は図１２に示す形態の本発明の発光素子の駆動回路の動作を説明するためのタイムチャートである。
【００９０】
図１２、図１３を使用して、該当行の駆動制御回路２ｗと該当する画素の電流供給回路１ｎによって行われる該当発光素子の発光制御の動作について説明する。
【００９１】
《前提》
ここでは説明を容易にするために各トランジスタ間の電流駆動特性が比例して決まるサイズ比を一例として、Ｍ３＝Ｍ２４、Ｍ１０＝２×Ｍ５＝２×Ｍ１５、Ｍ６＝Ｍ７、Ｍ９＝Ｍ１２、Ｍ１１＝Ｍ１３、また、Ｍ１、Ｍ２、Ｍ４、Ｍ１６、Ｍ１７は各ゲート電圧がＬレベルのとき十分ＯＮ抵抗が小さいとする。
【００９２】
図１３は図１２の動作を説明するタイムチャートである。
【００９３】
（１）ｎ行目制御期間Ｔ（ｎ）以前において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｈ → Ｍ４＝ＯＦＦ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００９４】
このとき列駆動制御回路２ｗは該当の電流供給回路２に対しての接続が無くなり、電流供給回路１ｎが図５に示すようになっている。つまり前回（直前のフレーム期間）において設定された発光素子の発光量を決める注入電流Ｉｒを流す為に設定されたゲート端子電圧Ｖｇによって所定の発光が行われている。
【００９５】
（２）期間Ｔｓ（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｈ → Ｍ４＝ＯＦＦ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００９６】
このとき、設定信号ＶＢによって設定電流Ｉｄｒｖ（ｎ）の再設定が行われる。図１３ｉの例では、Ｉｄｒｖは減少した値に設定された場合である。
【００９７】
（３）期間Ｔ１１（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｈ → Ｍ４＝ＯＦＦ
Ｓ４（ｎ）＝Ｌ → Ｍ１６＝ＯＮ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｈ → ＳＨ１：サンプルモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００９８】
ここで以下の仮定を行う。
【００９９】
《仮定》
Ｔ（ｎ）以前においてＳＨ１出力（Ｍ１２G）及びＳＨ２出力（Ｍ９G）が共に前回設定された注入電流によって動作している発光素子の動作電圧Ｖｄｒｖにホールドされていると仮定する。
【０１００】
このとき、Ｍ２４を流れる電流は期間Ｔ（ｎ）以前に設定された電流Ｉｓであり、設定電流Ｉｄｒｖが減少しているこの期間において電圧Ｖｓは上昇する。このためＭ１２Gも上昇した状態でホールドされる。したがって列駆動制御回路２ｗの誤差電流Ｄはアップ電流となる。
【０１０１】
（４）期間Ｔ１２（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｌ → Ｍ１７＝ＯＮ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｈ → ＳＨ２：サンプルモード
【０１０２】
このときＭ３の電流は発光素子に注入され、ＳＨ２によってこのときの動作電圧ＶｄｒｖがＭ９Gに入力される。しかしＭ３の電流は前回の注入電流Ｉｒと等しいのでＭ９Gは以前にホールドされていた電圧と等しい。したがって列駆動制御回路２ｗの誤差電流Ｄはアップ電流となる。
【０１０３】
（５）期間Ｔ１３（ｎ）において、
Ｓ１（ｎ）＝Ｌ → Ｍ１＝ＯＮ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｈ → Ｍ４＝ＯＦＦ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｌ → Ｍ２３＝ＯＮ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【０１０４】
このとき列駆動制御回路２ｗの誤差電流Ｄは引き続きアップ電流であり、電流供給回路１ｎのＭ３Gに供給されこの端子を上昇させ電流Ｉｒ（ｎ）が減少する（図１３ｉ）。
【０１０５】
（６）期間Ｔ２１（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｈ → Ｍ４＝ＯＦＦ
Ｓ４（ｎ）＝Ｌ → Ｍ１６＝ＯＮ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｈ → ＳＨ１：サンプルモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【０１０６】
このとき、Ｍ３を流れる電流Ｉｒ（ｎ）は期間Ｔ１１（ｎ）のときの電流より小さい為、電圧Ｖｓは期間Ｔ１１（ｎ）に比べて下降する。このためＭ１２Gも期間Ｔ１１（ｎ）に比べて下降した状態でホールドされる。したがって列駆動制御回路２ｗの誤差電流Ｄはアップ電流のままであるがその電流値は期間Ｔ１１（ｎ）より小さくなる。
【０１０７】
（７）期間Ｔ２２（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｌ → Ｍ１７＝ＯＮ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｈ → ＳＨ２：サンプルモード
【０１０８】
このときＭ３の電流は発光素子に注入され、ＳＨ２によってこのときの動作電圧ＶｄｒｖがＭ９Gに入力される。しかしＭ３の電流は期間Ｔ１２（ｎ）より小さくなるので期間Ｔ１２（ｎ）のときにホールドした電圧より上昇する。したがって列駆動制御回路２ｗの誤差電流Ｄはアップ電流のままであるが期間Ｔ１２（ｎ）のときより小さくなる。
【０１０９】
（８）期間Ｔ２３（ｎ）において、
Ｓ１（ｎ）＝Ｌ → Ｍ１＝ＯＮ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｈ → Ｍ４＝ＯＦＦ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｌ → Ｍ２３＝ＯＮ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【０１１０】
このとき列駆動制御回路２ｗの誤差電流Ｄは引き続きアップ電流であり、電流供給回路１ｎのＭ３Gに供給されこの端子を上昇させ電流Ｉｒ（ｎ）が減少する（図１３ｉ）。しかしアップ電流は期間Ｔ１３（ｎ）のときより小さくなっているので電流Ｉｒ（ｎ）の下降速度は期間Ｔ１３（ｎ）のときより小さくなる（図１３ｉ）。
【０１１１】
（９）期間Ｔ３１（ｎ）、期間Ｔ３２（ｎ）、期間Ｔ３３（ｎ）、のときにおいても同様な動作を繰り返し、発光素子への注入電流Ｉｒ（ｎ）はさらに設定電流Ｉｄｒｖに漸近しながら近づき、このシーケンスをさらに繰り返すと最終的に注入電流Ｉｒ（ｎ）は設定電流Ｉｄｒｖと等しくなる。この繰り返し回数はシステム上許されるだけ回数を増やした方がよいがその回数を限定するものでは無い。このとき電圧Ｖｓと電圧Ｖｒとも等しくなる。これは前述した仮定が成り立つ条件であり、今までの説明が論理的に成り立つことを意味する。
【０１１２】
（１０）次の過程において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｈ → Ｍ４＝ＯＦＦ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【０１１３】
このとき、列駆動制御回路２ｗはｎ行目の電流供給回路には接続されない為、該当する電流供給回路１ｎは図５に示す回路構成になる。Ｍ３を流れる電流Ｉｒは引き続き設定電流Ｉｄｒｖ（ｎ）に等しい注入電流Ｉｒ（ｎ）を継続し発光素子は所望の発光を継続する。以上説明した注入電流Ｉｒを設定電流に設定する動作と設定された注入電流Ｉｒによる発光素子の発光動作において、電流供給回路１ｎにおいてトランジスタＭ３とＭ２４を近接して実装すると相対的な電流駆動特性が揃うので、トランジスタ特性によって基本的に動作が影響され無い。即ち、実施の形態２と同様の効果が得られる。
【０１１４】
また、実施の形態２の効果に加えて、本実施形態によれば、参照電流Ｉｓを駆動制御回路に流している参照期間中においても発光素子に注入電流Ｉｒを流し続けることができる。
【０１１５】
電流供給回路１ｎのトランジスタＭ１、Ｍ２、Ｍ４はスイッチ動作をする如何なる回路構成でも応じた制御信号Ｓ１、Ｓ２、Ｓ３を入力することによって実現できるし、Ｐ型トランジスタＭ３及びＭ２４は発光素子との接続を考慮しかつ列駆動制御回路２ｗの構成を対応させると容易にＮ型トランジスタでも実現できることは明確である。加えてコンデンサＣ１はこれに接続されているトランジスタの寄生容量によって実現してもよい。画像表示部４がカラー化されると図１９に示すように画素内はさらに赤画素の電流供給回路１Ｒ、緑画素の電流供給回路１Ｇ、青画素の電流供給回路１Ｂに分割される。したがって列制御信号Ａｉ〜Ａｘの信号線数は図１７の単一色画像パネルに比べると３倍になり表示パネル上の配線レイアウトを考えると、各電流供給回路１ｎと接続される列制御信号Ａｉ〜Ａｘが最小本数に収めることが望ましい。この点本実施例の電流供給回路１ｎと列駆動制御回路２ｗの接続信号線数は１本であり非常に好都合である。
【０１１６】
【発明の効果】
以上説明した様に本発明を使用した発光素子を用いた電流供給回路と列駆動制御回路を画像表示パネル等に使用した場合、以下の効果がある。
【０１１７】
（効果１）
各電流供給回路のＴＦＴの特性値及び特性値バラツキに影響されず各電流供給回路の発光素子は設定した注入電流によって安定した発光動作できるようになる。
【０１１８】
（効果２）
発光素子の動作状態による駆動電圧の変動、及び発光素子間の動作電圧のバラツキに対しても発光素子は設定した注入電流によって安定した発光動作ができる。
【０１１９】
（効果３）
これによって、発光素子を駆動するＴＦＴの電流駆動特性は従来のものに比べ余裕がありしたがってトランジスタサイズ著しく小さくできるため、構成するＴＦＴ回路を従来のものに比べて小さくできる。
【０１２０】
（効果４）
発光素子を駆動する為の電源電圧を最小限にできるため、ＴＦＴ回路が消費する電力を抑えられることによって表示パネルの省電力化が可能になる。
【０１２１】
（効果５）
加えて、ＴＦＴ回路が消費する電力を抑えられることによって発光素子への熱伝播が小さくなり熱に弱い特性を有する発光素子において非常に有利である。
【０１２２】
（効果６）
各電流供給回路に対して接続される列駆動制御信号線を最小の１本にできるので特に列駆動制御配線レイアウトが厳しくなるカラー表示パネルにおいて有効である。
【図面の簡単な説明】
【図１】本発明の発光素子の駆動回路に含まれる電流供給回路の一実施形態の回路図である。
【図２】本発明の発光素子の駆動回路に含まれる駆動制御回路の一実施形態の回路図である。
【図３】電圧サンプリング回路の一例を示す回路図である。
【図４】本発明の発光素子の駆動回路の発光継続動作を説明するための回路図である。
【図５】本発明の発光素子の駆動回路に含まれる電流供給回路の発光継続動作を説明するための動作回路図である。
【図６】図４に示す形態の本発明の発光素子の駆動回路の動作を説明するためのタイムチャートである。
【図７】本発明の発光素子の駆動回路に含まれる電流供給回路の一実施形態の回路図である。
【図８】本発明の発光素子の駆動回路に含まれる駆動制御回路の一実施形態の回路図である。
【図９】本発明の発光素子の駆動回路の発光継続動作を説明するための回路図である。
【図１０】図９に示す形態の本発明の発光素子の駆動回路の動作を説明するためのタイムチャートである。
【図１１】本発明の発光素子の駆動回路に含まれる電流供給回路の一実施形態の回路図である。
【図１２】本発明の発光素子の駆動回路の発光継続動作を説明するための回路図である。
【図１３】図１２に示す形態の本発明の発光素子の駆動回路の動作を説明するためのタイムチャートである。
【図１４】従来の発光素子の駆動回路に含まれる電流供給回路の一例である。
【図１５】従来の発光素子の駆動回路に含まれる電流供給回路の一例である。
【図１６】従来の発光素子の駆動回路に含まれる電流供給回路の一例である。
【図１７】単一色画像表示パネルの概念図である。
【図１８】図１７に示す形態の画像表示パネルの動作を説明するためのタイムチャートである。
【図１９】カラー画像表示パネルの概念図である。
【符号の説明】
１，１ａ〜１ｃ，１ｌ〜１ｎ 電流供給回路
２ｉ〜２ｘ，２ｖ，２ｗ 駆動制御回路
３ｉ〜３ｙ 行選択回路
４ 画像表示部
Ｃ１ コンデンサ
ＥＬ 発光素子
Ｉｄｒｖ 設定電流
Ｉｒ 注入電流
Ｉｓ 参照電流
Ｍ１ 制御スイッチ
Ｍ２ 参照スイッチ
Ｍ２ａ 第１参照スイッチ
Ｍ２ｂ 第２参照スイッチ
Ｍ３ 供給トランジスタ
Ｍ４ 駆動スイッチ
Ｍ２４ 参照トランジスタ
ＶＣＣ 電源
Ｖｄｒｖ 動作電圧
Ｖｇ ゲート端子電圧
Ｖｓ サンプル電圧
ＧＮＤ 接地
【発明の属する技術分野】
本発明は、素子に流れる電流によって発光輝度が制御される電流制御型の発光素子の駆動回路に関する。
【０００２】
【従来の技術】
近年、発光素子を用いた自発光型のディスプレイ等が注目される中、素子に流れる電流によって発光輝度が制御される電流制御型の発光素子である有機エレクトロルミネッセンス素子（有機ＥＬ素子）の応用開発が活発に行われており、その駆動回路についても多くの提案がなされている。この駆動回路においては、所望の電流を正確に発光素子に供給する必要があり、これは有機エレクトロルミネッセンス素子に限らず電流制御型の発光素子の駆動回路一般についても同様である。
【０００３】
図１７は、発光素子を２次元平面上に配置して画像表示部に応用した、単一色画像表示パネルの概念図である。画像表示部４には発光素子を含む電流供給回路１が（ｘ）×（ｙ）個配置されている。したがって水平画素数がｘで垂直画素数がｙである。列駆動制御回路２ｉ〜２ｘは担当する電流供給回路（列）に接続され、接続されている列駆動信号Ａｉ〜Ａｘは各電流供給回路１において所望発光量に制御する為の注入電流を設定するものである。行選択信号発生部３ｉ〜３ｙは、列駆動制御回路２ｉ〜２ｘにおける注入電流を設定動作が常に１つの画素において行われるようにする為、出力信号が接続される該当の行の電流供給回路１に含まれる選択回路を制御する行制御信号Ｂｉ〜Ｂｙを出力するものである。駆動信号Ａｉ〜Ａｘ及び行制御信号Ｂｉ〜Ｂｙは各々１つおよび複数の信号でも良い。
【０００４】
（電流供給回路１の従来例１）
図１４は従来の発光素子の駆動回路に含まれる電流供給回路の一例である電流供給回路１ａを示している。電源ＶＣＣには電流を供給する供給トランジスタとしてのＰ型トランジスタＭ３のソース端子（Ｍ３S、本明細書中ではソース端子は添え字のＳで表す）が接続され、ゲート端子（Ｍ３G、本明細書中ではゲート端子は添え字のＧで表す）と電源ＶＣＣとの間にコンデンサＣ１が接続されている。Ｐ型トランジスタＭ３のドレイン端子（Ｍ３D、本明細書中ではドレイン端子は添え字のＤで表す）は、発光素子の第１端子に接続され、発光素子の第２端子は接地（ＧＮＤ）されている。Ｍ３Gは、ゲート端子電圧を制御するための制御スイッチとしてのトランジスタＭ１のドレイン端子（Ｍ１D）に接続され、ソース端子（Ｍ１S）にはトランジスタＭ３の電流値を設定する為の制御電圧Ｖｄが入力され、ゲート端子（Ｍ１G）には制御信号Ｓ７が入力される。図１７の場合、駆動信号Ａｉ〜Ａｘが制御電圧Ｖｄに相当し、行制御Ｂｉ〜ＢｙがＳ７に相当する。制御信号Ｓ７＝ＬのときＭ１＝ＯＮで制御電圧ＶｄによってコンデンサＣ１が充電され、Ｍ３は発光素子にゲート端子電圧Ｖｇ（＝Ｖｄ）による電流を注入して発光させる。Ｓ７＝ＨのときＭ１＝ＯＦＦでＭ３Gはゲート端子電圧Ｖｇにホールドされ、引き続き発光素子はゲート端子電圧Ｖｇによる発光を継続する。トランジスタＭ３及びＭ１は、薄膜トランジスタ（ＴＦＴ）で構成され、コンデンサＣ１も薄膜プロセスで作成される。コンデンサＣ１は、Ｍ３及びＭ１の寄生容量で構成されても良い。
【０００５】
（電流供給回路１の従来例２）
図１５は従来の発光素子の駆動回路に含まれる電流供給回路の一例である電流供給回路１ｂを示している。電流供給回路１ａとの違いについて説明する。Ｍ３Gには、トラジススタＭ３と電流駆動特性の揃えられたＰ型トランジスタＭ２５のゲート端子（Ｍ２５G）が接続され、Ｍ２５Sは電源ＶＣＣに接続され、Ｍ２５DとＭ２６Sは接続され、Ｍ２６DはＭ２５Gに接続され、Ｍ２６Gは制御信号Ｓ８が接続されている。加えてＭ２６SにはＭ１Dが接続され、Ｍ１Sには発光量を設定する制御電流Ｉｄが入力され、Ｍ１Gには制御信号Ｓ７が入力される。図１７の場合、駆動信号Ａｉ〜ＡｘがＩｄに相当し、行制御信号Ｂｉ〜Ｂｙが制御信号Ｓ８、Ｓ７に相当する。Ｓ７＝Ｌ及びＳ８＝Ｌにすると、Ｍ１＝ＯＮ及びＭ２６＝ＯＮになりトランジスタＭ２５及びＭ３から成るカレントミラー回路になる。このとき制御電流Ｉｄが供給されるとＭ２５に電流Ｉｄが流れてＭ２５の電流駆動特性によってＭ３Gは決まり、この電圧になるまでコンデンサＣ１は充電され、制御電流Ｉｄに関係した電流がＭ３に流れて発光素子にこの電流が注入され発光素子が発光する。Ｓ７＝Ｈ及びＳ８＝Ｈにすると、Ｍ１＝ＯＦＦ及びＭ２６＝ＯＦＦになると、コンデンサＣ１の充電電圧はホールドされ引き続き制御電流Ｉｄに関係した電流がＭ３に流れて、発光素子は設定された状態で発光を継続する。トランジスタＭ３、Ｍ１、Ｍ２５、Ｍ２６は、薄膜トランジスタ（ＴＦＴ）で構成され、コンデンサＣ１も薄膜プロセスで作成される。コンデンサＣ１は、Ｍ３、Ｍ２５及びＭ２６の寄生容量で構成されても良い。
【０００６】
（電流供給回路１の従来例３）
図１６は従来の発光素子の駆動回路に含まれる電流供給回路の一例である電流供給回路１ｃである。電流供給回路１ｂとの違いについて説明する。Ｍ３GはＭ２６Dと接続され、Ｍ３DはＭ２６Sと接続され、Ｍ２６Gには制御信号Ｓ８が入力される。Ｍ３DはＭ２７Sと接続され、Ｍ２７Dは発光素子の第１端子に接続され、Ｍ２７Gには制御信号Ｓ９が入力される。図１７の場合、駆動信号Ａｉ〜ＡｘがＩｄに相当し、行制御信号Ｂｉ〜Ｂｙが制御信号Ｓ７、Ｓ８、Ｓ９に相当する。Ｓ７＝Ｌ、Ｓ８＝Ｌ、Ｓ９＝Ｈのとき、Ｍ１＝ＯＮ、Ｍ２６＝ＯＮ、Ｍ２７＝ＯＦＦになりＭ３は制御電流Ｉｄを受けるバイアス電圧回路となり、発光素子は消灯する。Ｍ３G電圧はＭ３の電流駆動特性によって決まる電圧になるまでコンデンサＣ１が充電される。Ｓ１＝Ｈ、Ｓ８＝Ｈ、Ｓ９＝Ｌのとき、Ｍ１＝ＯＦＦ、Ｍ２６＝ＯＦＦ、Ｍ２７＝ＯＮになりＭ３G電圧はコンデンサＣ１の充電電圧にホールドされ、このときＭ３には引き続き制御電流Ｉｄに関係した電流が流れて発光素子を発光させる。トランジスタＭ１、Ｍ３、Ｍ２６、Ｍ２７は、薄膜トランジスタ（ＴＦＴ）で構成され、コンデンサＣ１も薄膜プロセスで作成される。コンデンサＣ１は、Ｍ１、Ｍ３及びＭ２６の寄生容量で構成されても良い。
【０００７】
以上説明した従来例において、トランジスタＭ１、Ｍ２６、Ｍ２７の構成は制御信号Ｓ７、Ｓ８、Ｓ９を適切に入力しスイッチ動作を行うことができれば構成を問わない。またＰ型トランジスタＭ３、Ｍ２５は、発光素子、電源ＶＣＣ、ＧＮＤ等との接続を変更すればＮ型トランジスタでも容易に構成できる。
【０００８】
図１８は図１７に示す形態の画像表示パネルの動作を説明するためのタイムチャートである。図１８ａはｎ行目の行制御信号Ｓ（ｎ）を示し、ここでは説明を簡単にする為にＬレベルのときｎ行目の電流供給回路１がｎ行目の注入電流Ｉｒ（ｎ）の設定モードになるとする。期間Ｔ（ｎ）において行制御信号Ｓ（ｎ）＝Ｌになり、図１８ｃに示すようにｎ行目の該当する電流供給回路１は発光素子に注入電流Ｉｒ（ｎ）を流す為の設定モードになる。期間Ｔ（ｎ）を経過すると行制御信号Ｓ（ｎ）はＨレベルに変化してｎ行目の電流供給回路１は、発光素子に注入電流Ｉｒ（ｎ）を流すことを継続する。余裕期間Ｔａ（ｎ）を経過後、期間Ｔ（ｎ＋１）において図１８ｂに示すように行制御信号Ｓ（ｎ＋１）＝Ｌになり、図１８ｄに示すように（ｎ＋１）行目の該当する電流供給回路１は発光素子に注入電流Ｉｒ（ｎ＋１）を流す為の設定モードになる。期間Ｔ（ｎ＋１）を経過すると行制御信号Ｓ（ｎ＋１）はＨレベルに変化してｎ行目の電流供給回路１は、発光素子に注入電流Ｉｒ（ｎ＋１）を流すことを継続する。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来の電流供給回路１ａ〜１ｃは以下に示す課題をもっている。
【００１０】
まず従来例１では、例えばＴＦＴを大面積に配置した画像表示部の各電流供給回路１ａにおいてトランジスタＭ３のＶｔｈを主とする電流駆動特性のバラツキにより各電流供給回路１ａにおける発光量はバラツキ安定した画像が表示パネルに再現できない。
【００１１】
従来例２、３においては、実際に制御電流Ｉｄを流すことにより得られるゲート端子電圧によって供給トランジスタを駆動することで、上記のバラツキの問題は改善されるが、制御電流Ｉｄによる電流設定時のＶｄｓと発光ホールド時のＶｄｓ（例えば２ｂにおいては、電流設定時のトランジスタＭ２５のＶｄｓと発光ホールド時のトランジスタＭ３のＶｄｓ）とが異なる為、アーリー効果によってトランジスタＭ３にＩｄと同じ電流が流れることが保証できない。
【００１２】
また、電源ＶＣＣの電圧値を、以下のような理由で大きなマージンをとって設定しなければならず、電源電圧ＶＣＣの変動（フレーム周期より長い）の影響も受け、安定した画像再現は保証されない。
【００１３】
（理由１）
トランジスタＭ３の電流駆動特性が大きく劣化する３極管領域を避けるため動作領域をドレイン−ソース間電圧Ｖｄｓによって電流駆動特性が変動する３極管特性領域〔Ｖｄｓ＜（Ｖｇｓ−Ｖｔｈ）〕を避けて動作させる必要がある。つまり５極管特性領域〔Ｖｄｓ＞（Ｖｇｓ−Ｖｔｈ）〕で少なくとも動作させなければならない。このためトランジスタＭ３のＶｄｓに制限がかかり電源ＶＣＣを発光素子の動作電圧に比べて大きくとる必要がある。
【００１４】
（理由２）
トランジスタＭ３を５極管特性領域で動作させても、Ｖｄｓ値によって電流駆動特性が変動するアーリー効果を避けるためトランジスタＭ３は更に大きなＶｄｓを必要とする、電源ＶＣＣは課題２に加えてさらに大きくとる必要がある。
【００１５】
（理由３）
有機ＥＬ素子は発光積算値に関連して劣化特性をもっている、発光動作電圧は上昇する傾向にあり、電源ＶＣＣは課題３に加えてさらに大きくとる必要がある。
【００１６】
さらに、電源電圧ＶＣＣを発光素子の動作電圧よりかなり大きくしなければならないため、ＴＦＴ回路部の消費電力による発生熱量が近接して配置（上下または左右）される発光素子に伝播されることになる。特に熱に弱い有機ＥＬ素子に対しては素子劣化を進行させることにもなる。
【００１７】
本発明は上記課題に鑑みなされたものであり、発光素子に流す電流をより正確に制御することができ、しかも電源電圧を極力低く抑えて安定した動作が可能となる発光素子の駆動回路を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記課題を解決するための第１の発明は、
素子に流れる電流によって発光輝度が制御される電流制御型の発光素子の駆動回路において、
少なくとも前記発光素子に電流を供給する電流供給回路と、該電流供給回路を制御する駆動制御回路とを備え、
前記電流供給回路は、供給トランジスタ、駆動スイッチ、参照スイッチ、制御スイッチ、コンデンサ、を少なくとも含み、
前記供給トランジスタの第１端子は第１電源に接続され、前記供給トランジスタの第２端子は前記駆動スイッチを介して前記発光素子の第１端子に接続され且つ前記参照スイッチを介して前記駆動制御回路に接続され、前記発光素子の第２端子は第２電源に接続され、前記供給トランジスタのゲート端子は前記制御スイッチを介して前記駆動制御回路に接続され且つ前記コンデンサの第１端子に接続され、前記コンデンサの第２端子は前記供給トランジスタの第１端子に接続され、
前記第１電源から前記供給トランジスタを介して供給される電流の流れる経路を前記駆動スイッチと前記参照スイッチとによって前記発光素子に注入電流として流す経路又は前記駆動制御回路に参照電流として流す経路に切り換え可能とし、また、前記供給トランジスタの第２端子の電圧である供給端子電圧を前記参照スイッチを介して前記駆動制御回路に入力可能とし、
前記駆動制御回路は、前記駆動スイッチがＯＦＦ且つ前記参照スイッチがＯＮ且つ前記制御スイッチがＯＦＦの期間である参照期間に前記参照スイッチを介して入力される参照電流及び供給端子電圧と、前記駆動スイッチがＯＮ且つ前記参照スイッチがＯＮ且つ前記制御スイッチがＯＦＦの状態にあり前記第１電源から前記供給トランジスタを介して供給される電流が前記注入電流として前記発光素子に流れている期間である駆動期間に前記参照スイッチを介して入力される供給端子電圧と、に基づいて、前記参照期間における参照電流が設定電流値に近づくように且つ前記参照期間における供給端子電圧と前記駆動期間における供給端子電圧とが近づくように、前記制御スイッチを介して前記供給トランジスタのゲート端子電圧を制御する機能を有することを特徴とする。
【００１９】
本発明は、上記第１の発明において、
前記参照スイッチの前記駆動制御回路との接続端子と、前記制御スイッチの前記駆動制御回路との接続端子とが短絡されていることを好ましい態様として含むものである。
【００２０】
上記課題を解決するための第２の発明は、
素子に流れる電流によって発光輝度が制御される電流制御型の発光素子の駆動回路において、
少なくとも前記発光素子に電流を供給する電流供給回路と、該電流供給回路を制御する駆動制御回路とを備え、
前記電流供給回路は、供給トランジスタ、参照トランジスタ、第１参照スイッチ、第２参照スイッチ、制御スイッチ、コンデンサ、を少なくとも含み、前記供給トランジスタと前記参照トランジスタとは電気的特性が揃えられて形成され、
前記供給トランジスタの第１端子は第１電源に接続され、前記供給トランジスタの第２端子は前記発光素子の第１端子に接続され且つ前記第２参照スイッチを介して前記駆動制御回路に接続され、前記発光素子の第２端子は第２電源に接続され、前記供給トランジスタのゲート端子は前記参照トランジスタのゲート端子に接続され且つ前記制御スイッチを介して前記駆動制御回路に接続され且つ前記コンデンサの第１端子に接続され、前記コンデンサの第２端子は前記供給トランジスタの第１端子に接続され、前記参照トランジスタの第１端子は前記第１電源に接続され、前記参照トランジスタの第２端子は前記第１参照スイッチを介して前記駆動制御回路に接続され、
前記第１電源から前記供給トランジスタを介して前記発光素子に供給される注入電流と同じ電流値の参照電流を前記参照トランジスタを介して前記駆動制御回路に入力可能とし、また、前記参照トランジスタの第２端子の電圧である参照端子電圧を前記第１参照スイッチを介して前記駆動制御回路に入力可能とし、前記供給トランジスタの第２端子の電圧である供給端子電圧を前記第２参照スイッチを介して前記駆動制御回路に入力可能とし、
前記駆動制御回路は、前記第１参照スイッチがＯＮ且つ前記第２参照スイッチがＯＦＦ且つ前記制御スイッチがＯＦＦの期間である参照期間に前記第１参照スイッチを介して入力される参照電流及び参照端子電圧と、前記第１参照スイッチがＯＦＦ且つ前記第２参照スイッチがＯＮ且つ前記制御スイッチがＯＦＦの状態にあり前記注入電流が前記発光素子に流れている期間である駆動期間に前記第２参照スイッチを介して入力される供給端子電圧と、に基づいて、前記参照期間における参照電流が設定電流値に近づくように且つ前記参照期間における参照端子電圧と前記駆動期間における供給端子電圧とが近づくように、前記制御スイッチを介して前記供給トランジスタのゲート端子電圧を制御する機能を有することを特徴とする。
【００２１】
本発明は、上記第２の発明において、
「前記第１参照スイッチの前記駆動制御回路との接続端子と、前記第２参照スイッチの前記駆動制御回路との接続端子とが短絡されていること」、
又は、
「前記第１参照スイッチの前記駆動制御回路との接続端子と、前記第２参照スイッチの前記駆動制御回路との接続端子と、前記制御スイッチの前記駆動制御回路との接続端子とが短絡されていること」、
を好ましい態様として含むものである。
【００２２】
また本発明は、上記本発明の発光素子の駆動回路が複数個少なくとも設けられていることを特徴とする表示パネルシステムをも含むものである。
【００２３】
【発明の実施の形態】
本発明において、トランジスタの第１端子、第２端子とは、ゲート端子以外の２端子、即ちソース端子とドレイン端子とのいずれかを表しており、回路を流れる電流の方向、トランジスタのＰ型、Ｎ型などの条件によって、第１、第２端子のどちらがソース端子、ドレイン端子となるかは異なるが、以下ではそのうちの一形態を示して説明する。また、発光素子の第１端子、第２端子や、コンデンサの第１端子、第２端子は、それぞれ２端子のうちのいずれかを表しており、これも上記トランジスタの説明と同様で具体的な回路構成によって適宜極性等を選択すればよい。
【００２４】
また、第１電源、第２電源の組み合わせとしては、例えばそれぞれ電源電位と接地電位とする、或いは両方とも電源電位とするなどが挙げられるが、これも設計によって適宜選択すればよい。
【００２５】
〔実施の形態１〕
図１は本発明の発光素子の駆動回路に含まれる電流供給回路の一実施形態である電流供給回路１ｌの回路図であり、図２は本発明の発光素子の駆動回路に含まれる駆動制御回路の一実施形態である駆動制御回路２ｖの回路図である。電流供給回路１ｌと駆動制御回路２ｖを使用して図１７の表示パネルシステムを構成する。
【００２６】
（電流供給回路１ｌの構成）
Ｐ型トランジスタＭ３は、ソース端子（Ｍ３S）が電源ＶＣＣに接続され、ゲート端子（Ｍ３G）はコンデンサＣ１に接続されコンデンサＣ１の他端子は電源ＶＣＣに接続され、ドレイン端子（Ｍ３D）はＭ４Sに接続されＭ４Dは発光素子の注入電流端子に接続され、発光素子の他端子は接地され、Ｍ４Gには制御信号Ｓ３が入力される。Ｍ３GにＭ１Dが接続され、Ｍ１Sには誤差電流Ｄが入力され、Ｍ１Gには制御信号Ｓ１が入力される。更にＭ３DにはＭ２Sが接続され、Ｍ２Dには信号ＳＲが出力され、Ｍ２Gには制御信号Ｓ２が入力される。なお、Ｍ１を流れる電流の向きは、Ｍ３のゲート端子電圧Ｖｇを上昇あるいは下降させる制御によって変わるため、Ｍ１のソース、ドレインは入れ替わることになるが、本実施形態、及び以後の実施形態においても、Ｍ３のゲート端子Ｍ３Gに接続された側をドレインと呼ぶこととする。
【００２７】
（列駆動制御回路２ｖの構成）
信号ＳＲはＭ１６Sに接続され、Ｍ１６Gには制御信号Ｓ４が接続され、Ｍ１６Dは電圧サンプリングホールド回路ＳＨ１に入力され、ＳＨ１の出力はＭ１２Gに入力される。一方、信号ＳＲはＭ１７Sに接続され、Ｍ１７Gには制御信号Ｓ５が入力され、Ｍ１７Dは電圧サンプリングホールド回路ＳＨ２に入力され、ＳＨ２の出力はＭ９Gに入力される。ＳＨ１とＳＨ２は、各々サンプリング信号ＳＰ１とＳＰ２によって制御される。設定信号ＶＢはＭ１０Gに入力され、Ｍ１０Sは電源ＶＥＥに接続され、Ｍ１０DはＭ９SとＭ１２Sとに接続される。Ｍ１０には設定電流Ｉｄｒｖの２倍の電流２Ｉｄｒｖが流れる。Ｍ９Dは電源ＶＤＤに接続され、Ｍ１２Dはドレインとゲートが短絡されたＭ１１に接続され、Ｍ１１Gはソースが電源ＶＤＤに接続されたＭ１３Gに接続される。Ｍ１３Dはドレインとゲートが接続されたＭ１４に接続され、Ｍ１４Sは電源ＶＥＥに接続されている。Ｍ１４Gはソースが電源ＶＥＥに接続されたＭ１５Gに接続されＭ１５DはＭ１６Dに接続される。Ｍ１４Gはソースが電源ＶＥＥに接続されたＭ８Gに接続される。Ｍ８Dはドレインとゲートが接続されたＭ７Dに接続され、Ｍ８Sは電源ＶＥＥに接続される。Ｍ７Gはソースが電源ＶＤＤに接続されたＭ６のＭ６Gに接続され、Ｍ６Dはソースが電源ＶＥＥに接続されたＭ５Dに接続され、誤差電流Ｄを出力する。Ｍ５Gには設定信号ＶＢが入力され設定電流ＩｄｒｖがＭ５に流れる。
【００２８】
（電圧サンプリングホールド回路の構成と動作説明）
電圧サンプリングホールド回路ＳＨ１、ＳＨ２の一例を図３に示す。入力信号ＶｉはＭ２２Gに入力され、Ｍ２２Dはドレインとゲートが短絡され、ソースが電源ＶＤＤに接続されたトランジスタＭ２１に接続される。Ｍ２１GはＭ１９Gに接続され、Ｍ１９Sは電源ＶＤＤに接続され、Ｍ１９Dはドレインとゲートが短絡されたトランジスタＭ１８に接続される。Ｍ１８SとＭ２２Sは短絡され、Ｍ２０Dに接続されＭ２０SはＬＳＩとして構成される列駆動制御回路の内部ＧＮＤである電源ＶＥＥに接続されている。Ｍ２０Gにはサンプリング制御信号ＳＰが入力され、信号ＳＰはＨレベルでＭ２０にサンプリング電流Ｉｓｐを流し、信号ＳＰをＬレベルにするとＭ２０はＯＦＦ状態になる。Ｍ１８Gには電源ＶＥＥに接続された容量Ｃ２が接続されるとともに出力信号Ｖｏを出力する。信号ＳＰがＨレベルの期間、図３の回路は電圧バッファの構成になりＶｏ＝Ｖｉになるまで容量Ｃ２は充電される。信号ＳＰがＬレベルになると、Ｍ１８に電流の供給源が無くなり信号ＳＰがＨレベルのときに発生した電圧Ｖｏがそのまま保持され電圧サンプリング動作が完成する。
【００２９】
（動作の説明）
図４は本発明の発光素子の駆動回路の発光継続動作を説明するための回路図であり、図５は本発明の発光素子の駆動回路に含まれる電流供給回路の発光継続動作を説明するための動作回路図であり、図６は図４に示す形態の本発明の発光素子の駆動回路の動作を説明するためのタイムチャートである。
【００３０】
図４〜図６を使用して、該当行の駆動制御回路２ｖと該当する画素の電流供給回路１ｌによって行われる該当発光素子の発光制御の動作について説明する。
【００３１】
《前提》
ここでは説明を容易にするために各トランジスタ間の電流駆動特性が比例して決まるサイズ比を、Ｍ１０＝２×Ｍ５＝２×Ｍ１５、Ｍ６＝Ｍ７、Ｍ９＝Ｍ１２、Ｍ１１＝Ｍ１３、また、Ｍ１、Ｍ２、Ｍ４、Ｍ１６、Ｍ１７は各ゲート電圧がＬレベルのとき十分ＯＮ抵抗が小さいとする。
【００３２】
（１）ｎ行目制御期間Ｔ（ｎ）以前において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００３３】
このとき列駆動制御回路２ｖは該当の電流供給回路１ｌに対しての接続が無くなり、電流供給回路１ｌが図５に示すようになっている。つまり前回（直前のフレーム期間）において設定された発光素子の発光量を決める注入電流Ｉｒを流す為に設定されたゲート端子電圧Ｖｇによって所定の発光が行われている。
【００３４】
（２）期間Ｔｓ（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００３５】
このとき、Ｍ３Dは列駆動制御回路２ｖに接続され、設定信号ＶＢによって設定電流Ｉｄｒｖ（ｎ）の再設定が行われる。図６ｈの例では、Ｉｄｒｖは減少した値に設定された場合である。
【００３６】
（３）期間Ｔ１１（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｈ → Ｍ４＝ＯＦＦ
Ｓ４（ｎ）＝Ｌ → Ｍ１６＝ＯＮ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
ＳＰ１（ｎ）＝Ｈ → ＳＨ１：サンプルモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
ここで以下の仮定を行う。
【００３７】
《仮定》
Ｔ（ｎ）以前においてＳＨ１出力（Ｍ１２G）及びＳＨ２出力（Ｍ９G）が共に前回設定された注入電流によって動作している発光素子の動作電圧Ｖｄｒｖにホールドされていると仮定する。
【００３８】
このとき、Ｍ３を流れる電流は期間Ｔ（ｎ）以前に設定された電流であり設定電流Ｉｄｒｖが減少しているこの期間において電圧Ｖｓは上昇する。このためＭ１２Gも上昇した状態でホールドされる。したがって列駆動制御回路２ｖの誤差電流Ｄはアップ電流となる。
【００３９】
（４）期間Ｔ１２（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｌ → Ｍ１７＝ＯＮ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｈ → ＳＨ２：サンプルモード
【００４０】
このときＭ３の電流は発光素子に注入され、ＳＨ２によってこのときの動作電圧ＶｄｒｖがＭ９Gに入力される。しかしＭ３の電流は前回の注入電流Ｉｒと等しいのでＭ９Gは以前にホールドされていた電圧と等しい。したがって列駆動制御回路２ｖの誤差電流Ｄはアップ電流となる。
【００４１】
（５）期間Ｔ１３（ｎ）において、
Ｓ１（ｎ）＝Ｌ → Ｍ１＝ＯＮ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００４２】
このとき列駆動制御回路２ｖの誤差電流Ｄは引き続きアップ電流であり、電流供給回路１ｌのＭ３Gに供給されこの端子を上昇させ電流Ｉｒ（ｎ）が減少する（図６ｈ）。
【００４３】
（６）期間Ｔ２１（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｈ → Ｍ４＝ＯＦＦ
Ｓ４（ｎ）＝Ｌ → Ｍ１６＝ＯＮ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
ＳＰ１（ｎ）＝Ｈ → ＳＨ１：サンプルモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００４４】
このとき、Ｍ３を流れる電流Ｉｒ（ｎ）は期間Ｔ１１（ｎ）のときの電流より小さい為、電圧Ｖｓは期間Ｔ１１（ｎ）に比べて下降する。このためＭ１２Gも期間Ｔ１１（ｎ）に比べて下降した状態でホールドされる。したがって列駆動制御回路２ｖの誤差電流Ｄはアップ電流のままであるがその電流値は期間Ｔ１１（ｎ）より小さくなる。
【００４５】
（７）期間Ｔ２２（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｌ → Ｍ１７＝ＯＮ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｈ → ＳＨ２：サンプルモード
【００４６】
このときＭ３の電流は発光素子に注入され、ＳＨ２によってこのときの動作電圧ＶｄｒｖがＭ９Gに入力される。しかしＭ３の電流は期間Ｔ１２（ｎ）より小さくなるので期間Ｔ１２（ｎ）のときにホールドした電圧より上昇する。したがって列駆動制御回路２ｖの誤差電流Ｄはアップ電流のままであるが期間Ｔ１２（ｎ）のときより小さくなる。
【００４７】
（８）期間Ｔ２３（ｎ）において、
Ｓ１（ｎ）＝Ｌ → Ｍ１＝ＯＮ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００４８】
このとき列駆動制御回路２ｖの誤差電流Ｄは引き続きアップ電流であり、電流供給回路１ｌのＭ３Gに供給されこの端子を上昇させ電流Ｉｒ（ｎ）が減少する（図６ｈ）。しかしアップ電流は期間Ｔ１３（ｎ）のときより小さくなっているので電流Ｉｒ（ｎ）の下降速度は期間Ｔ１３（ｎ）のときより小さくなる（図６ｈ）。
【００４９】
（９）期間Ｔ３１（ｎ）、期間Ｔ３２（ｎ）、期間Ｔ３３（ｎ）、のときにおいても同様な動作を繰り返し、発光素子への注入電流Ｉｒ（ｎ）はさらに設定電流Ｉｄｒｖに漸近しながら近づき、このシーケンスをさらに繰り返すと最終的に注入電流Ｉｒ（ｎ）は設定電流Ｉｄｒｖと等しくなる。この繰り返し回数はシステム上許されるだけ回数を増やした方がよいがその回数を限定するものでは無い。このとき電圧Ｖｓと電圧Ｖｒとも等しくなる。これは前述した仮定が成り立つ条件であり、今までの説明が論理的に成り立つことを意味する。
【００５０】
（１０）次の過程において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００５１】
このとき、列駆動制御回路２ｖはｎ行目の電流供給回路には接続されない為、該当する電流供給回路１ｌは図５に示す回路構成になる。Ｍ３を流れる電流Ｉｒは引き続き設定電流Ｉｄｒｖ（ｎ）に等しい注入電流Ｉｒ（ｎ）を継続し発光素子は所望の発光を継続する。
【００５２】
以上説明した注入電流Ｉｒを設定電流に設定する動作と設定された注入電流Ｉｒによる発光素子の発光動作において、電流供給回路１ｌにおけるトランジスタ特性に基本的に影響され無い。即ち、実際にＭ３を介して流れる参照電流Ｉｓにより駆動制御回路側でゲート端子電圧Ｖｇを決めるために発光素子のばらつきに影響されず、且つ、参照電流Ｉｓにより駆動制御回路側でゲート端子電圧Ｖｇを決めるための情報を入力している時と、注入電流Ｉｒが発光素子ＥＬを流れている時とにおいて、供給トランジスタであるＭ３のドレイン端子電圧が等しい事を安定化条件として加えることでＭ３のソース・ドレイン端子間電圧の変化によるアーリー効果の影響を受けず、ＩｄｒｖによってＩｒを正確に制御することが可能となる。これにより、発光素子ＥＬとして有機ＥＬ素子を用いた際に発光素子の経時劣化によって動作電圧Ｖｄｒｖが変化しても安定してＩｒを制御できる。そして、電源ＶＣＣの電位を少ないマージンで設定できることにもなる。
【００５３】
電流供給回路１ｌのトランジスタＭ１、Ｍ２、Ｍ４はスイッチ動作をする如何なる回路構成でも応じた制御信号Ｓ１、Ｓ２、Ｓ３を入力することによって実現できるし、Ｐ型トランジスタＭ３は発光素子との接続を考慮しかつ列駆動制御回路２ｖの構成を対応させると容易にＮ型トランジスタでも実現できることは明確である。加えてコンデンサＣ１はこれに接続されているトランジスタの寄生容量によって実現してもよい。
【００５４】
〔実施の形態２〕
図７は本発明の発光素子の駆動回路に含まれる電流供給回路の一実施形態である電流供給回路１ｍの回路図であり、図８は本発明の発光素子の駆動回路に含まれる駆動制御回路の一実施形態である駆動制御回路２ｗの回路図である。電流供給回路１ｍと列駆動制御回路２ｗを使用して図１７の表示パネルシステムを構成する。
【００５５】
（電流供給回路１ｍの構成）
Ｐ型トランジスタＭ３は、ソース端子（Ｍ３S）が電源ＶＣＣに接続され、ゲート端子（Ｍ３G）はコンデンサＣ１に接続されコンデンサＣ１の他端子は電源ＶＣＣに接続され、ドレイン端子（Ｍ３D）はＭ４Sに接続されＭ４Dは発光素子の注入電流端子に接続され、発光素子の他端子は接地され、Ｍ４Gには制御信号Ｓ３が入力される。Ｍ３GにＭ１Dが接続され、Ｍ１Gには制御信号Ｓ１が入力される。更にＭ３DにはＭ２Sが接続され、Ｍ２Gには制御信号Ｓ２が入力される。Ｍ１SとＭ２Dは短絡され信号ＳＲＤが接続される。
【００５６】
（列駆動制御回路２ｗの構成）
信号ＳＲＤはＭ１６Sに接続され、Ｍ１６Gには制御信号Ｓ４が接続され、Ｍ１６Dは電圧サンプリングホールド回路ＳＨ１に入力され、ＳＨ１の出力はＭ１２Gに入力される。一方、信号ＳＲＤはＭ１７Sに接続され、Ｍ１７Gには制御信号Ｓ５が入力され、Ｍ１７Dは電圧サンプリングホールド回路ＳＨ２に入力され、ＳＨ２の出力はＭ９Gに入力される。ＳＨ１とＳＨ２は、各々サンプリング信号ＳＰ１とＳＰ２によって制御される。設定信号ＶＢはＭ１０Gに入力され、Ｍ１０Sは電源ＶＥＥに接続され、Ｍ１０DはＭ９SとＭ１２Sとに接続される。Ｍ１０には設定電流Ｉｄｒｖの２倍の電流２Ｉｄｒｖが流れる。Ｍ９Dは電源ＶＤＤに接続され、Ｍ１２Dはドレインとゲートが短絡されたＭ１１に接続され、Ｍ１１Gはソースが電源ＶＤＤに接続されたＭ１３Gに接続される。Ｍ１３Dはドレインとゲートが接続されたＭ１４に接続され、Ｍ１４Sは電源ＶＥＥに接続されている。Ｍ１４Gはソースが電源ＶＥＥに接続されたＭ１５Gに接続されＭ１５DはＭ１６Dに接続される。Ｍ１４Gはソースが電源ＶＥＥに接続されたＭ８Gに接続される。Ｍ８Dはドレインとゲートが接続されたＭ７Dに接続され、Ｍ８Sは電源ＶＥＥに接続される。Ｍ７Gはソースが電源ＶＤＤに接続されたＭ６のＭ６Gに接続され、Ｍ６Dはソースが電源ＶＥＥに接続されたＭ５Dに接続され、誤差電流Ｄを出力する。Ｍ５Gには設定信号ＶＢが入力され設定電流ＩｄｒｖがＭ５に流れる。誤差電流ＤはＭ２３Sに接続され、Ｍ２３Gには制御信号Ｓ６が入力され、Ｍ２３DはＭ１６S及びＭ１７Sに接続される。
【００５７】
なお、電圧サンプリングホールド回路には、実施の形態１において説明したものと同じ物を用いる。
【００５８】
（動作の説明）
図９は本発明の発光素子の駆動回路の発光継続動作を説明するための回路図であり、図１０は図９に示す形態の本発明の発光素子の駆動回路の動作を説明するためのタイムチャートである。
【００５９】
図５、図９、図１０を使用して、該当行の駆動制御回路２ｗと該当する画素の電流供給回路１ｍによって行われる該当発光素子の発光制御の動作について説明する。
【００６０】
《前提》
ここでは説明を容易にするために各トランジスタ間の電流駆動特性が比例して決まるサイズ比を、Ｍ１０＝２×Ｍ５＝２×Ｍ１５、Ｍ６＝Ｍ７、Ｍ９＝Ｍ１２、Ｍ１１＝Ｍ１３、また、Ｍ１、Ｍ２、Ｍ４、Ｍ１６、Ｍ１７は各ゲート電圧がＬレベルのとき十分ＯＮ抵抗が小さいとする。
【００６１】
（１）ｎ行目制御期間Ｔ（ｎ）以前において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００６２】
このとき列駆動制御回路２ｗは該当の電流供給回路１ｍに対しての接続が無くなり、電流供給回路１ｍが図５に示すようになっている。つまり前回（直前のフレーム期間）において設定された発光素子の発光量を決める注入電流Ｉｒを流す為に設定されたゲート端子電圧Ｖｇによって所定の発光が行われている。
【００６３】
（２）期間Ｔｓ（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００６４】
このとき、設定信号ＶＢによって設定電流Ｉｄｒｖ（ｎ）の再設定が行われる。図１０ｉの例では、Ｉｄｒｖは減少した値に設定された場合である。
【００６５】
（３）期間Ｔ１１（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｈ → Ｍ４＝ＯＦＦ
Ｓ４（ｎ）＝Ｌ → Ｍ１６＝ＯＮ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｈ → ＳＨ１：サンプルモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００６６】
ここで以下の仮定を行う。
【００６７】
《仮定》
Ｔ（ｎ）以前においてＳＨ１出力（Ｍ１２G）及びＳＨ２出力（Ｍ９G）が共に前回設定された注入電流によって動作している発光素子の動作電圧Ｖｄｒｖにホールドされていると仮定する。
【００６８】
このとき、Ｍ３を流れる電流は期間Ｔ（ｎ）以前に設定された電流であり設定電流Ｉｄｒｖが減少しているこの期間において電圧Ｖｓは上昇する。このためＭ１２Gも上昇した状態でホールドされる。したがって列駆動制御回路２ｗの誤差電流Ｄはアップ電流となる。
【００６９】
（４）期間Ｔ１２（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｌ → Ｍ１７＝ＯＮ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｈ → ＳＨ２：サンプルモード
【００７０】
このときＭ３の電流は発光素子に注入され、ＳＨ２によってこのときの動作電圧ＶｄｒｖがＭ９Gに入力される。しかしＭ３の電流は前回の注入電流Ｉｒと等しいのでＭ９Gは以前にホールドされていた電圧と等しい。したがって列駆動制御回路２ｗの誤差電流Ｄはアップ電流となる。
【００７１】
（５）期間Ｔ１３（ｎ）において、
Ｓ１（ｎ）＝Ｌ → Ｍ１＝ＯＮ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｌ → Ｍ２３＝ＯＮ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００７２】
このとき列駆動制御回路２ｗの誤差電流Ｄは引き続きアップ電流であり、電流供給回路１ｍのＭ３Gに供給されこの端子を上昇させ電流Ｉｒ（ｎ）が減少する（図１０ｉ）。
【００７３】
（６）期間Ｔ２１（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｈ → Ｍ４＝ＯＦＦ
Ｓ４（ｎ）＝Ｌ → Ｍ１６＝ＯＮ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｈ → ＳＨ１：サンプルモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００７４】
このとき、Ｍ３を流れる電流Ｉｒ（ｎ）は期間Ｔ１１（ｎ）のときの電流より小さい為、電圧Ｖｓは期間Ｔ１１（ｎ）に比べて下降する。このためＭ１２Gも期間Ｔ１１（ｎ）に比べて下降した状態でホールドされる。したがって列駆動制御回路２ｗの誤差電流Ｄはアップ電流のままであるがその電流値は期間Ｔ１１（ｎ）より小さくなる。
【００７５】
（７）期間Ｔ２２（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｌ → Ｍ１７＝ＯＮ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｈ → ＳＨ２：サンプルモード
【００７６】
このときＭ３の電流は発光素子に注入され、ＳＨ２によってこのときの動作電圧ＶｄｒｖがＭ９Gに入力される。しかしＭ３の電流は期間Ｔ１２（ｎ）より小さくなるので期間Ｔ１２（ｎ）のときにホールドした電圧より上昇する。したがって列駆動制御回路２ｗの誤差電流Ｄはアップ電流のままであるが期間Ｔ１２（ｎ）のときより小さくなる。
【００７７】
（８）期間Ｔ２３（ｎ）において、
Ｓ１（ｎ）＝Ｌ → Ｍ１＝ＯＮ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｌ → Ｍ２３＝ＯＮ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００７８】
このとき列駆動制御回路２ｗの誤差電流Ｄは引き続きアップ電流であり、電流供給回路１ｍのＭ３Gに供給されこの端子を上昇させ電流Ｉｒ（ｎ）が減少する（図１０ｉ）。しかしアップ電流は期間Ｔ１３（ｎ）のときより小さくなっているので電流Ｉｒ（ｎ）の下降速度は期間Ｔ１３（ｎ）のときより小さくなる（図１０ｉ）
【００７９】
（９）期間Ｔ３１（ｎ）、期間Ｔ３２（ｎ）、期間Ｔ３３（ｎ）、のときにおいても同様な動作を繰り返し、発光素子への注入電流Ｉｒ（ｎ）はさらに設定電流Ｉｄｒｖに漸近しながら近づき、このシーケンスをさらに繰り返すと最終的に注入電流Ｉｒ（ｎ）は設定電流Ｉｄｒｖと等しくなる。この繰り返し回数はシステム上許されるだけ回数を増やした方がよいがその回数を限定するものでは無い。このとき電圧Ｖｓと電圧Ｖｒとも等しくなる。これは前述した仮定が成り立つ条件であり、今までの説明が論理的に成り立つことを意味する。
【００８０】
（１０）次の過程において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００８１】
このとき、列駆動制御回路２ｗはｎ行目の電流供給回路には接続されない為、該当する電流供給回路１ｍは図５に示す回路構成になる。Ｍ３を流れる電流Ｉｒは引き続き設定電流Ｉｄｒｖ（ｎ）に等しい注入電流Ｉｒ（ｎ）を継続し発光素子は所望の発光を継続する。
【００８２】
以上説明した注入電流Ｉｒを設定電流に設定する動作と設定された注入電流Ｉｒによる発光素子の発光動作において、実施の形態１と同様に、電流供給回路１ｍにおけるトランジスタ特性に基本的に影響され無い。
【００８３】
また、実施の形態１の効果に加えて、本実施形態によれば、電流供給回路と駆動制御回路とを接続する配線数を減少させることができ、画素数の多いディスプレイなどに適用する際に大きな効果を発揮する。
【００８４】
電流供給回路１ｍのトランジスタＭ１、Ｍ２、Ｍ４はスイッチ動作をする如何なる回路構成でも応じた制御信号Ｓ１、Ｓ２、Ｓ３を入力することによって実現できるし、Ｐ型トランジスタＭ３は発光素子との接続を考慮しかつ列駆動制御回路２ｗの構成を対応させると容易にＮ型トランジスタでも実現できることは明確である。加えてコンデンサＣ１はこれに接続されているトランジスタの寄生容量によって実現してもよい。
【００８５】
画像表示部４がカラー化されると図１９に示すように画素内はさらに赤画素の電流供給回路１Ｒ、緑画素の電流供給回路１Ｇ、青画素の電流供給回路１Ｂに分割される。したがって列制御信号Ａｉ〜Ａｘの信号線数は図１７の単一色画像表示パネルに比べると３倍になり表示パネル上の配線レイアウトを考えると、各電流供給回路１ｍと接続される列制御信号Ａｉ〜Ａｘが最小本数に収めることが望ましい。この点本実施例の電流供給回路１ｍと列駆動制御回路２ｗの接続信号線数は１本であり非常に好都合である。
【００８６】
〔実施の形態３〕
図１１は本発明の発光素子の駆動回路に含まれる電流供給回路の一実施形態である電流供給回路１ｎの回路図である。電流供給回路１ｎと列駆動制御回路２ｗを使用して図１７の表示パネルシステムを構成する。
【００８７】
（電流供給回路１ｎの構成）
Ｐ型トランジスタＭ３は、Ｍ３Sが電源ＶＣＣに接続され、Ｍ３GはコンデンサＣ１に接続されコンデンサＣ１の他端子は電源ＶＣＣに接続され、Ｍ３Dは一方が接地された発光素子の第１端子に接続される。Ｍ３GにＭ１Dとソースが電源ＶＣＣに接続されたＭ２４Gに接続され、Ｍ１Gには制御信号Ｓ１が入力される。Ｍ２４DはＭ２Sに接続され、Ｍ２Gには制御信号Ｓ２が入力される。Ｍ３DにはＭ４Sが接続され、Ｍ４Gには制御信号Ｓ３が入力される。Ｍ１D、Ｍ２D及びＭ４Dは互いに接続され信号ＳＲＤとなる。
【００８８】
列駆動制御回路には実施の形態２において説明した列駆動制御回路２ｗを用い、電圧サンプリングホールド回路には実施の形態１において説明した物と同じ物を用いる。
【００８９】
（動作の説明）
図１２は本発明の発光素子の駆動回路の発光継続動作を説明するための回路図であり、図１３は図１２に示す形態の本発明の発光素子の駆動回路の動作を説明するためのタイムチャートである。
【００９０】
図１２、図１３を使用して、該当行の駆動制御回路２ｗと該当する画素の電流供給回路１ｎによって行われる該当発光素子の発光制御の動作について説明する。
【００９１】
《前提》
ここでは説明を容易にするために各トランジスタ間の電流駆動特性が比例して決まるサイズ比を一例として、Ｍ３＝Ｍ２４、Ｍ１０＝２×Ｍ５＝２×Ｍ１５、Ｍ６＝Ｍ７、Ｍ９＝Ｍ１２、Ｍ１１＝Ｍ１３、また、Ｍ１、Ｍ２、Ｍ４、Ｍ１６、Ｍ１７は各ゲート電圧がＬレベルのとき十分ＯＮ抵抗が小さいとする。
【００９２】
図１３は図１２の動作を説明するタイムチャートである。
【００９３】
（１）ｎ行目制御期間Ｔ（ｎ）以前において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｈ → Ｍ４＝ＯＦＦ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００９４】
このとき列駆動制御回路２ｗは該当の電流供給回路２に対しての接続が無くなり、電流供給回路１ｎが図５に示すようになっている。つまり前回（直前のフレーム期間）において設定された発光素子の発光量を決める注入電流Ｉｒを流す為に設定されたゲート端子電圧Ｖｇによって所定の発光が行われている。
【００９５】
（２）期間Ｔｓ（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｈ → Ｍ４＝ＯＦＦ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００９６】
このとき、設定信号ＶＢによって設定電流Ｉｄｒｖ（ｎ）の再設定が行われる。図１３ｉの例では、Ｉｄｒｖは減少した値に設定された場合である。
【００９７】
（３）期間Ｔ１１（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｈ → Ｍ４＝ＯＦＦ
Ｓ４（ｎ）＝Ｌ → Ｍ１６＝ＯＮ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｈ → ＳＨ１：サンプルモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【００９８】
ここで以下の仮定を行う。
【００９９】
《仮定》
Ｔ（ｎ）以前においてＳＨ１出力（Ｍ１２G）及びＳＨ２出力（Ｍ９G）が共に前回設定された注入電流によって動作している発光素子の動作電圧Ｖｄｒｖにホールドされていると仮定する。
【０１００】
このとき、Ｍ２４を流れる電流は期間Ｔ（ｎ）以前に設定された電流Ｉｓであり、設定電流Ｉｄｒｖが減少しているこの期間において電圧Ｖｓは上昇する。このためＭ１２Gも上昇した状態でホールドされる。したがって列駆動制御回路２ｗの誤差電流Ｄはアップ電流となる。
【０１０１】
（４）期間Ｔ１２（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｌ → Ｍ１７＝ＯＮ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｈ → ＳＨ２：サンプルモード
【０１０２】
このときＭ３の電流は発光素子に注入され、ＳＨ２によってこのときの動作電圧ＶｄｒｖがＭ９Gに入力される。しかしＭ３の電流は前回の注入電流Ｉｒと等しいのでＭ９Gは以前にホールドされていた電圧と等しい。したがって列駆動制御回路２ｗの誤差電流Ｄはアップ電流となる。
【０１０３】
（５）期間Ｔ１３（ｎ）において、
Ｓ１（ｎ）＝Ｌ → Ｍ１＝ＯＮ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｈ → Ｍ４＝ＯＦＦ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｌ → Ｍ２３＝ＯＮ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【０１０４】
このとき列駆動制御回路２ｗの誤差電流Ｄは引き続きアップ電流であり、電流供給回路１ｎのＭ３Gに供給されこの端子を上昇させ電流Ｉｒ（ｎ）が減少する（図１３ｉ）。
【０１０５】
（６）期間Ｔ２１（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｌ → Ｍ２＝ＯＮ
Ｓ３（ｎ）＝Ｈ → Ｍ４＝ＯＦＦ
Ｓ４（ｎ）＝Ｌ → Ｍ１６＝ＯＮ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｈ → ＳＨ１：サンプルモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【０１０６】
このとき、Ｍ３を流れる電流Ｉｒ（ｎ）は期間Ｔ１１（ｎ）のときの電流より小さい為、電圧Ｖｓは期間Ｔ１１（ｎ）に比べて下降する。このためＭ１２Gも期間Ｔ１１（ｎ）に比べて下降した状態でホールドされる。したがって列駆動制御回路２ｗの誤差電流Ｄはアップ電流のままであるがその電流値は期間Ｔ１１（ｎ）より小さくなる。
【０１０７】
（７）期間Ｔ２２（ｎ）において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｌ → Ｍ４＝ＯＮ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｌ → Ｍ１７＝ＯＮ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｈ → ＳＨ２：サンプルモード
【０１０８】
このときＭ３の電流は発光素子に注入され、ＳＨ２によってこのときの動作電圧ＶｄｒｖがＭ９Gに入力される。しかしＭ３の電流は期間Ｔ１２（ｎ）より小さくなるので期間Ｔ１２（ｎ）のときにホールドした電圧より上昇する。したがって列駆動制御回路２ｗの誤差電流Ｄはアップ電流のままであるが期間Ｔ１２（ｎ）のときより小さくなる。
【０１０９】
（８）期間Ｔ２３（ｎ）において、
Ｓ１（ｎ）＝Ｌ → Ｍ１＝ＯＮ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｈ → Ｍ４＝ＯＦＦ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｌ → Ｍ２３＝ＯＮ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【０１１０】
このとき列駆動制御回路２ｗの誤差電流Ｄは引き続きアップ電流であり、電流供給回路１ｎのＭ３Gに供給されこの端子を上昇させ電流Ｉｒ（ｎ）が減少する（図１３ｉ）。しかしアップ電流は期間Ｔ１３（ｎ）のときより小さくなっているので電流Ｉｒ（ｎ）の下降速度は期間Ｔ１３（ｎ）のときより小さくなる（図１３ｉ）。
【０１１１】
（９）期間Ｔ３１（ｎ）、期間Ｔ３２（ｎ）、期間Ｔ３３（ｎ）、のときにおいても同様な動作を繰り返し、発光素子への注入電流Ｉｒ（ｎ）はさらに設定電流Ｉｄｒｖに漸近しながら近づき、このシーケンスをさらに繰り返すと最終的に注入電流Ｉｒ（ｎ）は設定電流Ｉｄｒｖと等しくなる。この繰り返し回数はシステム上許されるだけ回数を増やした方がよいがその回数を限定するものでは無い。このとき電圧Ｖｓと電圧Ｖｒとも等しくなる。これは前述した仮定が成り立つ条件であり、今までの説明が論理的に成り立つことを意味する。
【０１１２】
（１０）次の過程において、
Ｓ１（ｎ）＝Ｈ → Ｍ１＝ＯＦＦ
Ｓ２（ｎ）＝Ｈ → Ｍ２＝ＯＦＦ
Ｓ３（ｎ）＝Ｈ → Ｍ４＝ＯＦＦ
Ｓ４（ｎ）＝Ｈ → Ｍ１６＝ＯＦＦ
Ｓ５（ｎ）＝Ｈ → Ｍ１７＝ＯＦＦ
Ｓ６（ｎ）＝Ｈ → Ｍ２３＝ＯＦＦ
ＳＰ１（ｎ）＝Ｌ → ＳＨ１：ホールドモード
ＳＰ２（ｎ）＝Ｌ → ＳＨ２：ホールドモード
【０１１３】
このとき、列駆動制御回路２ｗはｎ行目の電流供給回路には接続されない為、該当する電流供給回路１ｎは図５に示す回路構成になる。Ｍ３を流れる電流Ｉｒは引き続き設定電流Ｉｄｒｖ（ｎ）に等しい注入電流Ｉｒ（ｎ）を継続し発光素子は所望の発光を継続する。以上説明した注入電流Ｉｒを設定電流に設定する動作と設定された注入電流Ｉｒによる発光素子の発光動作において、電流供給回路１ｎにおいてトランジスタＭ３とＭ２４を近接して実装すると相対的な電流駆動特性が揃うので、トランジスタ特性によって基本的に動作が影響され無い。即ち、実施の形態２と同様の効果が得られる。
【０１１４】
また、実施の形態２の効果に加えて、本実施形態によれば、参照電流Ｉｓを駆動制御回路に流している参照期間中においても発光素子に注入電流Ｉｒを流し続けることができる。
【０１１５】
電流供給回路１ｎのトランジスタＭ１、Ｍ２、Ｍ４はスイッチ動作をする如何なる回路構成でも応じた制御信号Ｓ１、Ｓ２、Ｓ３を入力することによって実現できるし、Ｐ型トランジスタＭ３及びＭ２４は発光素子との接続を考慮しかつ列駆動制御回路２ｗの構成を対応させると容易にＮ型トランジスタでも実現できることは明確である。加えてコンデンサＣ１はこれに接続されているトランジスタの寄生容量によって実現してもよい。画像表示部４がカラー化されると図１９に示すように画素内はさらに赤画素の電流供給回路１Ｒ、緑画素の電流供給回路１Ｇ、青画素の電流供給回路１Ｂに分割される。したがって列制御信号Ａｉ〜Ａｘの信号線数は図１７の単一色画像パネルに比べると３倍になり表示パネル上の配線レイアウトを考えると、各電流供給回路１ｎと接続される列制御信号Ａｉ〜Ａｘが最小本数に収めることが望ましい。この点本実施例の電流供給回路１ｎと列駆動制御回路２ｗの接続信号線数は１本であり非常に好都合である。
【０１１６】
【発明の効果】
以上説明した様に本発明を使用した発光素子を用いた電流供給回路と列駆動制御回路を画像表示パネル等に使用した場合、以下の効果がある。
【０１１７】
（効果１）
各電流供給回路のＴＦＴの特性値及び特性値バラツキに影響されず各電流供給回路の発光素子は設定した注入電流によって安定した発光動作できるようになる。
【０１１８】
（効果２）
発光素子の動作状態による駆動電圧の変動、及び発光素子間の動作電圧のバラツキに対しても発光素子は設定した注入電流によって安定した発光動作ができる。
【０１１９】
（効果３）
これによって、発光素子を駆動するＴＦＴの電流駆動特性は従来のものに比べ余裕がありしたがってトランジスタサイズ著しく小さくできるため、構成するＴＦＴ回路を従来のものに比べて小さくできる。
【０１２０】
（効果４）
発光素子を駆動する為の電源電圧を最小限にできるため、ＴＦＴ回路が消費する電力を抑えられることによって表示パネルの省電力化が可能になる。
【０１２１】
（効果５）
加えて、ＴＦＴ回路が消費する電力を抑えられることによって発光素子への熱伝播が小さくなり熱に弱い特性を有する発光素子において非常に有利である。
【０１２２】
（効果６）
各電流供給回路に対して接続される列駆動制御信号線を最小の１本にできるので特に列駆動制御配線レイアウトが厳しくなるカラー表示パネルにおいて有効である。
【図面の簡単な説明】
【図１】本発明の発光素子の駆動回路に含まれる電流供給回路の一実施形態の回路図である。
【図２】本発明の発光素子の駆動回路に含まれる駆動制御回路の一実施形態の回路図である。
【図３】電圧サンプリング回路の一例を示す回路図である。
【図４】本発明の発光素子の駆動回路の発光継続動作を説明するための回路図である。
【図５】本発明の発光素子の駆動回路に含まれる電流供給回路の発光継続動作を説明するための動作回路図である。
【図６】図４に示す形態の本発明の発光素子の駆動回路の動作を説明するためのタイムチャートである。
【図７】本発明の発光素子の駆動回路に含まれる電流供給回路の一実施形態の回路図である。
【図８】本発明の発光素子の駆動回路に含まれる駆動制御回路の一実施形態の回路図である。
【図９】本発明の発光素子の駆動回路の発光継続動作を説明するための回路図である。
【図１０】図９に示す形態の本発明の発光素子の駆動回路の動作を説明するためのタイムチャートである。
【図１１】本発明の発光素子の駆動回路に含まれる電流供給回路の一実施形態の回路図である。
【図１２】本発明の発光素子の駆動回路の発光継続動作を説明するための回路図である。
【図１３】図１２に示す形態の本発明の発光素子の駆動回路の動作を説明するためのタイムチャートである。
【図１４】従来の発光素子の駆動回路に含まれる電流供給回路の一例である。
【図１５】従来の発光素子の駆動回路に含まれる電流供給回路の一例である。
【図１６】従来の発光素子の駆動回路に含まれる電流供給回路の一例である。
【図１７】単一色画像表示パネルの概念図である。
【図１８】図１７に示す形態の画像表示パネルの動作を説明するためのタイムチャートである。
【図１９】カラー画像表示パネルの概念図である。
【符号の説明】
１，１ａ〜１ｃ，１ｌ〜１ｎ 電流供給回路
２ｉ〜２ｘ，２ｖ，２ｗ 駆動制御回路
３ｉ〜３ｙ 行選択回路
４ 画像表示部
Ｃ１ コンデンサ
ＥＬ 発光素子
Ｉｄｒｖ 設定電流
Ｉｒ 注入電流
Ｉｓ 参照電流
Ｍ１ 制御スイッチ
Ｍ２ 参照スイッチ
Ｍ２ａ 第１参照スイッチ
Ｍ２ｂ 第２参照スイッチ
Ｍ３ 供給トランジスタ
Ｍ４ 駆動スイッチ
Ｍ２４ 参照トランジスタ
ＶＣＣ 電源
Ｖｄｒｖ 動作電圧
Ｖｇ ゲート端子電圧
Ｖｓ サンプル電圧
ＧＮＤ 接地
Claims (6)
- 素子に流れる電流によって発光輝度が制御される電流制御型の発光素子の駆動回路において、
少なくとも前記発光素子に電流を供給する電流供給回路と、該電流供給回路を制御する駆動制御回路とを備え、
前記電流供給回路は、供給トランジスタ、駆動スイッチ、参照スイッチ、制御スイッチ、コンデンサ、を少なくとも含み、
前記供給トランジスタの第１端子は第１電源に接続され、前記供給トランジスタの第２端子は前記駆動スイッチを介して前記発光素子の第１端子に接続され且つ前記参照スイッチを介して前記駆動制御回路に接続され、前記発光素子の第２端子は第２電源に接続され、前記供給トランジスタのゲート端子は前記制御スイッチを介して前記駆動制御回路に接続され且つ前記コンデンサの第１端子に接続され、前記コンデンサの第２端子は前記供給トランジスタの第１端子に接続され、
前記第１電源から前記供給トランジスタを介して供給される電流の流れる経路を前記駆動スイッチと前記参照スイッチとによって前記発光素子に注入電流として流す経路又は前記駆動制御回路に参照電流として流す経路に切り換え可能とし、また、前記供給トランジスタの第２端子の電圧である供給端子電圧を前記参照スイッチを介して前記駆動制御回路に入力可能とし、
前記駆動制御回路は、前記駆動スイッチがＯＦＦ且つ前記参照スイッチがＯＮ且つ前記制御スイッチがＯＦＦの期間である参照期間に前記参照スイッチを介して入力される参照電流及び供給端子電圧と、前記駆動スイッチがＯＮ且つ前記参照スイッチがＯＮ且つ前記制御スイッチがＯＦＦの状態にあり前記第１電源から前記供給トランジスタを介して供給される電流が前記注入電流として前記発光素子に流れている期間である駆動期間に前記参照スイッチを介して入力される供給端子電圧と、に基づいて、前記参照期間における参照電流が設定電流値に近づくように且つ前記参照期間における供給端子電圧と前記駆動期間における供給端子電圧とが近づくように、前記制御スイッチを介して前記供給トランジスタのゲート端子電圧を制御する機能を有することを特徴とする発光素子の駆動回路。 - 前記参照スイッチの前記駆動制御回路との接続端子と、前記制御スイッチの前記駆動制御回路との接続端子とが短絡されていることを特徴とする請求項１に記載の発光素子の駆動回路。
- 素子に流れる電流によって発光輝度が制御される電流制御型の発光素子の駆動回路において、
少なくとも前記発光素子に電流を供給する電流供給回路と、該電流供給回路を制御する駆動制御回路とを備え、
前記電流供給回路は、供給トランジスタ、参照トランジスタ、第１参照スイッチ、第２参照スイッチ、制御スイッチ、コンデンサ、を少なくとも含み、前記供給トランジスタと前記参照トランジスタとは電気的特性が揃えられて形成され、
前記供給トランジスタの第１端子は第１電源に接続され、前記供給トランジスタの第２端子は前記発光素子の第１端子に接続され且つ前記第２参照スイッチを介して前記駆動制御回路に接続され、前記発光素子の第２端子は第２電源に接続され、前記供給トランジスタのゲート端子は前記参照トランジスタのゲート端子に接続され且つ前記制御スイッチを介して前記駆動制御回路に接続され且つ前記コンデンサの第１端子に接続され、前記コンデンサの第２端子は前記供給トランジスタの第１端子に接続され、前記参照トランジスタの第１端子は前記第１電源に接続され、前記参照トランジスタの第２端子は前記第１参照スイッチを介して前記駆動制御回路に接続され、
前記第１電源から前記供給トランジスタを介して前記発光素子に供給される注入電流と同じ電流値の参照電流を前記参照トランジスタを介して前記駆動制御回路に入力可能とし、また、前記参照トランジスタの第２端子の電圧である参照端子電圧を前記第１参照スイッチを介して前記駆動制御回路に入力可能とし、前記供給トランジスタの第２端子の電圧である供給端子電圧を前記第２参照スイッチを介して前記駆動制御回路に入力可能とし、
前記駆動制御回路は、前記第１参照スイッチがＯＮ且つ前記第２参照スイッチがＯＦＦ且つ前記制御スイッチがＯＦＦの期間である参照期間に前記第１参照スイッチを介して入力される参照電流及び参照端子電圧と、前記第１参照スイッチがＯＦＦ且つ前記第２参照スイッチがＯＮ且つ前記制御スイッチがＯＦＦの状態にあり前記注入電流が前記発光素子に流れている期間である駆動期間に前記第２参照スイッチを介して入力される供給端子電圧と、に基づいて、前記参照期間における参照電流が設定電流値に近づくように且つ前記参照期間における参照端子電圧と前記駆動期間における供給端子電圧とが近づくように、前記制御スイッチを介して前記供給トランジスタのゲート端子電圧を制御する機能を有することを特徴とする発光素子の駆動回路。 - 前記第１参照スイッチの前記駆動制御回路との接続端子と、前記第２参照スイッチの前記駆動制御回路との接続端子とが短絡されていることを特徴とする請求項３に記載の発光素子の駆動回路。
- 前記第１参照スイッチの前記駆動制御回路との接続端子と、前記第２参照スイッチの前記駆動制御回路との接続端子と、前記制御スイッチの前記駆動制御回路との接続端子とが短絡されていることを特徴とする請求項３に記載の発光素子の駆動回路。
- 請求項１から５のうちのいずれか一項に記載の発光素子の駆動回路が複数個少なくとも設けられていることを特徴とする表示パネルシステム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001267008A JP4878096B2 (ja) | 2001-09-04 | 2001-09-04 | 発光素子の駆動回路 |
| US10/228,091 US6909410B2 (en) | 2001-09-04 | 2002-08-27 | Driving circuit for a light-emitting element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001267008A JP4878096B2 (ja) | 2001-09-04 | 2001-09-04 | 発光素子の駆動回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003076326A JP2003076326A (ja) | 2003-03-14 |
| JP2003076326A5 JP2003076326A5 (ja) | 2008-10-30 |
| JP4878096B2 true JP4878096B2 (ja) | 2012-02-15 |
Family
ID=19093203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001267008A Expired - Fee Related JP4878096B2 (ja) | 2001-09-04 | 2001-09-04 | 発光素子の駆動回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6909410B2 (ja) |
| JP (1) | JP4878096B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4304585B2 (ja) | 2003-06-30 | 2009-07-29 | カシオ計算機株式会社 | 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置 |
| US7173585B2 (en) * | 2004-03-10 | 2007-02-06 | Wintek Corporation | Active matrix display driving circuit |
| KR100592644B1 (ko) * | 2004-11-08 | 2006-06-26 | 삼성에스디아이 주식회사 | 발광 표시장치 및 그의 구동방법 |
| US20060120357A1 (en) * | 2004-12-03 | 2006-06-08 | Canon Kabushiki Kaisha | Programming circuit, light emitting device using the same, and display device |
| EP1997353A4 (en) * | 2006-03-13 | 2011-01-05 | Koninkl Philips Electronics Nv | LIGHTING UNIT |
| JP6271903B2 (ja) | 2013-08-06 | 2018-01-31 | キヤノン株式会社 | サーボ装置、及びサーボ装置の制御方法 |
| CN113471220B (zh) * | 2021-06-30 | 2022-09-20 | 武汉天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5502419A (en) * | 1992-06-05 | 1996-03-26 | Canon Kabushiki Kaisha | Pulse width modulation signal generation and triangular wave signal generator for the same |
| EP1138036A1 (en) * | 1999-10-12 | 2001-10-04 | Koninklijke Philips Electronics N.V. | Led display device |
| CN1156814C (zh) * | 2000-02-24 | 2004-07-07 | 皇家菲利浦电子有限公司 | 具有改进的象素电容充电的有机发光二极管显示器 |
| JP3736399B2 (ja) * | 2000-09-20 | 2006-01-18 | セイコーエプソン株式会社 | アクティブマトリクス型表示装置の駆動回路及び電子機器及び電気光学装置の駆動方法及び電気光学装置 |
| JP3788916B2 (ja) * | 2001-03-30 | 2006-06-21 | 株式会社日立製作所 | 発光型表示装置 |
| JP3800050B2 (ja) * | 2001-08-09 | 2006-07-19 | 日本電気株式会社 | 表示装置の駆動回路 |
| JP4603233B2 (ja) * | 2001-08-29 | 2010-12-22 | 日本電気株式会社 | 電流負荷素子の駆動回路 |
-
2001
- 2001-09-04 JP JP2001267008A patent/JP4878096B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-27 US US10/228,091 patent/US6909410B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030043130A1 (en) | 2003-03-06 |
| JP2003076326A (ja) | 2003-03-14 |
| US6909410B2 (en) | 2005-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4610843B2 (ja) | 表示装置及び表示装置の駆動方法 | |
| JP4197647B2 (ja) | 表示装置及び半導体装置 | |
| KR100476368B1 (ko) | 유기 전계발광 표시패널의 데이터 구동 장치 및 방법 | |
| JP4398413B2 (ja) | スレッショルド電圧の補償を備えた画素駆動回路 | |
| KR100639690B1 (ko) | 표시얼룩의 발생을 억제한 화상표시장치 | |
| WO2016145693A1 (zh) | Amoled像素驱动电路及像素驱动方法 | |
| US20130162507A1 (en) | Method and system for programming and driving active matrix light emitting device pixel having a controllable supply voltage | |
| JP5096103B2 (ja) | 表示装置 | |
| JP4628447B2 (ja) | 半導体装置 | |
| JP4049085B2 (ja) | 画素回路の駆動方法、画素回路および電子機器 | |
| JP2008521033A (ja) | アクティブマトリクス型発光デバイス表示器のためのシステム及び駆動方法 | |
| JP2005099714A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
| JP2009014836A (ja) | アクティブマトリクス型表示装置及びその駆動方法 | |
| WO2020062813A1 (zh) | 像素电路、其驱动方法及显示装置 | |
| US7586468B2 (en) | Display device using current driving pixels | |
| JP2005505802A (ja) | 発光素子駆動回路 | |
| US11139804B2 (en) | Circuit including flip-flop and control element | |
| JP2006047787A (ja) | 表示装置およびその駆動方法 | |
| US7317441B2 (en) | Constant current circuit, drive circuit and image display device | |
| JP2005099772A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
| JP4878096B2 (ja) | 発光素子の駆動回路 | |
| JP2008083117A (ja) | 表示装置 | |
| JP4889205B2 (ja) | アクティブマトリクス型表示装置 | |
| US7573442B2 (en) | Display, active matrix substrate, and driving method | |
| JP2003108069A (ja) | 発光素子の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080903 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |